KR100459770B1 - Method for consolidating silica fine particles deposited on a wafer - Google Patents
Method for consolidating silica fine particles deposited on a wafer Download PDFInfo
- Publication number
- KR100459770B1 KR100459770B1 KR10-2002-0005174A KR20020005174A KR100459770B1 KR 100459770 B1 KR100459770 B1 KR 100459770B1 KR 20020005174 A KR20020005174 A KR 20020005174A KR 100459770 B1 KR100459770 B1 KR 100459770B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- temperature
- tray
- fine particles
- deposited
- Prior art date
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract description 101
- 238000000034 method Methods 0.000 title claims abstract description 71
- 239000000377 silicon dioxide Substances 0.000 title claims abstract description 45
- 239000010419 fine particle Substances 0.000 title claims abstract description 44
- 238000000280 densification Methods 0.000 claims abstract description 42
- 239000010410 layer Substances 0.000 claims abstract description 25
- 239000012792 core layer Substances 0.000 claims abstract description 9
- 230000008021 deposition Effects 0.000 claims abstract description 7
- 230000003287 optical effect Effects 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000005253 cladding Methods 0.000 claims description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 239000002245 particle Substances 0.000 abstract description 12
- 238000002425 crystallisation Methods 0.000 abstract description 8
- 230000008025 crystallization Effects 0.000 abstract description 8
- 238000011109 contamination Methods 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 49
- 238000000151 deposition Methods 0.000 description 8
- 239000010408 film Substances 0.000 description 6
- 238000006460 hydrolysis reaction Methods 0.000 description 6
- 230000007062 hydrolysis Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium dioxide Chemical compound O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- DLYUQMMRRRQYAE-UHFFFAOYSA-N tetraphosphorus decaoxide Chemical compound O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 description 2
- 229910011255 B2O3 Inorganic materials 0.000 description 1
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- 229910006113 GeCl4 Inorganic materials 0.000 description 1
- 229910019213 POCl3 Inorganic materials 0.000 description 1
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- -1 SiO 2 Chemical compound 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000007596 consolidation process Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000009700 powder processing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- IEXRMSFAVATTJX-UHFFFAOYSA-N tetrachlorogermane Chemical compound Cl[Ge](Cl)(Cl)Cl IEXRMSFAVATTJX-UHFFFAOYSA-N 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optical Integrated Circuits (AREA)
Abstract
본 발명은 실리카 미립자가 증착된 웨이퍼의 고밀화 방법에 관한 것으로, 하부클래드층과, 상기 하부클래드층의 상부에 형성된 코어층과 상기 코어층위에 형성된 상부클래드층으로 이루어진 실리카 미립자가 증착된 웨이퍼의 고밀화 방법에 있어서, 웨이퍼상부에 증착된 증착면이 트레이의 안착부에 접촉되도록 상기 웨이퍼를 트레이에 삽입하여 고밀화 공정을 수행하는 것으로 구성된다.The present invention relates to a method for densifying a wafer on which silica fine particles are deposited, and to densifying a wafer on which silica fine particles are deposited, comprising a lower clad layer, a core layer formed on the lower clad layer, and an upper clad layer formed on the core layer. The method includes inserting the wafer into a tray to perform a densification process such that the deposition surface deposited on the wafer contacts the seating portion of the tray.
따라서, 본 발명은 실리카 미립자의 고밀화 공정에서 발생되는 입자의 오염, 버블의 형성, 응력 발생 및 결정화를 최소화시킬 수 있는 효과가 있다.Therefore, the present invention has the effect of minimizing the contamination of the particles generated in the densification process of the silica fine particles, the formation of bubbles, the generation of stress and crystallization.
Description
본 발명은 실리카 미립자가 증착된 웨이퍼의 고밀화 방법에 관한 것으로, 보다 상세하게는 증착된 실리카 미립자들이 하부를 향하도록 트레이에 삽입하고, 온도 상승 및 하강을 수행하는 고밀화 공정에서 발생되는 입자의 오염, 버블의 형성, 응력 발생 및 결정화를 최소화시킬 수 있는 실리카 미립자가 증착된 웨이퍼의 고밀화 방법에 관한 것이다.The present invention relates to a method for densification of a wafer on which silica fine particles are deposited, and more particularly, contamination of particles generated in the densification process of inserting the deposited silica fine particles into a tray to face downward, and performing temperature rise and fall, A method of densification of a wafer on which silica fine particles are deposited that can minimize bubble formation, stress generation and crystallization.
일반적으로 광통신, 광센서 및 광 신호처리에 광도파로 소자가 사용되고 있다. 이러한 광도파로 소자는 화염가수분해증착법(FHD:Flame Hydrolysis Deposition), 졸겔(Sol-Gel)법, 화학기상증착법(CVD:Chemical Vapor Deposition), 스퍼터 증착법과 분말 공정법 등으로 제조된다.In general, optical waveguide devices are used for optical communication, optical sensors, and optical signal processing. Such optical waveguide devices are manufactured by flame hydrolysis deposition (FHD), sol-gel (Sol-Gel), chemical vapor deposition (CVD), sputter deposition and powder processing.
상기 화염가수분해증착법은 다른 제조 방법보다 광섬유와 유사한 기저물질를 사용하므로 광 투과 손실이 작은 박막을 얻을 수 있으며, 증착 속도가 빠르고, 2-200㎛의 박막 제작이 다양한 광소자의 대량 생산이 용이하다.Since the flame hydrolysis deposition method uses a base material similar to an optical fiber than other manufacturing methods, it is possible to obtain a thin film having a low light transmission loss, a fast deposition rate, and a thin film of 2-200 μm to facilitate mass production of various optical devices.
또한, 박막의 두께 조절 및 굴절률의 제어 범위가 크고, 광섬유와 거의 동일한 코아 크기로 도파로를 만들 수 있으므로 광섬유와의 접속 손실이 작다.In addition, the thickness control of the thin film and the control range of the refractive index are large, and since the waveguide can be made with the same core size as the optical fiber, the connection loss with the optical fiber is small.
이러한, 화염가수분해증착법으로 광도파로 소자를 제조하는 방법이 도 1에 제시되어 있다. 도 1a에서 실리콘 웨이퍼(10)의 상부에 실리콘 산화막인 하부클래드층(11)을 형성하고, 이 하부클래드층(11)의 상부에서 H2와 O2의 상호작용으로 만들어지는 토치(1)의 1400-1850℃의 화염 영역에서 SiCl4, BCl3, POCl3, GeCl4의 기저 물질이 열분해와 H2O의 가수분해 반응으로 SiO2, B2O3, P2O5 ,GeO2 미립자와 반응부산물로 HCl이 발생한다.Such a method of manufacturing an optical waveguide device by the flame hydrolysis deposition method is shown in FIG. 1. In FIG. 1A, the lower clad layer 11, which is a silicon oxide film, is formed on the silicon wafer 10, and the 1400-1400-of the torch 1 formed by the interaction of H 2 and O 2 on the upper clad layer 11. In the flame region at 1850 ° C, HCl is generated as a by-product of SiO2, B2O3, P2O5, GeO2 particles by pyrolysis and hydrolysis reaction of H2O based on SiCl4, BCl3, POCl3 and GeCl4.
도 1b에서 토치(1)에 의해 형성된 SiO2등의 다공질 실리카 미립자는 웨이퍼(10) 상부에서 증착된 후, 전기로에서 고온으로 열처리하는 고밀화 공정(Consolidation)을 거쳐 투명한 실리카막으로 이루어진 코아층(12)이 형성한다.Porous silica particles, such as SiO 2, formed by the torch 1 in FIG. 1B are deposited on the wafer 10, and then subjected to a condensation process of heat treatment at an elevated temperature in an electric furnace. This forms.
한편, 고온으로 미립자들을 열처리하는 것을 고밀화(Consolidation) 공정이라고 하는데, 이 고밀화 공정은 화염가수분해법에 의해 형성된 다공질 실리카 입자를 적합한 분위기하의 고온에서 열처리함으로서, 실리카 입자간에 존재하는 기공(Pore)과 같은 결함을 제거하여 광신호의 전파시 산란이나 흡수등에 의한 손실이 없는 치밀한 막을 형성할 수 있다.On the other hand, the heat treatment of the fine particles at a high temperature is called a consolidation process, which heat-treats the porous silica particles formed by flame hydrolysis at a high temperature in a suitable atmosphere, such as pores present between the silica particles. Defects can be eliminated to form a dense film without loss due to scattering or absorption during propagation of an optical signal.
따라서, 고밀화 공정은 평면형 도파로 및 도파로형 수동광소자 제작의 기본이 되는 공정으로서 제작되는 소자의 특성에 중요한 영향을 준다.Therefore, the densification process has an important effect on the characteristics of the device to be manufactured as a process that is the basis of the manufacturing of a planar waveguide and a waveguide passive optical device.
도 1c에서와 같이, 코아층(12)의 상부에 제 1 마스크층(13)을 형성하고, 그 제 1 마스크층(13)의 상부에 포토레지스트층(14)을 도포하며, 코아가 형성될 영역이 패터닝된 제 2 마스크층(15)을 상기 포토레지스트층(14)의 상부에 형성한 다음, 사진현상법(Photo-Lithography)에 의하여 노광을 한다. 그런 다음, 통상적인 식각공정을 수행하면, 도 1d에 제시된 바와 같은, 코아(16)가 형성된다.As shown in FIG. 1C, a first mask layer 13 is formed on the core layer 12, a photoresist layer 14 is applied on the first mask layer 13, and a core is formed. A second mask layer 15 having a patterned area is formed on the photoresist layer 14 and then exposed by photo-lithography. Then, performing a conventional etching process, a core 16 is formed, as shown in FIG. 1D.
도 1e에서는 상기 코아(16)의 상부에 실리카 미립자로 이루어진 상부클래드층(17)을 형성한 다음, 고밀화 공정을 하여 최종적인 광도파로 소자를 완성한다.In FIG. 1E, the upper cladding layer 17 made of silica fine particles is formed on the core 16, and then the densification process is completed to complete the final optical waveguide device.
도 2는 종래의 광도파로 소자가 제조된 웨이퍼들이 트레이에 적재되어 전기로에서 고밀화 공정이 수행되는 상태를 도시한 도면으로서, 실리카 미립자(41)가 증착된 웨이퍼(40)가 트레이(Tray)(30)의 안치부(23)들에 삽입된 후, 발열체(21)가 있는 전기로(20)에서 고밀화 공정이 수행된다.FIG. 2 is a view illustrating a state in which wafers in which a conventional optical waveguide device is manufactured are loaded on a tray and a densification process is performed in an electric furnace. The wafer 40 on which silica fine particles 41 are deposited is disposed in a tray 30. After being inserted into the settled portions 23 of the), a densification process is performed in the electric furnace 20 having the heating element 21.
이 때, 상기 실리카 미립자(41)는 웨이퍼(40)의 상부에 위치되어, 트레이(30)의 안치부(23)에 삽입되므로, 복수의 웨이퍼들이 트레이의 안치부에 수직적으로 삽입되어 전기로(20)로 이동되거나, 전기로에서 고밀화 공정이 수행하게 된다.At this time, since the silica fine particles 41 are positioned above the wafer 40 and inserted into the settled portion 23 of the tray 30, a plurality of wafers are vertically inserted into the settled portion of the tray to be electrically connected ( 20) or the densification process is performed in the electric furnace.
따라서, 최상 웨이퍼를 제외한 그의 하부에 위치된 웨이퍼들의 실리카 미립자는 웨이퍼 하부면에 붙어 있는 입자(Particle)로 인하여 오염이 발생된다.Therefore, the silica fine particles of the wafers located below the top wafer except the particles are contaminated due to the particles attached to the bottom surface of the wafer.
이와 더불어, 실리콘과 실리콘 산화막의 열팽창계수가 달라, 웨이퍼와 하부클래드 혹은 코어와 상부클래드에 응력이 발생되어, 복굴절과 균열을 일으켜 광 손실을 일으키는 문제점이 발생하였다.In addition, the thermal expansion coefficients of silicon and silicon oxide films are different, and stresses are generated in the wafer and the lower cladding or the core and the upper cladding, causing birefringence and cracking to cause light loss.
도 3은 종래의 고밀화 공정이 수행되는 온도 분포도로서, 최초, 실리카 미립자(41)가 증착된 웨이퍼(40)들이 삽입되어 있는 트레이(30)가 전기로(20)에 안착되면, 서서히 온도를 높히면서 700~900℃ 범위내의 일정한 온도에서, 일정시간 수분제거과정을 수행한다.3 is a temperature distribution diagram in which a conventional densification process is performed. First, when the tray 30 in which the wafers 40 on which silica fine particles 41 are deposited is inserted is seated in the electric furnace 20, the temperature is gradually increased. At a constant temperature within the range of 700 ~ 900 ℃, the water removal process is performed for a certain time.
그런 후에, 온도를 상승시켜, 1100~1350℃ 범위내의 일정한 온도에서, 일정시간 고밀화과정을 수행하면, SiO2미립자들은 상호 엮어져 투명한 실리카막으로 변한다.Thereafter, by raising the temperature and performing a densification process for a certain time at a constant temperature within the range of 1100 to 1350 ° C., the SiO 2 fine particles are intertwined to change into a transparent silica film.
그런 다음, 온도를 하강시켜, 1000~1100℃ 범위내의 일정한 온도로 열처리과정을 수행하고, 그 후, 온도를 점차 하강시킨다.Then, the temperature is lowered, heat treatment is performed at a constant temperature in the range of 1000 to 1100 ° C., and then the temperature is gradually lowered.
이러한 종래의 고밀화 과정은 실리카 미립자들을 안정화시켜 버블(Bubble)이나 결정화가 생기지 않도록 하는 공정조건을 제어하는 것이 어려웠었다.This conventional densification process has been difficult to control the process conditions to stabilize the silica fine particles to prevent bubbles or crystallization.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 상기 웨이퍼 상부에 증착된 증착면이 하부를 향하도록 트레이에 삽입하고, 급격한 온도 상승 및 하강을 수행하여 고밀화 공정에서 발생되는 입자의 오염, 버블의 형성, 응력 발생 및 결정화를 최소화시킬 수 있는 실리카 미립자가 증착된 웨이퍼의고밀화 방법을 제공하는 데 그 목적이 있다.Accordingly, the present invention has been made in order to solve the problems as described above, and inserted into the tray so that the deposition surface deposited on the wafer face downward, and the rapid rise and fall of the temperature of the particles generated in the densification process It is an object of the present invention to provide a method for densifying a wafer on which silica fine particles are deposited, which can minimize contamination, bubble formation, stress generation, and crystallization.
상기한 본 발명의 목적을 달성하기 위한 바람직한 양태(樣態)는, 하부클래드층과, 상기 하부클래드층의 상부에 형성된 코어층과, 상기 코어층위에 형성된 상부클래드층으로 이루어진 실리카 미립자가 증착된 웨이퍼의 고밀화 방법에 있어서,In order to achieve the above object of the present invention, a silica fine particle comprising a lower clad layer, a core layer formed on the lower clad layer, and an upper clad layer formed on the core layer is deposited. In the wafer densification method,
상기 웨이퍼 상부에 증착된 증착면이 트레이의 안착부에 접촉되도록 상기 웨이퍼를 트레이에 삽입하여 고밀화 공정을 수행하는 것으로 구성된 실리카 미립자가 증착된 웨이퍼의 고밀화 방법이 제공된다.Provided is a method for densifying a wafer on which silica fine particles are deposited, which comprises inserting the wafer into a tray and performing a densification process such that the deposition surface deposited on the wafer contacts the seating portion of the tray.
상기한 본 발명의 목적을 달성하기 위한 바람직한 양태(樣態)는, 하부클래드층과, 상기 하부클래드층의 상부에 형성된 코어층과, 상기 코어층위에 형성된 상부클래드층으로 이루어진 실리카 미립자가 증착된 웨이퍼의 고밀화 방법에 있어서,In order to achieve the above object of the present invention, a silica fine particle comprising a lower clad layer, a core layer formed on the lower clad layer, and an upper clad layer formed on the core layer is deposited. In the wafer densification method,
지지판의 상면에 적어도 한 쌍 이상의 가이드부들이 형성되어 있는 트레이를 준비하는 단계와;Preparing a tray having at least one pair of guide parts formed on an upper surface of the support plate;
상기 한 쌍의 가이드부들 사이에 상기 웨이퍼가 수직적으로 세워지도록 삽입하여 트레이에 웨이퍼를 적재하는 단계와;Inserting the wafer vertically between the pair of guide portions to load the wafer in a tray;
상기 웨이퍼가 적재된 트레이를 상부와 하부에 발열체를 구비한 수평형 전기로에서 고밀화공정을 수행하는 단계로 이루어진 실리카 미립자가 증착된 웨이퍼의 고밀화 방법이 제공된다.Provided is a method for densifying a wafer on which silica fine particles are deposited, comprising performing a densification process in a horizontal electric furnace having a heating element on top and a bottom of the tray on which the wafer is loaded.
도 1a 내지 1e는 일반적인 화염가수분해증착법으로 광도파로 소자를 제조하는 공정 순서도이다.1A to 1E are process flowcharts of manufacturing an optical waveguide device by a general hydrolysis deposition method.
도 2는 종래의 광도파로 소자가 제조된 웨이퍼들이 트레이에 적재되어 전기로에서 고밀화 공정이 수행되는 상태를 도시한 도면이다.2 is a view illustrating a state in which wafers in which a conventional optical waveguide device is manufactured are loaded in a tray and a densification process is performed in an electric furnace.
도 3은 종래의 고밀화 공정이 수행되는 온도 분포도이다.3 is a temperature distribution diagram in which a conventional densification process is performed.
도 4는 본 발명에 따라 실리카 미립자가 증착된 웨이퍼가 수직 전기로에서 고밀화공정이 수행되는 상태를 도시한 단면도이다.4 is a cross-sectional view showing a state in which a densification process is performed in a vertical electric furnace on a wafer on which silica fine particles are deposited according to the present invention.
도 5는 본 발명에 따라 고밀화 공정이 수행되는 온도 분포도이다.5 is a temperature distribution diagram in which the densification process is performed according to the present invention.
도 6은 본 발명에 따라 실리카 미립자가 증착된 웨이퍼가 하부로 기울어진 트레이의 안착부에 삽입되어 있는 상태를 도시한 단면도이다.6 is a cross-sectional view illustrating a state in which a wafer on which silica fine particles are deposited is inserted into a seating portion of a tray inclined downward according to the present invention.
도 7은 본 발명에 따라 실리카 미립자가 증착된 웨이퍼를 기울어지게 트레이에 삽입시켜 수직 전기로에서 고밀화공정이 수행되는 상태를 도시한 단면도이다.7 is a cross-sectional view illustrating a state in which a densification process is performed in a vertical electric furnace by inserting a wafer on which silica fine particles have been deposited into a tray inclined according to the present invention.
도 8은 본 발명에 따라 실리카 미립자가 증착된 웨이퍼가 수평적으로 상호 이격되어 배열된 한 쌍의 가이드부에 삽입하여 수직으로 세워 수평형 전기로에서 고밀화 공정을 수행하고 있는 상태를 도시한 단면도이다.8 is a cross-sectional view showing a state in which a wafer in which silica fine particles are deposited is inserted into a pair of guide parts arranged horizontally apart from each other and vertically inserted to perform a densification process in a horizontal electric furnace.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
20 : 수직 전기로 23a,23b : 안치부20: vertical furnace 23a, 23b: settle
30 : 트레이 40 : 웨이퍼30 tray 40 wafer
41 : 실리카 미립자 51a,51b : 가이드부41 silica fine particles 51a, 51b: guide part
70 : 수평형 전기로 71,72 : 상부, 하부 가열체70: horizontal electric furnace 71,72: upper, lower heating body
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 4는 본 발명에 따라 실리카 미립자가 증착된 웨이퍼가 수직 전기로에서 고밀화공정이 수행되는 상태를 도시한 단면도로서, 먼저, 본 발명에서는 실리카 미립자(41)가 증착된 웨이퍼(40)들을 각각 통상적인 트레이(30)를 이용하고, 동일평면상으로 그 트레이(30)에 형성된 한 쌍의 안치부(23a,23b)에 삽입될 때, 실리카 미립자(41)는 안치부(23a,23b)에 접촉되어 트레이(30)에 삽입된다.4 is a cross-sectional view showing a state in which a wafer in which silica fine particles are deposited is subjected to a densification process in a vertical electric furnace according to the present invention. First, in the present invention, each of the wafers 40 in which silica fine particles 41 are deposited is conventional. When the tray 30 is used and inserted into a pair of settled portions 23a and 23b formed in the tray 30 in the same plane, the silica fine particles 41 are in contact with the settled portions 23a and 23b. It is inserted into the tray 30.
따라서, 웨이퍼(40)의 저면이 상부를 향하도록(즉, 실리카 미립자가 증착된 면이 하부를 향함.), 실리카 미립자(41)가 증착된 웨이퍼(40)들은 트레이(30)에 삽입되므로, 웨이퍼(40)의 저면에 붙어있을 입자들이 실리카 미립자(41)로 떨어지지 않게 되어 소자의 특성을 향상시킬 수 있다.Thus, the wafers 40 on which the silica particles 41 are deposited are inserted into the tray 30 so that the bottom surface of the wafer 40 faces upwards (that is, the surface on which the silica particles are deposited face down). Particles to be attached to the bottom surface of the wafer 40 does not fall into the silica fine particles 41 can improve the characteristics of the device.
물론, 이렇게 상기 웨이퍼 상부에 증착된 증착면이 트레이에 장착시 하부를 향하고 있으면, 트레이를 전기로로 이동하는 중에 소자의 특성을 저하시키는 입자들로부터 오염되는 것을 최대한 방지할 수 있게 된다.Of course, if the deposition surface deposited on the wafer is directed downward when mounted on the tray, it is possible to prevent the contamination from particles that degrade the characteristics of the device while moving the tray to the electric furnace.
게다가, 고밀화 공정후에, 웨이퍼 물질인 실리콘과 실리카 미립자의 물질인 실리콘 산화막이 열팽창계수가 다름으로 인하여, 웨이퍼, 하부클래드, 코어와 상부 클래드에 발생되는 스트레스를 고밀화 공정중에 용융되고 있는 실리카 미립자들이 중력의 영향을 받도록 함으므로서, 저하시킬 수 있게 된다.In addition, after the densification process, due to the difference in coefficient of thermal expansion between the silicon oxide film, which is a wafer material and the silica particle, the silica particles, which are melted during the densification process, are stressed on the stress generated in the wafer, the lower clad, the core and the upper clad. Can be reduced while being affected.
도 5는 본 발명에 따라 고밀화 공정이 수행되는 온도 분포도로서, 실리카 미립자가 증착된 웨이퍼들이 삽입되어 있는 트레이가 전기로에 투입되면, 서서히 온도를 높히면서 700~900℃ 범위내의 일정한 온도에서, 일정시간 수분제거과정을 수행한다.5 is a temperature distribution diagram in which a densification process is performed according to the present invention. When a tray into which wafers having silica particles are deposited is inserted into an electric furnace, the temperature is gradually raised to a constant temperature within a range of 700 to 900 ° C. for a predetermined time. Perform the water removal process.
그 후에, 최고 1000~1200℃ 범위내로 온도를 급격히 상승시켜, 스냅(Snap)온도 상승과정을 수행하고, 상기 스냅 온도 상승과정에서 원하는 최고 온도에 도달하면, 최저 600~900℃ 범위내로 온도를 급격히 하강시켜, 스냅 온도 하강과정을 수행한다.Thereafter, the temperature is rapidly increased within a range of up to 1000 to 1200 ° C. to perform a snap temperature increase process, and when the desired maximum temperature is reached during the snap temperature rise process, the temperature is rapidly increased to a minimum of 600 to 900 ° C. Lower to perform a snap temperature ramp down.
이 스냅 온도 상승 및 하강과정은 적어도 2회 이상 수행하는 것이 바람직하며, 종래의 고밀화 과정이 특정한 온도에서 장시간 유지되어 존재하는 버블(Bubble)이나, 결정화 및 응력을 최소화시킬 수 있게된다.It is preferable to perform the snap temperature rise and fall at least two times, and the conventional densification process is maintained for a long time at a specific temperature to minimize bubbles, crystallization and stress existing.
상기 스냅 온도 하강과정에서 원하는 최저 온도에 도달되면, 다시 온도를 1100~1350℃ 범위내로 상승시킨 후, 일정한 온도에서 일정시간 고밀화과정을 수행하면, SiO2미립자들은 상호 엮어져 투명한 실리카막으로 변한다.When the desired minimum temperature is reached in the snap temperature drop process, the temperature is increased again within the range of 1100 to 1350 ° C., and then a high-densification process is performed at a constant temperature, and the SiO 2 fine particles are intertwined to change into a transparent silica film.
그런 다음, 온도를 하강시켜, 1000~1100℃ 범위내의 일정한 온도로 열처리과정을 수행하고, 그 후, 온도를 점차 하강시킴으로서, 고밀화 공정은 완료된다.Then, by lowering the temperature, performing a heat treatment process to a constant temperature in the range of 1000 ~ 1100 ℃, and then gradually lowering the temperature, the densification process is completed.
도 6은 본 발명에 따라 실리카 미립자가 증착된 웨이퍼가 하부로 기울어진 트레이의 안착부에 삽입되어 있는 상태를 도시한 단면도로서, 실리카 미립자(41)가 증착된 웨이퍼(40)들이 삽입되어 지지될 수 있는 트레이(30)의 안치부(23a,23b)가 하부로 기울어져 있다.FIG. 6 is a cross-sectional view illustrating a state in which a wafer on which silica fine particles are deposited is inserted into a seating portion of a tray inclined downward according to the present invention, wherein wafers 40 on which silica fine particles 41 are deposited are inserted and supported. Settlement parts 23a and 23b of the tray 30 which can be inclined downward.
이 때, 하부로 기울어진 한 쌍의 안치부(23a,23b)에는 실리카 미립자(41)가 하부로 향하도록, 웨이퍼(40)가 삽입되어 있다.At this time, the wafer 40 is inserted into the pair of settled portions 23a, 23b inclined downward so that the silica fine particles 41 face downward.
이렇게 트레이의 안치부가 하부로 기울어져 있으면, 실리카 미립자들의 손상이 최대한 작게 받는다.If the settled portion of the tray is inclined downward, the damage of the silica fine particles is received as small as possible.
도 7은 본 발명에 따라 실리카 미립자가 증착된 웨이퍼를 기울어지게 트레이에 삽입시켜 수직 전기로에서 고밀화공정이 수행되는 상태를 도시한 단면도로서, 먼저, 내부의 일측과 타측에 동일한 개수의 안치부들을 형성되고, 타측의 안치부(23b)를 일측의 안치부(23a)보다 높게 형성된 트레이(30)에 실리카 미립자가 증착된 웨이퍼를 삽입시켜, 웨이퍼가 기울어지도록 하여 고밀화 공정을 수행한다.FIG. 7 is a cross-sectional view illustrating a state in which a densification process is performed in a vertical electric furnace by inserting a wafer having silica fine particles deposited thereon in an inclined tray according to the present invention. First, the same number of settled parts are formed on one side and the other side of the inside thereof. The wafer on which the silica fine particles are deposited is inserted into the tray 30 having the other settled portion 23b higher than the settled portion 23a on one side, and the wafer is tilted to perform the densification process.
여기서도, 웨이퍼는 상부를 향하도록 하여 입자로부터의 오염, 버블과 결정화를 방지할 수 있다.Here, too, the wafer can be directed upward to prevent contamination, bubbles and crystallization from the particles.
도 8은 본 발명에 따라 실리카 미립자가 증착된 웨이퍼가 수평적으로 상호 이격되어 배열된 한 쌍의 가이드부에 삽입하여 수직으로 세워 수평형 전기로에서 고밀화 공정을 수행하고 있는 상태를 도시한 단면도로서, 실리카 미립자가 증착된 웨이퍼를 적재할 수 있는 트레이는 지지판(50)의 상면에 적어도 한 쌍 이상의 가이드부들(51a,51b)이 형성되어 있는 구성으로 되어 있다.8 is a cross-sectional view showing a state in which a wafer in which silica particles are deposited is inserted into a pair of guide portions arranged horizontally spaced apart and vertically inserted to perform a densification process in a horizontal electric furnace. The tray on which the silica fine particles are deposited may have a configuration in which at least one pair of guide parts 51a and 51b are formed on an upper surface of the support plate 50.
상기 한 쌍의 가이드부들(51a,51b) 사이에 실리카 미립자(41)가 증착된 웨이퍼(40)를 삽입시켜, 웨이퍼들을 상기 지지판(50)으로부터 수직적으로 세워진다.The wafer 40 on which the silica fine particles 41 are deposited is inserted between the pair of guide portions 51a and 51b so that the wafers are vertically erected from the support plate 50.
이렇게 적재된 트레이를 상부와 하부 가열체(71,72)가 마련된 수평형 전기로(70)에 투입시켜, 고밀화 공정을 수행하여도, 입자로부터의 오염, 버블과 결정화를 방지할 수 있다.The loaded tray is put into the horizontal electric furnace 70 provided with the upper and lower heating bodies 71 and 72 to prevent contamination, bubbles and crystallization from particles even when the densification process is performed.
이상에서 상세히 설명한 바와 같이 본 발명은 광도파로 소자의 고밀화 공정에서 발생되는 입자의 오염, 버블의 형성, 응력 발생 및 결정화를 최소화시킬 수 있는 우수한 효과가 있다.As described in detail above, the present invention has an excellent effect of minimizing particle contamination, bubble formation, stress generation, and crystallization generated in the densification process of the optical waveguide device.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the invention has been described in detail only with respect to specific examples, it will be apparent to those skilled in the art that various modifications and variations are possible within the spirit of the invention, and such modifications and variations belong to the appended claims.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0005174A KR100459770B1 (en) | 2002-01-29 | 2002-01-29 | Method for consolidating silica fine particles deposited on a wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0005174A KR100459770B1 (en) | 2002-01-29 | 2002-01-29 | Method for consolidating silica fine particles deposited on a wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030065031A KR20030065031A (en) | 2003-08-06 |
| KR100459770B1 true KR100459770B1 (en) | 2004-12-04 |
Family
ID=32219787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0005174A KR100459770B1 (en) | 2002-01-29 | 2002-01-29 | Method for consolidating silica fine particles deposited on a wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100459770B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05210019A (en) * | 1992-01-30 | 1993-08-20 | Sumitomo Electric Ind Ltd | Formation of waveguide |
| JPH09113744A (en) * | 1995-10-16 | 1997-05-02 | Hitachi Cable Ltd | Waveguide and its production |
| KR970702031A (en) * | 1994-04-22 | 1997-05-13 | 죄르겐 율-크리스텐젠 | A RANITIDINE TABLET HAVING A HYDROXYPROPYLMETHYLCELLULOSE CONTAINING COATING AND A METHOD FOR PRODUCING SAID COATING |
| KR970048650A (en) * | 1995-12-13 | 1997-07-29 | 양승택 | Low Temperature High Density Process of Silica Particles and Its Apparatus |
| JPH11237516A (en) * | 1998-02-20 | 1999-08-31 | Hitachi Cable Ltd | Quartz glass waveguide and its production |
-
2002
- 2002-01-29 KR KR10-2002-0005174A patent/KR100459770B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05210019A (en) * | 1992-01-30 | 1993-08-20 | Sumitomo Electric Ind Ltd | Formation of waveguide |
| KR970702031A (en) * | 1994-04-22 | 1997-05-13 | 죄르겐 율-크리스텐젠 | A RANITIDINE TABLET HAVING A HYDROXYPROPYLMETHYLCELLULOSE CONTAINING COATING AND A METHOD FOR PRODUCING SAID COATING |
| JPH09113744A (en) * | 1995-10-16 | 1997-05-02 | Hitachi Cable Ltd | Waveguide and its production |
| KR970048650A (en) * | 1995-12-13 | 1997-07-29 | 양승택 | Low Temperature High Density Process of Silica Particles and Its Apparatus |
| JPH11237516A (en) * | 1998-02-20 | 1999-08-31 | Hitachi Cable Ltd | Quartz glass waveguide and its production |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030065031A (en) | 2003-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0180921B1 (en) | Optical waveguide and method of fabricating the same | |
| JP3551895B2 (en) | Quartz optical waveguide and method of manufacturing the same | |
| CA2202216A1 (en) | Treatment of glass substrates to compensate for warpage and distortion | |
| KR20060044793A (en) | Optical waveguide device and method of manufacturing same | |
| KR100459770B1 (en) | Method for consolidating silica fine particles deposited on a wafer | |
| JP3283922B2 (en) | Manufacturing method of planar optical waveguide and obtained device | |
| JPH05215929A (en) | Manufacture of glass waveguide | |
| JP2000147293A (en) | Substrate type optical waveguide and its manufacture | |
| EP1209493A1 (en) | An optical waveguide and a method for producing it | |
| KR20020089871A (en) | An optical waveguide device and fabrication method therefor | |
| WO2020129664A1 (en) | Optical waveguide and method for manufacturing same | |
| JP3293411B2 (en) | Method for manufacturing quartz-based glass waveguide device | |
| JPH05181031A (en) | Optical waveguide and its production | |
| JP2001074959A (en) | Embedded type optical waveguide and its production | |
| KR100443591B1 (en) | Method of fabricating planar optical waveguide | |
| JP2001215352A (en) | Method for manufacturing quartz base glass waveguide having three-dimensional core waveguide | |
| JP2005037410A (en) | Planar optical waveguide using aerosol process and its manufacturing method | |
| JP2603652B2 (en) | Optical waveguide manufacturing method | |
| US20220236481A1 (en) | Optical Waveguide and Manufacturing Method Thereof | |
| JPH08136754A (en) | Production of optical waveguide | |
| JPH08106022A (en) | Production of optical waveguide | |
| JPH07318739A (en) | Quartz-base optical waveguide and its production | |
| JP2004046044A (en) | Quartz-based optical waveguide | |
| JPH08254625A (en) | Production of thin film for optical waveguide | |
| JP2000028836A (en) | Optical waveguide and its production |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110720 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |