KR100348444B1 - Television standard signal converter - Google Patents
Television standard signal converter Download PDFInfo
- Publication number
- KR100348444B1 KR100348444B1 KR1019950049988A KR19950049988A KR100348444B1 KR 100348444 B1 KR100348444 B1 KR 100348444B1 KR 1019950049988 A KR1019950049988 A KR 1019950049988A KR 19950049988 A KR19950049988 A KR 19950049988A KR 100348444 B1 KR100348444 B1 KR 100348444B1
- Authority
- KR
- South Korea
- Prior art keywords
- line
- signal
- memory
- output
- field
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/20—Conversion of the manner in which the individual colour picture signal components are combined, e.g. conversion of colour television standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
Abstract
Description
본 발명은 두 개의 서로 다른 방송신호를 한 화면에 동시에 디스플레이하는2 화면 텔레비젼에 관한 것으로, 특히 PAL 방송신호와 NTSC 방송신호가 동시에 존재하는 지역에서 부화면의 방송신호를 주화면의 방송신호로 변환하여 화질의 열화없이 두 화면을 동시에 디스플레이 하도록 하는 텔레비젼의 표준신호 변환장치에 관한 것이다.The present invention relates to a two-screen television that simultaneously displays two different broadcast signals on one screen, and particularly, converts a broadcast signal of a sub picture to a broadcast signal of a main picture in an area where a PAL broadcast signal and an NTSC broadcast signal exist simultaneously. The present invention relates to a standard signal converter of a television that displays two screens simultaneously without deterioration of image quality.
종래에 NTSC 방송신호를 PAL 방송신호로 변환하여 텔레비젼 화면에 이를 동시에 디스플레이하는 2중 화면 텔레비젼에 있어서, NTSC 방송신호를 PAL 방송신호로 변환하기 위하여 시간방향, 수평방향, 수직방향의 3가지 방향으로 처리가 각각 별도로 진행되는데, 각 단계에 있어서 클럭속도 변환 또는 보간(interpolation)효과등에 의하여 화질의 저하를 가져오는 문제점이 있었다.Conventionally, in a dual screen television which converts an NTSC broadcast signal into a PAL broadcast signal and displays it on a television screen simultaneously, in order to convert an NTSC broadcast signal into a PAL broadcast signal, it is divided into three directions: time direction, horizontal direction, and vertical direction. Although the processing is performed separately, there is a problem in that the image quality is degraded due to the clock speed conversion or interpolation effect in each step.
따라서, 본 발명은 이러한 문제점을 감안하여 NTSC 방송신호를 수직 및 시간변환 구간에서 동일한 클럭을 사용하여 동시에 처리함으로써 화질저하를 최소한으로 하고, 이후 수평변환을 행하여 화면에 디스플레이되는 전체의 주파수가 PAL 방식에 맞도록 변환하는데 목적이 있다.Therefore, in view of this problem, the present invention minimizes the degradation in image quality by simultaneously processing the NTSC broadcast signal using the same clock in the vertical and time conversion periods, and then performs horizontal conversion to display the entire frequency displayed on the screen in the PAL method. The purpose is to convert to.
또다른 목적은 NTSC 방송신호를 먼저 수평변환하여 PAL 방송신호로 변환한 다음 수직 및 시간 변환함으로써 회질의 저하를 최소한으로 하는데 목적이 있는 것으로, 이와같은 목적을 갖는 본 발명을 상세히 설명한다.Another object is to minimize the deterioration of gray matter by horizontally converting an NTSC broadcast signal to a PAL broadcast signal, and then vertically and timely, and the present invention having such a purpose will be described in detail.
본 발명 텔레비젼의 표준신호 번환장치는 제 1 도에 도시한 바와같이, 입력되는 NTSC 방식의 복합영상신호(CVBS)를 필드단위로 저장하는 제 1 필드 메모리(100)와, 수평동기신호(Hsync)를 입력받아 상기 제 1 필드 메모리(100)가 리드/라이트할 수 있도륵 하는 인에이블신호 발생부(110)와, 상기 제 1 필드메모리(100)에서 출력되는 신호를 라인단위로 저장하는 제 1 라인 메모리(120)와, 라인 보간신호를 발생하는 보간신호 발생부(140)와, 상기 제 1 라인 메모리(120)의 출력을 보간신호 발생부(140)의 보간신호에 따라 PAL 방식의 라인수로 변환하는 라인 변환부(130)와, 상기 라인 보간부(130)에서 출력되는 라인 보간된 신호를 필드단위로 저장하는 제 2 필드 메모리(150)와, 상기 제 2 필드 메모리(150)에서 출력되는 신호를 라인단위로 저장하는 제 2 라인 메모리(160)와, 상기 제 2 라인 메모리(160)의 출력을 인가받아 PAL 방식의 수평주파수로 변환하여 최종적인 PAL 방식의 영상신호(CIO)를 출럭하는 샘플링률 변환부(170)로 구성한다.As shown in FIG. 1, the standard signal switching device of the television of the present invention includes a first field memory (100) for storing an input NTSC system composite video signal (CVBS) in field units, and a horizontal synchronization signal (Hsync). A first signal for storing the enable signal generator 110 to read / write the first field memory 100 and a signal output from the first field memory 100 in line units. The number of lines of the PAL method according to the interpolation signal of the line memory 120, the interpolation signal generator 140 generating the line interpolation signal, and the output of the first line memory 120, and the interpolation signal generator 140. A line converting unit 130 for converting to a second field, a second field memory 150 for storing the line interpolated signal output from the line interpolation unit 130 in field units, and an output from the second field memory 150. A second line memory 160 for storing the signal in line units; The sampling rate converter 170 receives the output of the two-line memory 160 and converts the PAL signal to a horizontal frequency to output the final PAL video signal CIO.
이와같이 구성한 본 발명의 작용 및 효과를 상세히 설명한다.The operation and effects of the present invention configured as described above will be described in detail.
제 1 필드 메모리(100)는 리드/라이트 신호 발생부(110)에서 라이트 인에이블신호(WEN)가 인가되면 525라인/60Hz 910fH의 NTSC 방식 복합영상신호(CVBS)를 입력받아 14.3MHz의 클럭(CLK1)에 의해 이를 필드단위로 저장하게 되는데, 상기 리드/라이트 신호 발생부(110)는 상기 복합영상신호(CVBS)의 수평동기신호(Hsync)를 입력받아 그에따른 리드/라이트 인에이블신호(REN)(WEN)를 발생한다.When the write enable signal WEN is applied from the read / write signal generator 110, the first field memory 100 receives an NTSC composite video signal CVBS of 525 lines / 60 Hz 910 f H and has a clock of 14.3 MHz. The read / write signal generator 110 receives the horizontal sync signal Hsync of the composite image signal CVBS, and stores the read / write enable signal according to the CLK1. REN) (WEN).
이후, 제 1 필드 메모리(100)는 상기 리드/라이트신호 발생부(110)로부터 리드 인에이블신호(REN)가 인가되면 상기 클럭(CLK1)에 의해 저장된 필드단위의 데이타를 제 1 라인 메모리(120)로 출력하게 되며, 상기 제 1 라인 메모리(120)는 이를 인가받아 라인변환을 위한 전 과정으로 라인단위로 저장하게 된다.Subsequently, when the read enable signal REN is applied from the read / write signal generator 110, the first field memory 100 transmits field data stored by the clock CLK1 to the first line memory 120. ), And the first line memory 120 is applied to the first line memory 120 and stored in line units as a whole process for line conversion.
이때, 525라인/60Hz의 NTSC 신호를 625라인/50Hz의 PAL 신호로 변환하기 위해서는 14.3MHz의 클럭(CLK1)을 사용하여 필드율(field rate)과 라인율(line rate)을 동시에 변환하여야 하는데, 625라인 × 25Hz =× 30Hz에서= 520.83이 되므로를 521라인으로 두고 제 1 필드 메모리(100)에 라이트할 때의 라인수를 521라인으로 하여 매 12필드마다 상기 제 1 필드 메모리(100)의 리드 및 라이트 어드레스를 리세트 시키게 되면 소숫점 자리의 에러는 발생하지 않게된다.At this time, in order to convert the NTSC signal of 525 lines / 60 Hz into a PAL signal of 625 lines / 50 Hz, the field rate and the line rate must be simultaneously converted using a clock CLK1 of 14.3 MHz. 625 lines × 25 Hz = At 30 Hz = 520.83 Is set to 521 lines, the number of lines when writing to the first field memory 100 is 521 lines, and the read and write addresses of the first field memory 100 are reset every 12 fields. Will not occur.
또한, 상기의 625라인을 630라인으로 하고자한다면 제 1 필드 메모리(100)의 리드 및 라이트 어드레스를 리세트하지 않아도 소숫점 자리의 에러는 발생하지 않게 된다.In addition, if the above 625 lines are set to be 630 lines, the error of the decimal point may not occur even if the read and write addresses of the first field memory 100 are not reset.
따라서, 525라인/60Hz의 NTSC 신호로부터 625라인/50Hz의 PAL 신호로 변환할때, 제 1 라인 메모리(120)의 라인단위 신호는 라인보간부(130)로 입력되어 보간신호 발생부(140)의 보간 데이타에 의해 5 라인을 6 라인으로 보간함으로써 하여 라인 보간이 이루어지는데, 5라인을 6라인으로 라인 변환하기 위해서 매 5 라인마다 한번씩 제 1 필드 메모리(100)의 리드 인에이블상태가 디스에이블되어야 하며, 이와함께 제 1 라인 메모리(130)의 라이트 인에이블상태도 또한 디스에이블되어야 한다.Therefore, when converting an NTSC signal of 525 lines / 60 Hz to a PAL signal of 625 lines / 50 Hz, the line unit signal of the first line memory 120 is input to the line interpolator 130 to interpolate the signal generator 140. Line interpolation is performed by interpolating 5 lines into 6 lines by using interpolation data. However, the read enable state of the first field memory 100 is disabled once every 5 lines in order to convert 5 lines into 6 lines. Along with this, the write enable state of the first line memory 130 must also be disabled.
그리고, 라인 보간부(13)는 상기 제 1 라인 메모리(120)의 라인단위의 출력을 입력받아 보간신호 발생부(140)의 보간신호에 의해 라인보간을 행하게 되는데, 보간 계수 입력부(130-1)는 보간신호 발생부(140)에서 발생되는 계수 K를 입력받고, 라인보간 계수 변환부(130-2)는 제 1 필드 메모리(100)에서 출력되는 필드단위의 데이타를 입력받아 상기 라인계수 입력부(130-1)의 계수 K로부터 1씩을 감하여출력함으로써 덧셈기(130-3)에서 상기 보간 계수 입력부(130-1) 및 라인보간 계수 변환부(130-2)의 출력을 더하여 출력한다.The line interpolator 13 receives the output of the line unit of the first line memory 120 and performs line interpolation by the interpolation signal of the interpolation signal generator 140. The interpolation coefficient input unit 130-1 is performed. ) Receives the coefficient K generated by the interpolation signal generator 140, and the line interpolation coefficient converter 130-2 receives data in field units output from the first field memory 100, and receives the line coefficient input unit. The subtractor 130-3 adds and outputs the outputs of the interpolation coefficient input unit 130-1 and the line interpolation coefficient converter 130-2 by subtracting one from the coefficient K of 130-1.
이때, 상기 보간신호 발생부(140)에서 출력되는 보간신호는 1,1/6, 2/6, 3/6, 4/6, 5/6, 1로서, 상기 라인 보간부(130)에서 이 보간신호에 의해 매 라인마다 변화하도록 하여줌으로써 525라인/60Hz의 NTSC신호는 클럭의 변화없이 625 또는 630라인/50Hz로 변환된다.At this time, the interpolation signal output from the interpolation signal generator 140 is 1, 1/6, 2/6, 3/6, 4/6, 5/6, 1, By allowing the interpolation signal to change every line, the NTSC signal at 525 lines / 60 Hz is converted to 625 or 630 lines / 50 Hz without changing the clock.
제 2 필드 메모리(150)는 상기 라인 보간부(130)의 출력을 인가받아 14.3MHz의 클럭(CLK1)에 의해 라이트함으로써 필드단위로 저장하게 되며, 제 2 라인 메모리(160)에서 이를 라인단위로 읽어들여 라이트한 다음 17.7MHz의 클럭(CLK2)에 의해 리드하여 샘플링률 변환부(170)로 출력하게 된다.The second field memory 150 receives the output of the line interpolator 130 and writes the data by the clock CLK1 of 14.3 MHz to store them in units of fields. The second field memory 150 stores them in units of lines. After reading and writing, the data is read by the clock CLK2 of 17.7 MHz and output to the sampling rate converter 170.
상기 샘플링률 변환부(170)는 NTSC 방식일때의 수평 주파수 910fH를 PAL방식에 맞는 1135fH로 변환하기 위해서는 약 5/4만큼의 데이타가 더 필요하게 되므로 상기 제 2 라인 메모리(160)의 라인단위의 데이타를 인가받아 17.7HHz의 클럭(CLK2)에 의해 샘플링률을 변환하는데, 이때 입력되는 910개의 데이타중 908개의 데이타만을 이용하고 나머지 2개의 데이타는 필드마다 리세트시켜 시간차를 없앰으로써 상기 샘플링 변환부(179)는 625라인/50Hz 1135fH를 갖는 PAL방식의 영상신호(CIO)를 출력하게 된다.The sampling rate converter 170 needs about 5/4 more data to convert the horizontal frequency 910f H in the NTSC system to 1135f H in accordance with the PAL method, so that the line of the second line memory 160 The sampling rate is converted by the clock CLK2 of 17.7HHz by using the unit data. At this time, only 908 data among the 910 data inputted are used and the remaining two data are reset for each field to remove the time difference. The converter 179 outputs a PAL image signal CIO having 625 lines / 50Hz 1135f H.
그러므로, 이는 수직방향과 시간방향 변환을 먼저 동시에 실시하고, 이후 수평방향 변환을 실시한 것이다.Therefore, this is performed by performing the vertical and time direction conversions first and then the horizontal direction conversions.
한펀, 제 2 도는 본 발명 텔레비젼의 표준신호 번환장치의 다른 실시예로서 이에 도시한 바와같이, 입력되는 NTSC 방식의 복합영상신호(CVBS)를 필드단위로 저장하는 제 1 필드 메모리(200)와, 수평동기신호(Hsync)를 입력받아 상기 제 1 필드 메모리(200)가 리드/라이트할 수 있도록 하는 인에이블신호 발생부(210)와, 상기 제 1 필드 메모리(200)에서 출력되는 신호를 라인단위로 저장하는 제 1 라인 메모리(220)와, 상기 제 1 라인 메모리(220)의 출력을 인가받아 PAL 방식의 수평주파수로 변환하는 샘플링률 변환부(230)와, 상기 수평동기신호(Hsymc)를 인가받아 카운트하여 매 라인마다 리드 인에이블신호(REN)를 발생하는 라인 카운터(250)와, 상기 샘플링률 변환부(230)의 출력을 인가받아 필드단위로 저장한 다음 상기 라인 카운터(250)의 리드 인에이블신호(REN)에 의해 이를 리드하여 출력하는 제 2 필드 메모리(240)와, 상기 제 2 필드 메모리(240)의 출력을 인가받아 이를 라인단위로 저장하는 제 2 라인 메모리(260)와, 라인 보간신호를 발생하는 보간신호 발생부(280)와, 상기 제 2 라인 메모리(260)의 출력을 보간신호 발생부(280)의 보간신호에 따라 PAL 방식의 라인수로 변환하여 출력(CIO)하는 라인 변환부(270)로 구성한다.2 shows another embodiment of a standard signal switching apparatus of a television according to the present invention, as shown in FIG. 1, a first field memory 200 for storing an input NTSC system composite video signal (CVBS) in field units; An enable signal generator 210 which receives a horizontal sync signal Hsync to read / write the first field memory 200 and a signal output from the first field memory 200 in a line unit; The first line memory 220 to be stored as, the sampling rate converter 230 for converting the output of the first line memory 220 to the horizontal frequency of the PAL method and the horizontal synchronization signal (Hsymc) The line counter 250 is applied to count and generates a read enable signal REN for each line, and the output of the sampling rate converter 230 is stored and stored in units of fields. This is caused by the lead enable signal REN. A second field memory 240 for reading and outputting, a second line memory 260 for receiving the output of the second field memory 240 and storing them in line units, and generating an interpolation signal for generating a line interpolation signal And a line converter 270 for converting the output of the second line memory 260 to the number of lines of the PAL method according to the interpolation signal of the interpolation signal generator 280 and outputting the CIO. do.
이는 상기 제 1 도에서 설명한 경우와는 반대로 먼저 수평방향 변환을 먼저 실시하고, 이후 수직 및 시간방향 변환을 실시하는 것으로, 각 부는 제 1 도에서 설명한 동작과 동일하므로 주요부분만을 설명한다.In contrast to the case described with reference to FIG. 1, first, the horizontal direction conversion is performed first, followed by the vertical and time direction conversion. Each part is the same as the operation described with reference to FIG.
재 1 필드 메모리(200)는 리드/라이트 신호 발생부(210)에서 라이트 인에이블신호(WEN)가 인가되면 525라인/60Hz 910fH의 NTSC 방식 복합영상신호(CVBS)를 입력받아 14.3MHz의 클럭(CLK1)에 의해 이를 필드단위로 저장하고, 제 1 라인 메모리(220)와 샘플링률 변환부(230)에 의해 필드율을 50Hz로, 샘플링율을 1135fH로 변환한다.When the write enable signal WEN is applied from the read / write signal generator 210, the first field memory 200 receives an NTSC-type composite video signal (CVBS) of 525 lines / 60 Hz 910 f H and has a clock of 14.3 MHz. By CLK1, this is stored in units of fields, and the first line memory 220 and the sampling rate converter 230 convert the field rate to 50 Hz and the sampling rate to 1135f H.
이때, 910fH의 910개의 데이타를 14.3MHz의 클럭(CLK1)으로 리드하여 샘플링율을 1135fH로 변환하게 되면 50Hz의 필드당 505라인과 그에따른 소숫점 에러가 발생하게 되는데, 이것은 매 6필드마다 제 1 필드 메모리(200)의 리드/라이트 어드레스를 리세트시키면 제거할 수 있게된다.At this time, when 910 data of 910f H is read with a 14.3 MHz clock (CLK1) and the sampling rate is converted to 1135f H , 505 lines per 50 Hz field and a corresponding decimal point error occur. The read / write address of the one-field memory 200 can be reset to remove it.
따라서, 제 2 필드 메모리(240)에는 505라인/50Hz 1135fH의 데이타가 저장되고, 제 2 라인 메모리(260)를 거쳐 라인 보간부(270)에 의해 500 라인만을 가지고 제 3 도에 도시한 바와같이 5/4 라인 보간을 행하여 PAL 방식의 625라인/50Hz 1135fH의 영상신호(CIO)를 얻을 수 있다.Accordingly, data of 505 lines / 50 Hz 1135f H is stored in the second field memory 240, and the line interpolation unit 270 via the second line memory 260 shows only 500 lines as shown in FIG. Similarly, 5/4 line interpolation can be performed to obtain a PAL-type 625 line / 50 Hz 1135f H video signal CIO.
이때, 상기 제 2 필드 메모리(240) 및 제 2 라인 메모리(260)의 리드 클럭(RCLK)은 PAL신호의 4fsc 클럭인 17.7MHz 클럭(CLK2)을 사용하여 매 4 라인마다 제 2 필드 메모리(240)를 디스에이블시켜 4라인으로 5라인을 만들게 됨으로써 625라인을 생성할 수 있게된다.At this time, the read clock RCLK of the second field memory 240 and the second line memory 260 is the second field memory 240 every four lines using the 17.7 MHz clock CLK2 which is a 4 fsc clock of the PAL signal. By disabling), you can create 5 lines with 4 lines, which allows you to generate 625 lines.
이와같이 본 발명은 두개의 서로다른 텔레비젼 방송신호가 존재하는 기억(예를들면 중동지역)에서 부화면의 방송신호를 수직방향과 시간방향 변환을 동시에 행한 다음 수평방향 변환을 하거나 또는 수평방향 변환을 먼저 행한후 수직방향과 시간방향의 변환을 동시에 행함으로써 주화면의 방송신호로 변환하게 되어 한 화면에 이를 모두 화질의 열화없이 디스플레이할 수 있는 효과가 있게된다.As described above, in the present invention, two different television broadcast signals exist (for example, the Middle East), the sub-picture broadcast signal is converted in the vertical direction and the time direction at the same time, and then the horizontal direction conversion or the horizontal direction conversion is performed first. After performing the conversion in the vertical direction and the time direction at the same time, it is converted into the broadcast signal of the main screen, so that all of them can be displayed on one screen without deterioration of image quality.
제 1 도는 본 발명 텔레비젼의 표준신호 변환장치의 일실시예를 나타낸 도.1 is a diagram showing an embodiment of a standard signal converter of a television of the present invention.
제 2 도는 본 발명 텔레비젼의 표준신호 변환장치의 다른 실시예를 나타낸 도.2 is a view showing another embodiment of the standard signal conversion apparatus of the present invention television.
제 3 도는 제 1 도 또는 제 2 도 보간신호 발생부의 라인보간신호 변환방법을 나타낸 도.3 is a diagram illustrating a method of converting a line interpolation signal of the interpolation signal generator of FIG.
** 도면의 주요부분에 대한 부호의 설명 ***** Explanation of symbols for main parts of drawing ***
100 : 제 1 필드 메모리 110 : 리드/라이트신호 발생부100: first field memory 110: read / write signal generator
120 : 제 1 라인 메모리 130 : 라인 보간부120: first line memory 130: line interpolation unit
130-1 : 라인보간 계수 입력부 130-2 : 라인보간 계수 변환부130-1: line interpolation coefficient input unit 130-2: line interpolation coefficient conversion unit
140 : 보간신호 발생부 150 : 제 2 필드 메모리140: interpolation signal generator 150: second field memory
160 : 제 2 라인 메모리 170 : 샘플링률 변환부160: second line memory 170: sampling rate converter
180 : 샘플링 카운터180: sampling counter
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950049988A KR100348444B1 (en) | 1995-12-14 | 1995-12-14 | Television standard signal converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950049988A KR100348444B1 (en) | 1995-12-14 | 1995-12-14 | Television standard signal converter |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970057712A KR970057712A (en) | 1997-07-31 |
KR100348444B1 true KR100348444B1 (en) | 2003-02-11 |
Family
ID=37488831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950049988A KR100348444B1 (en) | 1995-12-14 | 1995-12-14 | Television standard signal converter |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100348444B1 (en) |
-
1995
- 1995-12-14 KR KR1019950049988A patent/KR100348444B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970057712A (en) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2533393B2 (en) | NTSC-HD converter | |
KR100255907B1 (en) | Image signal processor and tv signal processing device | |
KR950014577B1 (en) | Pip signal control method & apparatus of hdtv | |
KR100186409B1 (en) | Circuit for processing pip image signal suitable type in the tv and pc | |
US6388711B1 (en) | Apparatus for converting format for digital television | |
KR100332329B1 (en) | Image signal converting apparatus | |
JPH1175220A (en) | Video signal converter | |
KR100348444B1 (en) | Television standard signal converter | |
KR100311009B1 (en) | Apparatus and method for converting video format using common format | |
KR100378788B1 (en) | Circuit for processing multiple standard two video signals | |
US4703341A (en) | Television having luma/chroma separation apparatus | |
KR100323661B1 (en) | How to change the scan player and frame rate of the video signal | |
JP2514434B2 (en) | Television receiver | |
KR200283945Y1 (en) | Multi-screen splitter with picture quality protection | |
KR100251854B1 (en) | The apparatus for picture in picture(pip) process | |
KR0143167B1 (en) | Pip display circuit of wide screen television receiver | |
KR100196845B1 (en) | Apparatus for interfacing video signals of a computer and a television | |
US5485218A (en) | Image processor for producing even field video data based on odd field video data | |
JPH01303880A (en) | Large sized display system for high definition television receiver | |
JPS61208981A (en) | High definition television receiver with two picture display function | |
KR970057714A (en) | TV splitter | |
KR950004132B1 (en) | Digital rgb encoder | |
KR100280848B1 (en) | Video Scanning Conversion Circuit | |
JPH07123368A (en) | Scanning converter | |
KR100253001B1 (en) | 100 hz television |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
N231 | Notification of change of applicant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060616 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |