KR100346783B1 - Apparatus of timing recovery using interpolation filter - Google Patents

Apparatus of timing recovery using interpolation filter Download PDF

Info

Publication number
KR100346783B1
KR100346783B1 KR1019990029162A KR19990029162A KR100346783B1 KR 100346783 B1 KR100346783 B1 KR 100346783B1 KR 1019990029162 A KR1019990029162 A KR 1019990029162A KR 19990029162 A KR19990029162 A KR 19990029162A KR 100346783 B1 KR100346783 B1 KR 100346783B1
Authority
KR
South Korea
Prior art keywords
interpolation filter
timing
output
coefficient group
filter
Prior art date
Application number
KR1019990029162A
Other languages
Korean (ko)
Other versions
KR20010010342A (en
Inventor
김명섭
송윤정
이성팔
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1019990029162A priority Critical patent/KR100346783B1/en
Publication of KR20010010342A publication Critical patent/KR20010010342A/en
Application granted granted Critical
Publication of KR100346783B1 publication Critical patent/KR100346783B1/en

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F23—COMBUSTION APPARATUS; COMBUSTION PROCESSES
    • F23Q—IGNITION; EXTINGUISHING-DEVICES
    • F23Q2/00—Lighters containing fuel, e.g. for cigarettes
    • F23Q2/34—Component parts or accessories
    • F23Q2/50—Protecting coverings
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F23—COMBUSTION APPARATUS; COMBUSTION PROCESSES
    • F23Q—IGNITION; EXTINGUISHING-DEVICES
    • F23Q2/00—Lighters containing fuel, e.g. for cigarettes
    • F23Q2/16—Lighters with gaseous fuel, e.g. the gas being stored in liquid phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 보간 필터를 사용한 타이밍 복원장치 및 방법에 관한 것으로서, 고정 클록에 의해서 구동되는 A/D(Analog to digital) 변환기의 출력신호를 정합필터에서 필터링하고, 보간 필터를 이용하여 신호를 보간한 후, 타이밍 오차 검출기로부터 심볼 타이밍 위상차를 검출하며, 상기 검출된 심볼 타이밍 위상차에 따라 제어회로에서 보간 필터의 계수를 선택하여 그 보간 필터의 계수를 가지고 타이밍 위상차를 제거하는 기능을 수행하도록 하였고, 보간 필터의 특성상 시간 지연에 따라 사용되는 필터 계수를 그 필터 계수들간의 대칭성을 이용하여 계산양과 계산 시간을 1/2로 줄일 수 있도록 함으로써, 기저대역에서 수신 신호의 심볼 타이밍을 복원할 수 있으며, 보간 필터 구조의 복잡도를 1/2로 줄일 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a timing recovery apparatus and method using an interpolation filter. After that, the symbol timing phase difference is detected from the timing error detector, and the control circuit selects the coefficient of the interpolation filter according to the detected symbol timing phase difference, and performs the function of removing the timing phase difference with the coefficient of the interpolation filter. Due to the characteristics of the filter, it is possible to restore the symbol timing of the received signal in the baseband by reducing the amount of calculation and the calculation time by 1/2 using the symmetry between the filter coefficients. The complexity of the filter structure can be reduced to half.

Description

보간 필터를 사용한 타이밍 복원장치 및 방법{Apparatus of timing recovery using interpolation filter}Apparatus of timing recovery using interpolation filter

본 발명은 보간 필터를 사용한 타이밍 복원장치 및 방법에 관한 것으로서, 특히, 4위상 천이 방식(QPSK)이나 직교 진폭 변조(QAM) 방식으로 변조된 신호를 복조할 때, 보간 필터와 타이밍 오차 검출기를 사용하여 수신 신호의 심볼 타이밍을 복원하기 위한 타이밍 복원장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a timing recovery apparatus and method using an interpolation filter. In particular, an interpolation filter and a timing error detector are used when demodulating a signal modulated by a quadrature phase shift (QPSK) or quadrature amplitude modulation (QAM). The present invention relates to a timing recovery apparatus and a method for restoring symbol timing of a received signal.

고속의 위성 통신을 포함한 무선 통신시 4위상 천이 방식(QPSK:Quaternary Phase Shift Keying)이나 직교 진폭 변조(QAM:Quadrature Amplituded Modulation) 등과 같은 디지털 모뎀을 이용하는 경우 데이터 심볼과 샘플링 위치가 동기 되지 않으면 심볼 타이밍을 복원하기 위한 회로가 요구되며, 이와 같이 심볼 타이밍을 복원하기 위한 방법으로 위상 고정 루프(PLL:Phase Locked Loop)를 수신 신호의 샘플에 직접 작용함으로써 오차 신호를 만들고 그 궤환 값에 의해 추적 점을 교정해 나가도록 하는 방법이 많이 사용되고 있다.When using a digital modem such as quadrature phase shift keying (QPSK) or quadrature amplitude modulation (QAM) for wireless communications including high-speed satellite communications, symbol timing if data symbols and sampling positions are not synchronized In order to restore symbol timing, a phase locked loop (PLL) is applied directly to a sample of a received signal to generate an error signal, and a tracking point is determined by the feedback value. There are many ways to make corrections.

이를 위해 종래에는 보간 필터를 이용하여 심볼 타이밍을 복원하는 방법이 많이 사용하였는데, 특히, 스테판(Stephen) K에 의해 제안된 방법에서는 보간 필터로서 나이퀴스트(Nyquest) 필터를 사용하였으며, 심볼 타이밍 복원 회로에서 제공되는 제어 신호는 보간 필터의 입력 신호에 의해 심볼 타이밍 위상차를 검출하고 검출된 심볼 위상차에 따라 보간 필터에서 사용되는 계수 군을 선택하는 개방 루프 제어 방식을 선택하였다. 그러나, 이와 같이 복원 회로에 아날로그 PLL(Phase Locked Loop)이나 DPLL (Digdtal PLL)을 사용할 경우 나 보간 필터로 나이퀴스트필터를 사용하는 경우 수 백 Mbps의 고속 통신에서 완벽한 필터의 구현이 어려우므로 회로가 복잡해지고 성능 저하가 일어날 수 있다는 문제점이 있으므로, 고속 통신에서 시스템의 성능 저하를 막으면서 회로 구현 상의 복잡도를 줄이는 디지털 방식의 심볼 타이밍 복원 회로를 구현하기 위해 PLL 방식을 배제하면서도 성능 저하를 방지하는 구현 장치가 필요하다.To this end, conventionally, a method of restoring symbol timing using an interpolation filter has been used. In particular, in the method proposed by Stephen K, a Nyquest filter is used as an interpolation filter. For the control signal provided by the circuit, an open loop control method is selected in which a symbol timing phase difference is detected by an input signal of an interpolation filter, and a coefficient group used in the interpolation filter is selected according to the detected symbol phase difference. However, when analog PLL (Phase Locked Loop) or DPLL (Digdtal PLL) is used as the reconstruction circuit or Nyquist filter is used as an interpolation filter, it is difficult to implement a perfect filter in high-speed communication of several hundred Mbps. Has a problem that the performance of the PLL scheme can be avoided while implementing a digital symbol timing recovery circuit that reduces the complexity of the circuit implementation while preventing the performance degradation of the system in high-speed communication. An implementation device is needed.

따라서, 본 발명에서는 상기 단점을 보완하기 위해 레이즈드-코사인(Raised- Cosine)필터를 보간 필터로 사용하며, PLL을 사용하지 않고 보간 필터의 계수군을 몇 개로 묶은 후 심볼 타이밍 위상차에 따라 보간 필터의 계수군을 선택하여 심볼 타이밍 위치와 보간 필터 출력을 내보내도록 하는 타이밍 복원장치 및 방법을 제공하고자 한다.Therefore, in the present invention, a Raised-Cosine filter is used as an interpolation filter to compensate for the above-mentioned disadvantages, and after interpolating several coefficient groups of the interpolation filter without using a PLL, the interpolation filter according to the symbol timing phase difference A timing recovery apparatus and method for selecting a group of coefficients and outputting a symbol timing position and an interpolation filter output is provided.

본 발명에서 제공하는 타이밍 복원장치는 고정 클록에 의해서 구동되는 A/D(Analog to digital) 변환기의 출력신호를 정합필터에서 필터링하고, 보간 필터를 이용하여 신호를 보간한 후, 타이밍 오차 검출기로부터 심볼 타이밍 위상차를 검출하며, 상기 검출된 심볼 타이밍 위상차에 따라 제어회로에서 보간 필터의 계수를 선택하여 그 보간 필터의 계수를 가지고 타이밍 위상차를 제거하는 기능을 수행하는 것을 특징으로 한다. 또한, 보간 필터의 특성상 시간 지연에 따라 사용되는 필터 계수를 그 필터 계수들간의 대칭성을 이용하여 계산양과 계산 시간을 1/2로 줄일 수 있도록 하는 것을 특징으로 한다.The timing recovery apparatus provided by the present invention filters an output signal of an analog-to-digital (A / D) converter driven by a fixed clock in a matched filter, interpolates the signal using an interpolation filter, and then uses a symbol from a timing error detector. And detecting a timing phase difference, and selecting a coefficient of an interpolation filter in the control circuit according to the detected symbol timing phase difference, and removing a timing phase difference with the coefficient of the interpolation filter. In addition, the characteristics of the interpolation filter is characterized in that the filter coefficient used according to the time delay can be reduced to 1/2 by using the symmetry between the filter coefficients.

도 1은 본 발명이 적용되는 통신 시스템에 대한 블록 구성도,1 is a block diagram of a communication system to which the present invention is applied;

도 2는 본 발명의 심볼 타이밍 복원장치에 대한 블록 구성도,2 is a block diagram illustrating a symbol timing recovery apparatus of the present invention;

도 3은 본 발명의 일 실시예에 따라 보간 필터 출력을 계산하는 과정에 대한 처리 흐름도,3 is a process flow diagram for a process of calculating an interpolation filter output according to an embodiment of the present invention;

도 4는 일반적인 보간 필터에 대한 구조도,4 is a structural diagram of a general interpolation filter;

도 5는 본 발명의 보간 필터에 대한 구조도.5 is a structural diagram of an interpolation filter of the present invention.

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

110 : A/D 변환기 120 : 고정 주파수 클럭 블록110: A / D converter 120: fixed frequency clock block

130 : 주파수 하향기 및 정합 필터 140 : 타이밍 복원회로130: frequency down converter and matching filter 140: timing recovery circuit

141 : 디지털 보간 필터 142 : 심볼 타이밍 복원장치141: digital interpolation filter 142: symbol timing recovery unit

150 : 반송파 복원회로 151 : 반송파 위상 검출기150 carrier recovery circuit 151 carrier phase detector

152 : 반송파 복원장치 160 : 결정블록152: carrier recovery device 160: decision block

이하, 첨부된 도면을 참조하여 본 발명의 복원장치 및 방법을 좀 더 상세히 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in more detail the restoration apparatus and method of the present invention.

도 1은 본 발명이 적용되는 통신 시스템에 대한 블록 구성도로서, 도 1을 참조하면 본 발명이 적용되는 통신 시스템은 수신된 신호를 고속 통신에서 동작하도록 하기 위해 고정 주파수로 동작하는 고정 주파수 클럭(120)에 의해 디지털 신호로 변환하는 A/D(Analog/Digital) 변환기(110)와, 그 A/D 변환기(110)에 의해 변환된 디지털 신호를 주파수 하향시키며, 희망신호를 검출하기 위한 주파수 하향기 및 정합 필터(130)와, 고정 클럭에 의해서 구동되는 A/D 변환기(110)를 사용하기 때문에 송수신기의 사용 클럭의 차이로 발생하는 타이밍 슬립(Slip)을 방지하기 위해 타이밍 복원을 수행하는 타이밍 복원회로(140)와, 상기 타이밍 복원 회로의 출력신호에서 반송파 위상차를 복원하는 반송파 복원 회로(150)와, 상기 타이밍 및 반송파가 복원된 신호에서 실제 전송된 데이터를 검출하는 결정 블록(160)으로 구성된다.1 is a block diagram of a communication system to which the present invention is applied. Referring to FIG. 1, a communication system to which the present invention is applied is a fixed frequency clock that operates at a fixed frequency in order to operate a received signal in high speed communication. A / D (Analog / Digital) converter 110 converting the digital signal by 120 and the digital signal converted by the A / D converter 110 are lowered in frequency, and the frequency for detecting the desired signal is lowered. Timing to perform timing recovery to prevent timing slip caused by the difference in the clock used by the transceiver because the fragrance and matching filter 130 and the A / D converter 110 driven by a fixed clock are used. A recovery circuit 140, a carrier recovery circuit 150 for recovering a carrier phase difference from an output signal of the timing recovery circuit, and data actually transmitted in a signal from which the timing and carrier are restored Decision block 160 to detect.

이 때, 상기 A/D 변환기(110)는 고정 클럭을 이용하기 때문에 송신기에서 사용하는 기준 클럭과 수신기에서 사용하는 클럭 간의 차이로 인해서 심볼 타이밍 슬립이 발생하며, 이를 보상하기 위해 상기 타이밍 복원 회로에서 보간 필터를 필요로 한다.In this case, since the A / D converter 110 uses a fixed clock, a symbol timing slip occurs due to a difference between a reference clock used by a transmitter and a clock used by a receiver. Requires an interpolation filter.

또한, 상기 주파수 하향기 및 정합 필터(130)는 상기 디지털로 변환된 신호를 기저대역으로 주파수 하향 변환하고, 실수(Real) 신호를 I-위상(phase)과 Q-위상(phase) 신호의 복소수 신호로 바꾼 후 병렬 형태의 정합 필터에서 저역 필터링을 수행한다. 이 때, 상기 정합 필터 부분은 고속에서 동작하는 복조기에서 계산 양이 가장 많고 복잡한 회로이기 때문에 이 부분의 계산 양을 줄이면서 주파수를 하향하는 기능을 제공하기 위하여 상기 주파수 하향기 및 정합 필터(130)는 정합 필터 기능과 주파수 하향 기능을 동시에 수용하는 구조를 사용한다.In addition, the frequency down converter and the matched filter 130 frequency down-converts the digitally converted signal to baseband, and converts a real signal into a complex number of I-phase and Q-phase signals. After switching to a signal, low-pass filtering is performed on a parallel matched filter. In this case, since the matched filter part is the most complicated and complicated circuit in the demodulator operating at high speed, the frequency downlinker and the matched filter 130 are provided to provide a function of reducing the frequency while reducing the calculated amount of the part. Uses a structure that simultaneously accommodates the matched filter function and the frequency down function.

한편, 상기 타이밍 복원 회로(140)는 상기 A/D 변환기(110)에서 발생된 타이밍 슬립(Slip)을 방지하기 위해 레이즈드-코사인(Raised-Cosine)필터로 구성되어 상기 주파수 하향기 및 정합 필터(130)의 출력신호를 보간하는 디지털 보간 필터(141)와 심볼 타이밍 복원장치(142)로 구성되며, 반송파 복원 회로(150)는 상기 디지털 보간 필터에서 출력된 신호에서 반송파 위상을 검출하는 반송파 위상 검출기(151)와, 그 반송파 위상 검출기(151)의 출력신호를 다시 피드백시키도록 하는 반송파 복원장치(152)로 구성된다.On the other hand, the timing recovery circuit 140 is composed of a Raised-Cosine filter to prevent the timing slip (Slip) generated in the A / D converter 110 is the frequency downlink and matched filter And a digital interpolation filter 141 and a symbol timing recovery device 142 which interpolate the output signal of 130, and the carrier recovery circuit 150 detects a carrier phase in the signal output from the digital interpolation filter. The detector 151 and a carrier recovery device 152 for feeding back the output signal of the carrier phase detector 151 again.

도 2는 본 발명의 심볼 타이밍 복원장치에 대한 블록 구성도로서, 도 2를 참조하면 상기 심볼 타이밍 복원장치(142)는 상기 주파수 하향기 및 정합 필터(130)에서 출력된 신호를 이용하여 타이밍 위상차를 검출하는 타이밍 오차 검출기(210)와, 상기 검출된 위상차를 기준 문턱값에 도달할 때까지 적분하는 적분기(230)와, 상기 적분기(230)에서 적분되어 출력된 값과 문턱값을 비교하는 문턱값 비교기(240)와, 상기 문턱값 비교기(240)의 비교 결과 상기 적분기(230)의 출력값이 문턱값 보다 클 경우 다른 보간 필터의 계수군을 선택하도록 제어하여 타이밍 위상차를 제거하기 위한 제어 신호를 출력하는 타이밍 위상 제어기(250)와, 일정기준을 벗어날 경우 그 문턱값을 리셋하도록 제어하는 리셋 회로(220)로 구성된다.FIG. 2 is a block diagram illustrating a symbol timing recovery apparatus of the present invention. Referring to FIG. 2, the symbol timing recovery apparatus 142 may use a timing phase difference using signals output from the frequency downlinker and the matched filter 130. Is a timing error detector 210 for detecting a threshold, an integrator 230 for integrating the detected phase difference until a reference threshold is reached, and a threshold for comparing the threshold value and the value integrated and output from the integrator 230. When the output value of the integrator 230 is greater than the threshold as a result of the comparison between the value comparator 240 and the threshold comparator 240, the control signal for removing the timing phase difference is controlled by selecting a coefficient group of another interpolation filter. An output timing phase controller 250, and a reset circuit 220 for controlling to reset the threshold value when out of a certain reference.

이 때, 상기 타이밍 위상 제어기(250)에서 출력되는 제어 신호는 보간 필터(141)에 입력되어 보간 필터의 출력을 위상차이 만큼 보상하는 위치에서 심볼 블록이 형성되도록 보간 필터의 계수를 선택 하도록 한다.At this time, the control signal output from the timing phase controller 250 is input to the interpolation filter 141 to select the coefficient of the interpolation filter so that a symbol block is formed at a position that compensates the output of the interpolation filter by a phase difference.

한편, 상기 타이밍 오차 검출기(210)는 여러 가지의 궤환 루프 방식 중에 가드너(Gardner)의 결정-지향(Decision-directed)방식을 채택하였는데, 이 방법은 심볼 타이밍에서 결정된 샘플 값과 심볼 타이밍 지점에서 1/2 차이를 가지는 지점에서의 샘플 값을 이용하여 입력 신호에 대한 심볼 타이밍 위상차를 검출하는 방법이다.Meanwhile, the timing error detector 210 adopts Gardner's Decision-directed method among various feedback loop methods, and this method uses 1 at a sample value and a symbol timing point determined at symbol timing. A method of detecting a symbol timing phase difference with respect to an input signal using a sample value at a point having a difference of / 2.

이와 같이하여 검출된 오차신호는 상기 적분기(230)에서 적분되며, 상기 문턱값 비교기(240)의 비교 결과 그 적분된 신호가 문턱 값을 넘어서면 타이밍 위상 제어기(250)에서는 제어기를 구동하기 위한 제어 신호를 발생한다.The error signal detected in this way is integrated in the integrator 230. When the integrated signal exceeds the threshold as a result of the comparison of the threshold comparator 240, the timing phase controller 250 controls to drive the controller. Generate a signal.

이 때, 문턱 값은 양과 음의 값을 가지며 적분된 신호가 양의 방향으로 기준 값을 넘으면 +1의 값을 출력하고 음의 문턱 값 보다 작은 값을 가지면 -1의 값을 출력 하며, 이 값을 이용하여 심볼 타이밍 제어회로(250)에서는 보간 필터(141)에서 사용되는 보간 필터 계수 군을 선택하고 심볼 타이밍을 제어하는 기능을 수행하는데, 상기 문턱값이 +1 이나 -1인 경우 적분기에 저장된 값을 리셋(reset)하기 위해 상기 리셋 회로(220)에는 출력 값에 따라서 문턱 값 만큼 가감하는 회로가 구성되어 있다.At this time, the threshold value is positive and negative, and if the integrated signal exceeds the reference value in the positive direction, it outputs a value of +1, and if it has a value smaller than the negative threshold value, it outputs a value of -1. By using the symbol timing control circuit 250 selects the interpolation filter coefficient group used in the interpolation filter 141 and controls the symbol timing. When the threshold is +1 or -1, the symbol timing control circuit 250 stores the interpolation filter coefficient group. In order to reset a value, the reset circuit 220 includes a circuit that adds or subtracts a threshold value according to an output value.

도 3은 본 발명의 일 실시예에 따라 보간 필터 출력을 계산하는 과정에 대한처리 흐름도로서, 도 3은 보간 필터의 출력 계산시 현재 선택된 보간 필터의 계수 군을 N 번째 계수 군이라고 가정 했을 때, 보간 필터 출력과, 출력되는 시점의 선택 그리고 보간 필터의 출력 계산시 필터 계수군의 선택을 수행하는 과정을 나타낸다.3 is a flowchart illustrating a process of calculating an interpolation filter output according to an embodiment of the present invention. FIG. 3 is assuming that the coefficient group of the currently selected interpolation filter is the Nth coefficient group when calculating the output of the interpolation filter. The process of performing the interpolation filter output, the selection of the output time point, and the selection of the filter coefficient group in the calculation of the output of the interpolation filter.

도 2 및 도 3을 참조하면, 먼저, 타이밍 제어회로에서 입력되는 제어 신호가 1 인 경우(301) 적분된 신호가 양의 방향으로 기준값을 넘은 경우이므로, 현재 보간 필터 계수군이 마지막 필터 계수군이면(302), 보간 필터 계수군을 첫 번째 필터 계수군으로 변경(306)하고, 보간 필터 출력을 계산(307)한 후, 심볼당 한 샘플 지연시켜 출력(308)하며, 현재 보간 필터 계수군이 마지막 필터 계수군이 아니면(302), 보간 필터 계수군을 이전 필터 계수군+1번째 필터 계수군으로 변경(303)하고, 보간 필터 출력을 계산(304)하여 심볼 타임에 출력(305)한다.2 and 3, first, when the control signal input from the timing control circuit is 1 (301), since the integrated signal exceeds the reference value in the positive direction, the current interpolation filter coefficient group is the last filter coefficient group. On the back side 302, the interpolation filter coefficient group is changed to the first filter coefficient group (306), the interpolation filter output is calculated (307), and then output is delayed by one sample per symbol (308), and the current interpolation filter coefficient group If it is not the last filter coefficient group (302), the interpolation filter coefficient group is changed to the previous filter coefficient group + first filter coefficient group (303), the interpolation filter output is calculated (304), and output (305) at symbol time. .

만일, 타이밍 제어회로에서 입력되는 제어 신호가 -1인 경우(309) 적분된 신호가 음의 방향으로 기준값을 넘은 경우이므로, 현재 보간 필터 계수군이 마지막 필터 계수군이면(310), 보간 필터 계수군을 마지막 필터 계수군으로 변경(311)하여 보간 필터 출력을 계산(312)하며, 심볼당 한 샘플 선행 시켜 출력(313)한다. 그리고, 현재 보간 필터 계수군이 첫 번째 필터 계수군이 아니면(310), 보간 필터 계수군을 이전 필터 계수군 - 1번째 필터 계수군으로 변경(314)하고, 보간 필터 출력을 계산(315)한 후, 심볼 타임에 출력(316)한다. 만일, 타이밍 제어회로에서 입력되는 제어 신호가 1도 아니고, -1도 아니면, 보간 필터 계수군을 이전 필터 계수군으로 설정(317)한다.If the control signal input from the timing control circuit is -1 (309), since the integrated signal exceeds the reference value in the negative direction, if the current interpolation filter coefficient group is the last filter coefficient group (310), the interpolation filter coefficients The group is changed to the last filter coefficient group (311), and the interpolation filter output is calculated (312), and one sample per symbol is output (313). If the current interpolation filter coefficient group is not the first filter coefficient group (310), the interpolation filter coefficient group is changed to the previous filter coefficient group-the first filter coefficient group (314), and the interpolation filter output is calculated (315). After that, the signal is output 316 at symbol time. If the control signal input from the timing control circuit is neither 1 nor -1, the interpolation filter coefficient group is set to the previous filter coefficient group (317).

이 때, 보간 필터의 출력은 타이밍 복원 회로에서 심볼 당 2개의 샘플을 이용하므로 심볼 타이밍에 한 샘플 그리고 1/2 심볼 타이밍에 한 샘플을 출력한다.At this time, since the output of the interpolation filter uses two samples per symbol in the timing recovery circuit, one sample at symbol timing and one sample at 1/2 symbol timing are output.

도 4는 심볼 타이밍 복원을 위해 사용되는 보간 필터의 형태를 나타내는 도면으로서, 도 4를 참조하여, 보간 필터는 입력된 샘플을 계수 군에 따라 필요한 만큼의 값을 보간 필터 계산기(420)에서 미리 설정된 계수(C1, C2, …, CN-1)(421)와 곱한(422) 후 모든 값을 출력 장치(430)에서 합하여 출력한다. 이 때 출력되는 신호는 심볼 타이밍 복원을 위해 심볼 타임 때와 심볼 타임과 위상차가 1/2인 때에 신호가 출력된다. 이 값을 이용하여 타이밍 오차 검출기에서 타이밍 오차를 검출하게 된다.FIG. 4 is a diagram illustrating a form of an interpolation filter used for symbol timing recovery. Referring to FIG. 4, an interpolation filter is configured in advance by an interpolation filter calculator 420 to set as many values as necessary according to a coefficient group of an input sample. After multiplying the coefficients C 1 , C 2 ,..., C N-1 by 421 (422), all the values are summed and output by the output device 430. At this time, the output signal is output at the symbol time and when the symbol time and the phase difference are 1/2 for symbol timing recovery. Using this value, the timing error detector detects the timing error.

상기에 제시된 보간 필터의 경우 그 계수가 원점을 기준으로 대칭적으로 나타나기 때문에 이를 반만 사용함으로써, 계산양과 계산 시간을 감소시킬 수 있으며, 도 5는 이러한 보간 필터 계수의 특성을 이용한 본 발명의 보간 필터에 대한 도면이다.In the case of the above-described interpolation filter, since the coefficients appear symmetrically with respect to the origin, by using only this half, the calculation amount and the calculation time can be reduced. It is a drawing about.

도 5를 참조하면, 본 보간 필터는 폴딩(Folding) 구조를 갖는데, 계수 군이 원점에 대해서 대칭적인 값을 가지므로 보간 필터를 계산하기 위한 계수 군을 1/2만 사용(530)하고 계수 군과 곱하기 전에 대칭되는 계수들은 서로 더하여(520) 준다. 이후 제어 신호에 의해서 선택된 신호와 곱하고 전체의 결과를 더해서(540) 보간 필터의 출력을 낸다. 이러한 구성은 복잡도를 1/2로 줄인 것으로서, 각각의 레지스터에서 출력된 신호를 더하거나 곱하는 회로를 도 4에서 제시한 방법보다 1/2로 줄임으로써, 계산 속도와 복잡도를 줄이고 고속의 통신회로에서 사용 가능한 구조를 나타낸 것이다.Referring to FIG. 5, the present interpolation filter has a folding structure. Since the coefficient group has a symmetrical value with respect to the origin, only 1/2 of the coefficient group for calculating the interpolation filter is used (530). The coefficients that are symmetric before multiplying are added together (520). It then multiplies the signal selected by the control signal and adds the whole result (540) to give the output of the interpolation filter. This configuration reduces the complexity by half, and by reducing the circuit that adds or multiplies the signal output from each register by half than the method shown in FIG. Possible structures are shown.

상기와 같은 본 발명은 고속 통신에서 사용 가능한 보간 필터를 이용하여 기저대역에서 수신 신호의 심볼 타이밍을 복원하도록 하였으며, 상기 보간 필터의 계산시 대칭이되는 두 값은 하나로 사용함으로써 보간 필터 구조의 복잡도를 1/2로 줄이도록 하였다. 또한, 본 발명의 보간 필터에서 사용된 계수는 4 개의 군으로 선정되어서 샘플당 4 배의 해상도를 가지도록 하였고, 궤환 루프를 이용한 심볼 타이밍 위상차에 의해 보간 필터의 계수를 선택함으로써, PLL 방식을 배제하면서도 성능 저하를 방지할 수 있도록 하였다.As described above, the present invention restores the symbol timing of the received signal in the baseband by using an interpolation filter that can be used in high-speed communication. By using two symmetric values when calculating the interpolation filter, the complexity of the interpolation filter structure is reduced. Reduce to 1/2. In addition, the coefficients used in the interpolation filter of the present invention are selected into four groups to have four times the resolution per sample, and the PLL method is excluded by selecting the coefficients of the interpolation filter by the symbol timing phase difference using the feedback loop. At the same time, to prevent performance degradation.

Claims (7)

보간 필터를 이용한 통신 시스템의 타이밍 복원장치에 있어서,In the timing recovery apparatus of a communication system using an interpolation filter, 수신된 아날로그 신호를 디지털로 변환하는 A/D 변환기에서 발생된 타이밍 슬립(Slip)을 방지하기 위해 레이즈드-코사인(Raised-Cosine)필터로 구성되어 입력 신호를 보간하는 디지털 보간 필터와,A digital interpolation filter composed of a Raised-Cosine filter to interpolate an input signal to prevent timing slip caused by an A / D converter converting a received analog signal to digital; 상기 디지털 보간 필터로 상기 타이밍 슬립을 방지하도록 하는 제어 신호를 발생하는 심볼 타이밍 복원장치로 구성된 것을 특징으로 하는 타이밍 복원장치.And a symbol timing recovery device for generating a control signal for preventing the timing slippage with the digital interpolation filter. 제 1 항에 있어서,The method of claim 1, 상기 심볼 타이밍 복원장치는The symbol timing recovery apparatus 송/수신기의 사용 클럭 차이로 발생하는 타이밍 위상차를 검출하는 타이밍 오차 검출기와,A timing error detector for detecting a timing phase difference caused by a difference in clocks used by a transmitter and a receiver; 상기 타이밍 오차 검출기에서 검출된 위상차를 기준 문턱값에 도달할 때까지 적분하는 적분기와,An integrator that integrates the phase difference detected by the timing error detector until a reference threshold is reached; 상기 적분기에서 적분되어 출력된 값과 문턱값을 비교하는 문턱값 비교기와,A threshold comparator for comparing the threshold value and the integrated value output from the integrator; 상기 문턱값 비교기의 비교 결과 상기 적분기의 출력값이 문턱값 보다 클 경우 다른 보간 필터의 계수군을 선택하도록 제어하여 타이밍 위상차를 제거하기 위한 제어 신호를 상기 디지털 보간 필터로 출력하는 타이밍 위상 제어기와,A timing phase controller for outputting a control signal to the digital interpolation filter to remove a timing phase difference by controlling to select a coefficient group of another interpolation filter when the output value of the integrator is larger than a threshold as a result of the comparison of the threshold comparator; 상기 문턱값이 일정 기준을 벗어날 경우 그 문턱값을 리셋하도록 제어하는 리셋 회로로 구성된 것을 특징으로 하는 보간 필터를 사용한 타이밍 복원장치.And a reset circuit configured to control to reset the threshold value when the threshold value deviates from a predetermined criterion. 제 1 항에 있어서,The method of claim 1, 상기 디지털 보간 필터는The digital interpolation filter 폴딩 구조를 가지며,Has a folding structure, 계수 군이 원점에 대해서 대칭적인 값을 가지므로 계수 군을 수신된 신호와 곱하기 전에 대칭되는 계수 군 끼리 합한 후, 상기 심볼 타이밍 복원장치에서 출력되는 제어 신호에 의해서 선택된 신호와 곱하고 전체의 결과를 더해서 출력하는 것을 특징으로 하는 보간 필터를 사용한 타이밍 복원장치.Since the coefficient group has a symmetrical value with respect to the origin, the coefficient groups that are symmetrical are summed before multiplying the coefficient group with the received signal, and then multiplied by the signal selected by the control signal output from the symbol timing recovery apparatus and adding up the overall result. And a timing recovery device using an interpolation filter. 보간 필터를 이용한 통신 시스템의 타이밍 복원방법에 있어서,In the timing recovery method of a communication system using an interpolation filter, 송/수신기의 사용 클럭 차이로 인해 타이밍 위상차가 발생하면 그 위상차의 적분값을 구하는 제 1 과정과,A first step of obtaining an integrated value of the phase difference if a timing phase difference occurs due to a difference in clocks used by the transmitter and receiver; 상기 위상차의 적분값과 문턱값을 비교하여 상기 적분값이 양의 방향으로 기준값을 넘으면 +1을 상기 보간 필터의 제어 신호로 출력하고, 상기 적분값이 음의 문턱값보다 작으면 -1의 값을 출력하여 상기 보간필터의 제어 신호로 출력하는 제 2 과정과,Comparing the integral value and the threshold value of the phase difference and outputting +1 as a control signal of the interpolation filter when the integral value exceeds a reference value in the positive direction, and a value of -1 when the integral value is smaller than the negative threshold value. A second process of outputting and outputting a control signal of the interpolation filter; 상기 보간 필터가 상기 제 2 과정에서 제어 신호에 의해 보간 필터의 출력과 보간 필터의 출력 샘플 위치를 결정하여 심볼 타이밍 복원을 수행하는 제 3 과정으로 구성된 것을 특징으로 하는 보간 필터를 이용한 타이밍 복원방법.And a third process of performing, by the interpolation filter, symbol timing recovery by determining an output sample position of the interpolation filter and an output sample position of the interpolation filter by a control signal in the second process. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 2 과정은The second process is 선택된 계수군이 N번째이고, 타이밍 제어회로에서 입력되는 제어 신호가 0인 보간 필터에 의해 타이밍을 복원하는 경우,When the selected coefficient group is Nth and the timing is restored by an interpolation filter whose control signal input from the timing control circuit is 0, 타이밍 제어회로에서 출력으로 0을 내보내고 보간 필터의 계수를 N 번째 계수 군을 사용토록 제어하는 단계와,Outputting zero to the output from the timing control circuit and controlling the coefficients of the interpolation filter to use the Nth coefficient group; 상기 선택된 계수군에 의해 보간 필터의 출력을 계산하여 심볼 타임에 출력신호를 내보내도록 제어하는 단계로 구성되는 것을 특징으로 하는 보간 필터를 이용한 타이밍 복원방법.And calculating the output of the interpolation filter based on the selected coefficient group to control the output signal to be output at symbol time. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 2 과정은The second process is 선택된 계수군이 N번째이고, 타이밍 제어회로에서 입력되는 제어 신호가 +1인 보간 필터에 의해 타이밍을 복원하는 경우,When the selected coefficient group is Nth and the timing is restored by an interpolation filter whose control signal input from the timing control circuit is +1, 현재의 보간 필터 계수 군이 마지막 필터 계수 군인지 아닌지를 검토하여 마지막 필터 계수 군이면 보간 필터의 계수 군을 첫 번째 계수 군으로 선택하고, 보간 필터의 출력을 계산 한 후 심볼 당 한 샘플 지연된 시점에서 출력을 내보내도록 제어하는 단계와,If the current filter coefficient group is the last filter coefficient group, and if it is the last filter coefficient group, the coefficient group of the interpolation filter is selected as the first coefficient group, and after calculating the output of the interpolation filter, at one sample delay per symbol Controls to export the output, 현재 보간 필터 계수가 마지막 필터 계수 군이 아니면 N+1 번째 필터 계수 군을 선택하여 보간 필터의 출력을 계산하고 심볼 타임에 출력을 내보내도록 제어하는 단계로 구성된 것을 특징으로 하는 보간 필터를 이용한 타이밍 복원방법.If the current interpolation filter coefficient is not the last filter coefficient group, selecting the N + 1 th filter coefficient group to calculate the output of the interpolation filter and controlling the output to be output at symbol time. Way. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 2 과정은The second process is 선택된 계수군이 N번째이고, 타이밍 제어회로에서 입력되는 제어 신호가 -1인 보간 필터에 의해 타이밍을 복원하는 경우,When the selected coefficient group is Nth and the timing is restored by an interpolation filter whose control signal input from the timing control circuit is -1, 현재의 보간 필터 계수 군이 첫 번째 계수 군인지를 점검하여 첫 번째 계수 군이면 보간 필터의 계수 군을 마지막 필터 계수 군으로 선택하고 보간 필터의 출력을 계산 한 후 심볼 샘플 타임 보다 한 샘플 이전에 출력을 내보내도록 제어하는 단계와,If the current group of interpolation filter coefficients is the first coefficient group, and the first coefficient group is selected, select the coefficient group of the interpolation filter as the last filter coefficient group, calculate the output of the interpolation filter, and output the output one sample before the symbol sample time. Control the export, 보간 필터의 계수 군이 첫 번째 계수 군이 아닌 경우 이전 N-1 번째 계수 군을 선택하여 보간 필터의 출력을 계산하고 심볼 타임에 출력을 내보내도록 제어하는 단계로 구성된 것을 특징으로 하는 보간 필터를 이용한 타이밍 복원방법.If the coefficient group of the interpolation filter is not the first coefficient group, selecting the previous N-1th coefficient group to calculate the output of the interpolation filter and controlling the output to be output at symbol time. How to restore timing.
KR1019990029162A 1999-07-19 1999-07-19 Apparatus of timing recovery using interpolation filter KR100346783B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990029162A KR100346783B1 (en) 1999-07-19 1999-07-19 Apparatus of timing recovery using interpolation filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990029162A KR100346783B1 (en) 1999-07-19 1999-07-19 Apparatus of timing recovery using interpolation filter

Publications (2)

Publication Number Publication Date
KR20010010342A KR20010010342A (en) 2001-02-05
KR100346783B1 true KR100346783B1 (en) 2002-08-01

Family

ID=19602757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990029162A KR100346783B1 (en) 1999-07-19 1999-07-19 Apparatus of timing recovery using interpolation filter

Country Status (1)

Country Link
KR (1) KR100346783B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7206335B2 (en) 2002-10-02 2007-04-17 Interdigital Technology Corporation Optimum interpolator method and apparatus for digital timing adjustment
KR100656370B1 (en) * 2005-12-05 2006-12-11 한국전자통신연구원 Method and apparatus for retiming data using phase interpolated clock

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032523A (en) * 1996-07-15 1998-02-03 Nec Corp Receiving timing detection circuit for cdma receiver
KR19990011054A (en) * 1997-07-21 1999-02-18 윤종용 Digital receiver and digital phase detection method using fully digital phase detection device
KR0178750B1 (en) * 1996-02-13 1999-05-15 김광호 Full digital symbol timing recovery apparatus
US5943369A (en) * 1996-02-27 1999-08-24 Thomson Consumer Electronics, Inc. Timing recovery system for a digital signal processor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0178750B1 (en) * 1996-02-13 1999-05-15 김광호 Full digital symbol timing recovery apparatus
US5943369A (en) * 1996-02-27 1999-08-24 Thomson Consumer Electronics, Inc. Timing recovery system for a digital signal processor
JPH1032523A (en) * 1996-07-15 1998-02-03 Nec Corp Receiving timing detection circuit for cdma receiver
KR19990011054A (en) * 1997-07-21 1999-02-18 윤종용 Digital receiver and digital phase detection method using fully digital phase detection device

Also Published As

Publication number Publication date
KR20010010342A (en) 2001-02-05

Similar Documents

Publication Publication Date Title
CA2025232C (en) Carrier recovery system
US6535549B1 (en) Method and apparatus for carrier phase tracking
US6985549B1 (en) Blind cost criterion timing recovery
US20050207519A1 (en) Digital radio receiver
US5872818A (en) Apparatus for recovering full digital symbol timing
US6055284A (en) Symbol timing recovery circuit in digital demodulator
JP4366808B2 (en) Timing error detection circuit, demodulation circuit and method thereof
JPS61198848A (en) Data communication system
KR100542091B1 (en) Symbol timing recovery network for a carrierless amplitude phasecap signal
US5914985A (en) Digital demodulator
EP0486839B1 (en) Quasi-coherent MPSK demodulator
US5815536A (en) Multivalue digital transmission system
KR100346783B1 (en) Apparatus of timing recovery using interpolation filter
EP1222745B1 (en) Timing recovery circuit in QAM modems
JP3792904B2 (en) Reception device and communication device
KR100519805B1 (en) Symbol timing synchronous apparatus and method, and symbol Timing recovery apparatus for multi-level modulation scheme
US6975839B2 (en) Apparatus, and associated method, for estimating frequency offset using filtered, down-sampled likelihood polynomials
KR100327905B1 (en) Parallel processing methode of apparatus for timing recovery using interpolation filter
JP3592489B2 (en) Clock timing recovery method and circuit
KR100433639B1 (en) Apparatus and method for timing recovery in residual sideband modulation
WO2005112381A1 (en) Radio communication device, demodulation method, and frequency deflection correction circuit
KR100246619B1 (en) Demodulation apparatus for up-stream link in very high speed digital subscriber line
KR100438519B1 (en) Receiving system for estimating a symbol timing forward structure and timing estimating method therefor
JP3449341B2 (en) Demodulator
KR100451749B1 (en) Timing recovery apparatus in digital TV receiver

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee