KR100270656B1 - Apparatus and method for transmitting signal in cdma mobile system - Google Patents

Apparatus and method for transmitting signal in cdma mobile system Download PDF

Info

Publication number
KR100270656B1
KR100270656B1 KR1019980032030A KR19980032030A KR100270656B1 KR 100270656 B1 KR100270656 B1 KR 100270656B1 KR 1019980032030 A KR1019980032030 A KR 1019980032030A KR 19980032030 A KR19980032030 A KR 19980032030A KR 100270656 B1 KR100270656 B1 KR 100270656B1
Authority
KR
South Korea
Prior art keywords
channel
input data
output
sequence
gain control
Prior art date
Application number
KR1019980032030A
Other languages
Korean (ko)
Other versions
KR20000013267A (en
Inventor
서성일
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980032030A priority Critical patent/KR100270656B1/en
Publication of KR20000013267A publication Critical patent/KR20000013267A/en
Application granted granted Critical
Publication of KR100270656B1 publication Critical patent/KR100270656B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems
    • H04J13/0007Code type
    • H04J13/0022PN, e.g. Kronecker
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems
    • H04J13/10Code generation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2201/00Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70716Quadrature

Abstract

부호분할다중접속 통신시스템의 송신장치가, 채널 부호화된 송신신호들을 대응되는 채널의 직교부호들과 곱하여 직교 변조하는 직교변조기들과, 각 직교변조신호들과 해당 채널들의 이득제어 값을 곱하여 채널이득을 조정하는 이득조정기들과, 채널 이득 조정된 신호들과 대응되는 채널의 피엔 시퀀스들을 곱하여 대역 확산하는 복소확산기와, 이득 조정된 송신신호를 I채널 및 Q채널 신호로 분리하여 변조하는 변조기로 구성된다.A transmission apparatus of a code division multiple access communication system multiplies the channel-coded transmission signals by orthogonal modulation of the corresponding channel by the orthogonal codes of the corresponding channels, and multiplies the gain control values of the orthogonal modulation signals and the corresponding channels to obtain channel gain. A gain adjuster for adjusting the signal, a complex spreader multiplying by multiplying the channel gain-adjusted signals with the PiN sequences of the corresponding channel, and a modulator for separating and modulating the gain-adjusted transmission signal into I and Q channel signals. do.

Description

부호분할다중접속 통신시스템의 단말기 송신장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING SIGNAL IN CDMA MOBILE SYSTEM}Apparatus and method for transmitting terminal of code division multiple access communication system {APPARATUS AND METHOD FOR TRANSMITTING SIGNAL IN CDMA MOBILE SYSTEM}

본 발명은 부호분할다중접속 통신시스템의 단말기 송신장치 및 방법에 관한 것으로, 특히 이진 형태로 송신되는 신호의 채널 이득 제어 및 정수 확산할 수 있는 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for transmitting a terminal of a code division multiple access communication system, and more particularly, to an apparatus and method for channel gain control and integer spread of a signal transmitted in binary form.

차세대 부호분할다중접속(Code Division Multiple Access: CDMA) 전송 장치인 IMT 2000 단말기는 음성 데이터의 전송 이외에 영상 데이터 및 패킷 데이터 등을 전송할 수 있는 장치이다. 따라서 차세대 부호분할다중접속 통신시스템의 기지국 및 단말기들은 다수개의 채널 송신기 및 수신기들을 구비한다.The IMT 2000 terminal, which is a next-generation code division multiple access (CDMA) transmission device, is a device capable of transmitting video data and packet data in addition to transmission of audio data. Accordingly, base stations and terminals of a next generation code division multiple access communication system include a plurality of channel transmitters and receivers.

도 1은 종래의 부호분할다중접속 통신시스템의 단말기 송신장치의 구성을 도시하는 도면이다. 상기 도 1을 참조하면, 직교변조기111은 각 채널의 송신신호들과 대응되는 채널의 직교부호(orhogonal code)를 곱하여 직교 확산한다. 여기서 상기 직교부호는 월시부호(Walsh code)를 사용할 수 있다. 롱코드 확산기(long PN code spreader)113 및 숏코드 확산기(short PN code spreader)115는 상기 직교 변조된 각 채널들의 송신신호들을 확산한다. 여기서 상기 롱 코드는 단말기들을 구분하기 위한 단말기 고유 식별부호이며, 숏 코드는 단말기와 통신하는 기지국의 고유 식별부호를 의미한다. 기저대역 여파기117은 상기 확산된 송신신호를 기저대역(baseband)으로 여파한다. 변조기119는 상기 기저대역의 송신신호를 반송파와 곱하여 송신신호로 출력한다.1 is a diagram showing the configuration of a terminal transmitter of a conventional code division multiple access communication system. Referring to FIG. 1, the orthogonal modulator 111 multiplies orthogonally by multiplying orthogonal codes of channels corresponding to transmission signals of each channel. Here, the orthogonal code may use a Walsh code. A long PN code spreader 113 and a short PN code spreader 115 spread the transmission signals of the quadrature modulated channels. Here, the long code is a terminal unique identification code for identifying terminals, and the short code is a unique identification code of a base station communicating with the terminal. Baseband filter 117 filters the spread transmission signal to a baseband. The modulator 119 multiplies the baseband transmission signal by a carrier wave and outputs the transmission signal.

상기와 같은 구조를 갖는 종래의 단말기 송신장치는 직교 변조 후 채널 이득을 곱하지 않은 이진 데이터를 확산하고, 확산된 이진 데이터(binary data)를 입력하여 여파하는 필터에 의해 구현됨을 알 수 있다. 따라서, 상기한 바와 같이 종래에는 채널 이득을 곱하지 않은 이진 데이터를 확산함에 따라 상기 이진 데이터를 얻기 위한 바이너리 매핑(binary mapping)을 위한 구성이 필수 구성으로 요구되었다. 또한, 얻어진 이진 데이터를 롱코드 및 숏코드로 확산하기 위해서는 확산을 위한 별도의 곱셈기들을 구비하여야 한다. 즉, 종래 부호분할다중접속 통신시스템의 단말기 송신장치는 앞에서 개시한 바와 같이 바이너리 매핑과 확산을 위한 곱셈기 등의 구성이 요구됨에 따라 하드웨어 구성이 복잡해지는 문제점이 있었다.It can be seen that the conventional terminal transmitter having the structure as described above is implemented by a filter that spreads binary data not multiplied by a channel gain after orthogonal modulation and inputs and spreads binary data. Accordingly, as described above, a configuration for binary mapping for obtaining the binary data is required as an essential configuration as the binary data is not multiplied by the channel gain. In addition, in order to spread the obtained binary data into a long code and a short code, separate multipliers for spreading must be provided. That is, the terminal transmitter of the conventional code division multiple access communication system has a problem in that the hardware configuration becomes complicated as the configuration of a multiplier for binary mapping and spreading is required as described above.

한편, 도면상에서는 종래 부호분할다중접속 통신시스템의 단말기 송신장치가 이득 조정을 위한 별도의 구성을 개시하고 있지는 않으나 이득 조정을 원하는 경우에는 앞에서 언급한 바이너리 매핑을 위한 구성과 곱셈기가 추가로 구비되어야 함에 따라 하드웨어 구성이 더욱 복잡해짐을 알 수 있다.On the other hand, the terminal transmitter of the conventional code division multiple access communication system does not disclose a separate configuration for gain adjustment, but if the gain adjustment is desired, the above-described configuration for binary mapping and a multiplier should be additionally provided. As a result, the hardware configuration becomes more complicated.

따라서, 상기한 바와 같은 문제점을 해결하기 위한 본 발명의 목적은 부호분할다중접속 통신시스템의 단말기에서 채널 이득을 조정하는 구성을 간소화시킨 장치 및 방법을 제공함에 있다.Accordingly, an object of the present invention to solve the above problems is to provide an apparatus and method for simplifying the configuration of adjusting the channel gain in a terminal of a code division multiple access communication system.

본 발명의 다른 목적은 부호분할다중접속 통신시스템에서 대역 확산을 위한 구성을 간소화시킨 장치 및 방법을 제공함에 있다.Another object of the present invention is to provide an apparatus and method for simplifying a configuration for spreading a band in a code division multiple access communication system.

본 발명의 또 다른 목적은 부호분할다중접속 통신시스템에서 바이너리 매핑을 하지 않고 이득 보상 및 대역 확산을 수행하는 장치 및 방법을 제공함에 있다.Another object of the present invention is to provide an apparatus and method for performing gain compensation and spread spectrum without binary mapping in a code division multiple access communication system.

상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 부호분할다중접속 통신시스템의 송신장치가, 채널 부호화된 송신신호들을 대응되는 채널의 직교부호들과 곱하여 직교 변조하는 직교변조기들과, 상기 각 직교변조신호들과 해당 채널들의 이득제어 값을 곱하여 채널이득을 조정하는 이득조정기들과, 상기 채널 이득 조정된 신호들과 대응되는 채널의 피엔 시퀀스들을 곱하여 대역 확산하는 복소확산기와, 상기 이득 조정된 송신신호를 I채널 및 Q채널 신호로 분리하여 변조하는 변조기로 구성된 것을 특징으로 한다.Orthogonal modulator for transmitting a coded multiple access communication system according to an embodiment of the present invention for orthogonally modulating the channel-coded transmission signals by the orthogonal codes of the corresponding channel, and each orthogonal modulation A gain adjuster for adjusting channel gain by multiplying modulation signals by a gain control value of corresponding channels, a complex spreader multiplying and spreading the PEN sequences of a channel corresponding to the channel gain adjusted signals, and the gain-adjusted transmission Characterized in that the modulator for separating and modulating the signal into I-channel and Q-channel signals.

도 1은 종래의 단말기의 송신장치 구성을 도시하는 도면1 is a diagram showing a configuration of a transmitter of a conventional terminal.

도 2는 본 발명의 실시 예에 따른 부호분할다중접속 통신시스템의 송신장치 구성을 도시하는 도면2 is a diagram illustrating a configuration of a transmitter of a code division multiple access communication system according to an embodiment of the present invention.

도 3은 도 2에서 직교 변조된 데이터에 채널 이득을 곱하는 이득조정기의 구성을 도시하는 도면FIG. 3 is a diagram illustrating a configuration of a gain adjuster that multiplies channel gains by orthogonal modulated data in FIG.

도 4는 도 2에서 롱 PN부호로 확산된 숏 PN부호에 의해 입력 데이터를 확산하는 복소 확산기의 구성을 도시하는 도면4 is a diagram illustrating a configuration of a complex spreader that spreads input data by a short PN code spread by a long PN code in FIG.

도 2는 본 발명의 실시 예에 따른 부호분할다중접속 통신시스템의 단말기 채널 송신장치 구성을 도시하고 있다. 본 발명의 실시 예에 따른 단말기 송신장치는 파일럿 채널(pilot channel), 전용 제어채널(dedicated control channel), 부가 채널(supplemental channel) 및 기본채널(fundamental channel) 등을 구비한다. 여기서 단말기의 채널 송신기들의 기능을 살펴보면, 상기 파일럿 채널은 파일럿 신호를 송신하는 채널이고, 전용 제어채널은 링크가 형성된 상태에서 단말기가 전용으로 기지국에 해당 단말기의 제어정보를 송신하는 채널이며, 부가채널은 단말기가 상기 기지국에 패킷 데이터 또는 영상 데이터를 송신하는 채널이고, 기본채널은 단말기가 기지국에 음성 정보를 송신하는 채널이다.2 is a block diagram of a terminal channel transmitter of a code division multiple access communication system according to an exemplary embodiment of the present invention. A terminal transmitter according to an embodiment of the present invention includes a pilot channel, a dedicated control channel, a supplemental channel, a fundamental channel, and the like. Here, referring to the functions of the channel transmitters of the terminal, the pilot channel is a channel for transmitting a pilot signal, the dedicated control channel is a channel for transmitting the control information of the terminal to the base station dedicated to the terminal in the link is formed, the additional channel Is a channel through which the terminal transmits packet data or video data to the base station, and a basic channel is a channel through which the terminal transmits voice information to the base station.

상기 도 2를 참조하면, 곱셈기212는 상기 전용제어채널의 송신신호와 전용 제어채널에 할당된 직교부호(orthogonal code) WGN1을 곱하여 직교확산 출력한다. 곱셈기214는 상기 부가채널의 송신신호와 부가채널에 할당된 직교부호 WGN2를 곱하여 직교확산 출력한다. 곱셈기216은 상기 기본채널의 송신신호와 기본채널에 할당된 직교부호WGN3을 곱하여 직교확산 출력한다. 상기와 같은 구성은 각 채널들의 송신신호를 직교 변조하는 직교변조기 구성에 대응된다. 여기서 상기 직교부호는 단말기의 각 송신채널들을 구별하기 위하여 할당되는 부호로써, 월시부호(Walsh code)를 사용할 수 있다.Referring to FIG. 2, the multiplier 212 multiplies an orthogonal code WGN1 allocated to a transmission signal of the dedicated control channel and a dedicated control channel and outputs an orthogonal spreading output. The multiplier 214 multiplies the transmission signal of the additional channel by the orthogonal code WGN2 assigned to the additional channel and outputs an orthogonal spreading signal. The multiplier 216 multiplies the transmission signal of the base channel by the orthogonal code WGN3 assigned to the base channel and outputs an orthogonal spreading output. The above configuration corresponds to a quadrature modulator configuration for orthogonally modulating the transmission signal of each channel. Here, the orthogonal code is a code assigned to distinguish each transmission channel of the terminal, and may use a Walsh code.

이득조정기218은 상기 곱셈기212에서 출력되는 직교 변조된 전용 제어채널의 송신신호를 해당 채널의 이득제어 값 Gc로 제어하여 전용 제어채널의 이득을 조정한다. 이득조정기220은 상기 곱셈기214에서 출력되는 직교 변조된 부가채널의 송신신호를 해당 채널의 이득제어 값 Gs로 제어하여 부가채널의 이득을 조정한다. 이득조정기222는 상기 곱셈기216에서 출력되는 직교 변조된 기본채널의 송신신호를 해당 채널 이득제어 값 Gf로 제어하여 기본채널의 이득을 조정한다. 여기서 상기 Gc는 전용제어채널의 이득제어 값이고, Gs는 부가채널의 이득제어 값이며, Gf는 기본채널의 이득제어 값이다. 상기와 같은 구성은 직교변조기를 통해 출력되는 각 채널 송신신호들의 채널 이득을 제어하는 채널 이득제어기가 된다.The gain regulator 218 adjusts the gain of the dedicated control channel by controlling the transmission signal of the orthogonal modulated dedicated control channel output from the multiplier 212 with the gain control value Gc of the corresponding channel. The gain adjuster 220 adjusts the gain of the additional channel by controlling the transmission signal of the orthogonal modulated additional channel output from the multiplier 214 with the gain control value Gs of the corresponding channel. The gain adjuster 222 adjusts the gain of the base channel by controlling the transmission signal of the orthogonal modulated base channel output from the multiplier 216 with a corresponding channel gain control value Gf. Gc is a gain control value of a dedicated control channel, Gs is a gain control value of an additional channel, and Gf is a gain control value of a basic channel. The above configuration is a channel gain controller for controlling the channel gain of each channel transmission signal output through the quadrature modulator.

가산기224는 상기 파일럿 채널 신호와 상기 이득조정기218의 출력을 가산하여 출력한다. 가산기226은 상기 이득조정기220의 출력과 상기 이득조정기222의 출력을 가산하여 출력한다.The adder 224 adds and outputs the pilot channel signal and the output of the gain adjuster 218. The adder 226 adds and outputs the output of the gain adjuster 220 and the output of the gain adjuster 222.

곱셈기228은 I채널의 숏 PN시퀀스(short PN sequence: 이하 PN시퀀스 한다) PNi와 롱코드(long code, long PN sequence)를 곱하여 출력한다. 곱셈기230은 Q채널의 PN시퀀스 PNq와 롱코드를 곱하여 출력한다. 여기서 상기 롱코드는 기지국이 각 단말기들을 구별하기 위하여 부여된 고유 식별부호이며, PN 시퀀스 PNi 및 PNq는 단말기가 통신하는 기지국 식별부호가 된다. 따라서 상기 PN시퀀스와 롱코드는 기지국에서 단말기들을 구분하는 코드가 된다.The multiplier 228 multiplies the short PN sequence of the I channel by PNi and the long code (long PN sequence). The multiplier 230 multiplies and outputs the PN sequence PNq of the Q channel by the long code. The long code is a unique identification code assigned by the base station to distinguish each terminal, and the PN sequences PNi and PNq are base station identification codes with which the terminal communicates. Therefore, the PN sequence and the long code are codes for distinguishing terminals at the base station.

곱셈기232는 상기 가산기224의 출력과 상기 곱셈기228의 출력을 곱하여 확산한다. 곱셈기234는 상기 가산기226의 출력과 상기 곱셈기228의 출력을 곱하여 확산한다. 곱셈기236은 상기 가산기226의 출력과 상기 곱셈기230의 출력을 곱하여 확산한다. 곱셈기238은 상기 가산기224의 출력과 상기 곱셈기230의 출력을 곱하여 확산한다. 감산기240은 상기 곱셈기232의 출력에서 상기 곱셈기236의 출력을 감산하여 출력한다. 가산기242는 상기 곱셈기234의 출력과 상기 곱셈기238의 출력을 가산하여 출력한다. 상기와 같은 구성은 각 채널의 송신신호들을 PN시퀀스와 확산하는 PN확산기 구성이 된다. 즉, 상기 구성은 롱코드 확산 및 PN 시퀀스 구성이 되며, 상기와 같은 구조는 복소 확산기(complex spreader)가 된다.The multiplier 232 multiplies and outputs the output of the adder 224 and the output of the multiplier 228. The multiplier 234 multiplies the output of the adder 226 by the output of the multiplier 228 to spread. The multiplier 236 multiplies and outputs the output of the adder 226 and the output of the multiplier 230. The multiplier 238 multiplies and outputs the output of the adder 224 and the output of the multiplier 230. The subtractor 240 subtracts the output of the multiplier 236 from the output of the multiplier 232 and outputs the subtracted output. The adder 242 adds and outputs the output of the multiplier 234 and the output of the multiplier 238. The above configuration is a PN spreader configuration for spreading the transmission signals of each channel with the PN sequence. In other words, the configuration is a long code spreading and a PN sequence configuration, and such a structure is a complex spreader.

대역 여파기244는 상기 감산기240에서 출력되는 신호를 기저대역으로 여파한다. 대역여파기246은 상기 가산기242에서 출력되는 신호를 기저대역으로 여파한다. 상기와 같은 구성은 기저대역 여파기가 된다. 이득조정기248은 상기 대역 여파기244에서 출력되는 신호를 파일럿 채널 이득 Gp로 제어하여 I채널 송신신호의 전체 이득을 조정한다. 이득조정기250은 상기 대역 여파기246에서 출력되는 신호를 파일럿 채널 이득 Gp로 제어하여 Q채널 송신신호의 전체 이득을 조정한다. 곱셈기252는 상기 이득곱셈기248에서 출력되는 신호에 반송파 cos2πfct를 곱하고, 곱셈기254는 상기 이득곱셈기250에서 출력되는 신호에 반송파 sin2πfct를 곱하여 출력한다. 가산기256은 상기 곱셈기252 및 254의 출력을 가산하여 단말기의 송신신호로 출력한다. 상기와 같은 구성은 변조기의 구성이 된다.The band filter 244 filters the signal output from the subtractor 240 to the baseband. The band filter 246 filters the signal output from the adder 242 into the base band. Such a configuration becomes a baseband filter. The gain regulator 248 adjusts the overall gain of the I-channel transmission signal by controlling the signal output from the band filter 244 to the pilot channel gain Gp. The gain regulator 250 adjusts the overall gain of the Q-channel transmission signal by controlling the signal output from the band filter 246 to the pilot channel gain Gp. The multiplier 252 multiplies the signal output from the gain multiplier 248 with the carrier cos2 pi ft, and the multiplier 254 multiplies the signal output from the gain multiplier 250 with the carrier sin2 pi fctt. The adder 256 adds the outputs of the multipliers 252 and 254 and outputs them as a transmission signal of the terminal. Such a configuration becomes a configuration of the modulator.

상기 도 2와 같은 구조를 갖는 단말기의 송신장치의 동작을 살펴보면, 각 채널 별로 입력된 데이터는 각각의 채널 별로 곱셈기212-216에서 대응되는 직교부호와 곱해져 해당하는 채널의 직교 변조신호로 발생된다.Referring to the operation of the transmitter of the terminal having the structure as shown in FIG. 2, the data input for each channel is multiplied by the orthogonal code corresponding to each channel in the multipliers 212-216 and is generated as an orthogonal modulation signal of the corresponding channel. .

도 3은 본 발명의 실시 예에 따른 이득조정기218, 220, 222의 구성을 도시하는 도면이다.3 is a diagram illustrating a configuration of the gain adjusters 218, 220, and 222 according to an embodiment of the present invention.

상기 도 3을 참조하면, 보수기(2`s complement)311은 상기 제어부에서 출력되는 이득제어 값을 2의 보수로 변환하여 출력한다. 멀티플렉서313은 상기 제어부에서 출력되는 이득제어 값과 상기 보수기311에서 출력되는 상기 이득제어 값의 2의 보수 값을 입력하며, 상기 대응되는 채널의 직교 변조신호를 선택신호로 입력한다. 상기 멀티플렉서313은 입력되는 직교변조신호의 논리에 따라 상기 이득제어 값 또는 이득제어 값의 2의 보수 값을 선택하여 출력한다. 반전기315는 상기 직교변조신호를 반전하여 출력한다. 그러면 상기 반전기315의 출력과 선택기313의 출력을 합쳐 출력하는데, 이때 상기 반전기315에서 출력되는 직교부호를 부호비트(sign bit, MSB)로 하여 출력한다.Referring to FIG. 3, the compensator 2 ′s complement 311 converts a gain control value output from the controller into a two's complement and outputs it. The multiplexer 313 inputs a two's complement value of the gain control value output from the controller and the gain control value output from the compensator 311, and inputs an orthogonal modulation signal of the corresponding channel as a selection signal. The multiplexer 313 selects and outputs the gain control value or the two's complement value of the gain control value according to the logic of the input quadrature modulation signal. An inverter 315 inverts the quadrature modulated signal and outputs the inverted signal. Then, the output of the inverter 315 and the output of the selector 313 are combined and output. In this case, an orthogonal code output from the inverter 315 is output as a sign bit (MSB).

상기 도 3과 같은 구성을 갖는 이득조정기218-222의 동작을 살펴보면, 상기 곱셈기212-216은 1비트 곱셈기이며, 1비트 곱셈 연산을 수행하므로 상기 곱셈기212-216은 곱셈기(multiplier) 또는 익스클루시브 오아게이트(Exclusive OR gate)로 구성할 수 있다. 상기 곱셈기212-216은 각각 대응되는 이득조정기218-222에 입력된다. 이때 상기 이득조정기218-222에 인가되는 직교 변조된 송신신호(직교변조신호)는 "1" 또는 "0"이 되며, 상기 직교변조신호는 상기 이득조정기218-222의 멀티플렉서313에 선택신호로 인가된다. 이때, 상기 선택신호는 정수 데이터이다. 상기 직교변조신호를 선택신호로 인가 받은 상기 멀티플렉서313은 채널 이득제어 값 또는 채널 이득제어 값의 2의 보수 값을 선택하여 출력한다. 이때, 상기 채널 이득제어 값은 상기 제어부에서 해당하는 채널의 이득을 조정하기 위해 인가되는 값이며, 상기 채널 이득제어 값의 2의 보수 값은 보수기311에 의해 취하여진 상기 채널 이득제어 값의 2의 보수 값이다. 또한, 상기 채널 이득제어 값과 상기 채널 이득제어 값의 2의 보수 값은 2진 데이터 값이다. 한편, 상기 직교변조신호는 반전기315에 의해 반전되어 부호비트로 출력되며, 상기 부호비트는 상기 멀티플렉서313으로부터 선택 출력되는 채널 이득제어 값 또는 채널 이득제어 값의 2의 보수 값과 합하여져 출력데이터로 출력된다. 한편, 각 이득조정기218-222에서 상기와 같이 각 채널의 확산신호 이득 조정이 이루어지면, 가산기224와 226에서 이득 조정된 각 채널들의 신호를 설정된 형태로 가산하여 출력된다.Referring to the operation of the gain adjusters 218-222 having the configuration as shown in FIG. 3, the multipliers 212-216 are 1-bit multipliers and perform 1-bit multiplication operations, so the multipliers 212-216 are multipliers or exclusives. It can be configured as an exclusive OR gate. The multipliers 212-216 are input to corresponding gain adjusters 218-222, respectively. At this time, the orthogonal modulated transmission signal (orthogonal modulated signal) applied to the gain regulators 218-222 becomes "1" or "0", and the orthogonal modulated signal is applied to the multiplexer 313 of the gain regulators 218-222 as a selection signal. do. In this case, the selection signal is integer data. The multiplexer 313 receiving the quadrature modulated signal as a selection signal selects and outputs a two's complement value of a channel gain control value or a channel gain control value. In this case, the channel gain control value is a value applied by the controller to adjust the gain of the corresponding channel, and the complement value of 2 of the channel gain control value is the value of 2 of the channel gain control value taken by the conservator 311. Complement value. Further, the two's complement value of the channel gain control value and the channel gain control value is a binary data value. The quadrature modulated signal is inverted by an inverter 315 and output as a sign bit. The sign bit is summed with two's complement value of a channel gain control value or a channel gain control value selectively output from the multiplexer 313 to output data. Is output. On the other hand, if the gain of the spread signal of each channel is adjusted in each gain adjuster 218-222 as described above, the signals of the gain-adjusted channels in the adders 224 and 226 are added and output in a set form.

즉, 도 3에서 수행되는 연산동작을 보다 구체적으로 설명하면 다음과 같다. 먼저 왈시 변조기, 즉 곱셈기212-216으로부터 출력되는 직교 변조된 송신신호는 앞에서도 정의한 바와 같이 1(+1에 대응)과 0(-1에 대응)의 값을 가진다. 따라서, 상기 왈시 변조기의 입력이 1(+1에 대응)인 경우에는 반전기315에 의해 부호비트(출력데이터[8])는 양의 값(0)이 되고, 상기 멀티플렉서313의 출력으로는 상기 왈시 변조기의 입력(0)에 의해 채널 이득제어 값이 선택되어 최종 출력데이터[8:0]은 양의 부호비트를 가지는 채널 이득제어 값이 된다. 즉, 상기 왈시 변조기의 입력이 1(+1에 대응)인 경우에는 채널 이득제어 값이 그대로 출력데이터[7:0]으로 출력되면 된다. 이에 반하여, 왈시 변조기의 출력이 0(-1에 대응)인 경우에는 반전기315에 의해 부호비트(출력데이터[8])는 음의 값(1)이 되고, 상기 멀티플렉서313의 출력으로는 상기 왈시 변조기의 입력(1)에 의해 채널 이득제어 값의 2의 보수 값이 선택되어 최종 출력데이터[8:0]는 음의 부호비트를 가지는 채널 이득제어 값의 2의 보수 값이 된다. 즉, 상기 왈시 변조기의 입력이 0(-1에 대응)인 경우에 2의 보수로 표현하기 위하여 채널 이득제어 값의 2의 보수가 출력데이터[7:0]로 출력된다. 상술한 바와 같은 동작에 의해 도 3은 왈시 변조된 데이터에 이득을 곱하는 동작을 수행하게 된다.That is, the operation performed in FIG. 3 will be described in more detail as follows. First, the orthogonal modulated transmission signal output from the Walsh modulator, that is, the multipliers 212-216, has a value of 1 (corresponding to +1) and 0 (corresponding to -1) as previously defined. Therefore, when the input of the Walsh modulator is 1 (corresponding to +1), the sign bit (output data [8]) becomes a positive value (0) by the inverter 315, and the output of the multiplexer 313 The channel gain control value is selected by the input 0 of the Walsh modulator so that the final output data [8: 0] is a channel gain control value with a positive sign bit. That is, when the Walsh modulator input is 1 (corresponding to +1), the channel gain control value may be output as it is as output data [7: 0]. On the other hand, when the output of the Walsh modulator is 0 (corresponding to -1), the sign bit (output data [8]) becomes a negative value (1) by the inverter 315, and the output of the multiplexer 313 The complementary value of 2 of the channel gain control value is selected by the input 1 of the Walsh modulator so that the final output data [8: 0] becomes the 2's complement value of the channel gain control value having a negative sign bit. That is, when the input of the Walsh modulator is 0 (corresponding to -1), the two's complement of the channel gain control value is output as output data [7: 0] to represent two's complement. As described above, FIG. 3 performs an operation of multiplying gain by the Walsh modulated data.

상기 도 2 및 도 3과 같은 구성을 갖는 송신장치는 각 채널별로 입력되는 송신 데이터를 각각의 채널 별로 직교 변조하며, 상기 직교 변조된 신호는 각각 해당하는 채널의 이득제어 값과 곱해진다. 이때 상기 이득조정기218-222에 인가되는 이득제어 값 Gc, Gs, Gf는 도시하지 않은 제어부에서 출력되는 데이터로써, 대응되는 채널의 직교변조신호의 이득을 조정하기 위한 값으로 설정된다. 상기와 같이 채널별로 곱해진 데이터는 복소 확산을 위한 I 및 Q 데이터를 구하기 위해서 파일럿 채널과 전용제어채널에 해당하는 데이터가 곱해지며, 부가채널과 기본채널에 해당하는 데이터가 가산된다. 상기와 같이 구해진 송신 데이터는 복소 확산을 하기 위한 복소확산기 I,Q 채널로 각각 입력된다. 이후 복소 확산된 데이터는 파형 정형(wave shaping)을 위해 대역여파기244 및 246에 인가되며, 대역 여파된 송신신호들은 각각 전체 이득으로 조정된 후 반송파에 실려 송신된다.2 and 3 orthogonally modulates transmission data input for each channel for each channel, and the orthogonally modulated signal is multiplied by a gain control value of a corresponding channel. In this case, the gain control values Gc, Gs, and Gf applied to the gain regulators 218 to 222 are data output from a controller (not shown), and are set to values for adjusting gains of the quadrature modulation signals of the corresponding channels. As described above, the data multiplied for each channel is multiplied by data corresponding to the pilot channel and the dedicated control channel to obtain I and Q data for complex spreading, and data corresponding to the additional channel and the basic channel are added. The transmission data obtained as described above is input to the complex spreaders I and Q channels for complex spreading. The complex spread data is then applied to the band filters 244 and 246 for wave shaping, and the band filtered transmit signals are adjusted to the overall gain and then carried on the carrier.

이때 상기 직교 변조된 데이터에 이득을 곱하는 이득조정기218-222의 동작 살펴보면, 도 3에 도시된 바와 같이 출력 데이터의 부호 비트는 반전기315에 의해 직교 변조된 이진 데이터를 반전한 값이 된다. 그리고 상기 직교 변조된 신호는 멀티플렉서313의 선택신호로 인가되는데, 상기 출력신호의 부호 비트를 제외한 데이터는 직교 변조된 데이터가 1일 때 이득데이터가 되며, 직교 변조된 데이터가 0일 때 이득의 2의 보수가 된다. 여기서 이득에 해당하는 입력 데이터가 8비트(0-255)일 때를 도시하고 있으며, 이때 출력 데이터는 9비트가 된다. 입력 데이터의 비트 크기가 임의의 비트일 때에도 확장이 가능하다.At this time, the operation of the gain regulators 218-222 multiplying the orthogonal modulated data by the gain, the sign bit of the output data is the value inverted the binary data orthogonally modulated by the inverter 315, as shown in FIG. The orthogonally modulated signal is applied as a selection signal of the multiplexer 313. The data except for the sign bit of the output signal becomes gain data when the orthogonal modulated data is 1, and 2 of the gain when the orthogonal modulated data is 0. It becomes the reward of. In this case, the input data corresponding to the gain is 8 bits (0-255), and the output data is 9 bits. Expansion is possible even when the bit size of the input data is any bit.

도 4는 본 발명의 실시 예에 따른 롱코드로 확산된 PN시퀀스를 이용하여 정수형 입력 데이터를 확산하는 복소 확산기의 구성을 도시하고 있다.4 illustrates a configuration of a complex spreader that spreads integer input data using a long code spread PN sequence according to an embodiment of the present invention.

상기 도 4를 참조하면, 보수기(2`s complement)412는 이득 조정되어 가산기224와 226을 통해 출력되는 입력데이터[8:0] 중 부호비트에 해당하는 입력데이터[8]을 제외한 나머지 입력데이터[7:0]의 2의 보수를 취하여 출력한다. 멀티플렉서414는 상기 가산기224와 226을 통해 출력되는 입력데이터와 상기 보수기412의 출력을 입력으로 하며, 도 2에서 도시하고 있는 곱셈기228 또는 230을 통해 제공되는 롱코드로 확산된 PN시퀀스(이하 "확산 PN시퀀스"라 칭함)를 선택신호로 입력한다. 따라서, 상기 멀티플렉서414는 입력되는 선택신호의 논리에 따라 상기 입력데이터[7:0] 또는 상기 입력데이터[7:0]의 2의 보수를 선택하여 출력한다. 익스클루시브 노아게이트(XNOR)416은 상기 확산 PN시퀀스와 부호비트에 해당하는 입력데이터[8]을 배타적 부정 논리합하여 출력한다. 상기 XNOR416의 출력과 상기 멀티플렉서414의 출력은 합하여져 출력데이터[8:0]이 출력되는데, 이때 상기 XNOR416의 출력은 상기 멀티플렉서414로부터 출력되는 출력데이터[7:0]의 부호비트(sign bit, MSB)로 사용된다.Referring to FIG. 4, the complementer 412 complements gain and adjusts the remaining input data except for the input data [8] corresponding to the sign bit among the input data [8: 0] output through the adders 224 and 226. Takes two's complement of [7: 0] and outputs it. The multiplexer 414 receives the input data output through the adders 224 and 226 and the output of the complementer 412, and the PN sequence diffused by the long code provided through the multipliers 228 or 230 shown in FIG. PN sequence "is inputted as a selection signal. Accordingly, the multiplexer 414 selects and outputs two's complement of the input data [7: 0] or the input data [7: 0] according to the logic of the input selection signal. Exclusive NOR gate (XNOR) 416 outputs an exclusive negative OR of the spread PN sequence and the input data [8] corresponding to the sign bit. The output of the XNOR416 and the output of the multiplexer 414 are summed to output output data [8: 0], where the output of the XNOR416 is a sign bit of the output data [7: 0] output from the multiplexer 414. MSB).

상기 도 4의 동작을 설명하면 다음과 같다. 여기서 입력데이터[8:0]은 상기 가산기224와 226의 출력데이터[8:0]이며, 상기 입력데이터[8:0]은 상기 입력데이터[8:0]의 부호비트인 입력데이터[8]에 의해 양 또는 음의 값을 가진다. 즉, 입력데이터[8]이 0 이면 양수이고, 입력데이터[8]이 1이면 음수이다. 한편, 상기 곱셈기 228 또는 230을 통해 제공되는 확산 PN시퀀스는 1(+1에 대응)과 0(-1에 대응)의 값을 가진다. 도 4의 동작은 입력데이터[8:0]에 확산 PN시퀀스 1(+1에 대응) 또는 0(-1에 대응)을 곱하기 위한 것이다. 먼저 확산 PN시퀀스가 1이면 +1을 입력데이터[8:0]에 곱하는 것과 같으므로 출력데이터[7:0]으로는 입력데이터[7:0]이 출력된다. 이때 출력데이터의 부호비트[8]은 확산 PN시퀀스가 1일 때 입력데이터의 부호비트인 입력데이터[8]이 출력데이터의 부호비트인 출력데이터[8]로 출력되어야 한다. 따라서, 입력데이터[8]과 확산 PN시퀀스를 XNOR 하여 출력데이터[8]을 만들게 된다. 그리고 확산 코드가 0 이면 -1을 입력데이터에 곱하는 것과 같으므로 출력데이터[7:0]으로는 입력데이터[7:0]의 2의 보수가 출력된다. 이때 출력데이터의 부호비트[8]은 확산 PN시퀀스가 0일때 -1을 곱한 것과 같으므로 입력 데이터의 부호비트인 입력데이터[8]이 반전되어 출력데이터의 부호비트인 출력데이터[8]로 출력되어야 한다. 따라서, 입력데이터[8]과 확산 PN시퀀스를 XNOR 하여 출력데이터[8]을 만들게 된다. 이와 같은 동작에 의해 도 4는 롱코드로 확산된 PN코드를 이용하여 상기 이득조정기218 내지 222에 의해 이득 보상이 이루어진 정수형의 입력데이터를 확산할 수 있다. 따라서, 상기 확산 피엔시퀀스와 입력데이터의 부호가 같을 때 출력데이터의 부호는 양이 되며, 부호가 다른 경우에는 음이 된다. 상기 출력 데이터의 부호 비트를 제외한 데이터들은 상기 확산 피엔시퀀스가 0일 때 부호비트를 제외한 입력 신호의 2의 보수에 해당하는 데이터가 되며, 확산 피엔시퀀스가 1일 때에는 부호비트를 제외한 입력 신호에 해당하는 데이터가 된다. 상기 도 4는 입력신호가 8비트인 경우를 예로 들고 있으며, 임의 비트 크기로 확장할 수 있다.The operation of FIG. 4 will now be described. Here, the input data [8: 0] is the output data [8: 0] of the adders 224 and 226, and the input data [8: 0] is the input data [8] which is the sign bit of the input data [8: 0]. Has a positive or negative value. That is, if input data [8] is 0, it is positive, and if input data [8] is 1, it is negative. On the other hand, the spread PN sequence provided through the multiplier 228 or 230 has a value of 1 (corresponding to +1) and 0 (corresponding to -1). The operation of FIG. 4 is to multiply the input data [8: 0] by the spread PN sequence 1 (corresponding to +1) or 0 (corresponding to -1). First, if the spread PN sequence is 1, +1 is equal to the input data [8: 0]. Therefore, input data [7: 0] is output as output data [7: 0]. At this time, the sign bit [8] of the output data should be output as the output data [8] which is the sign bit of the output data when the spread PN sequence is 1. Thus, output data [8] is generated by XNORing the input data [8] and the spread PN sequence. If the spreading code is 0, it is equivalent to multiplying -1 by the input data. Therefore, two's complement of the input data [7: 0] is output as the output data [7: 0]. At this time, the sign bit [8] of the output data is equal to the product of -1 when the spread PN sequence is 0. Therefore, the input data [8], which is the sign bit of the input data, is inverted and output as the output data [8], which is the sign bit of the output data. Should be. Thus, output data [8] is generated by XNORing the input data [8] and the spread PN sequence. By such an operation, FIG. 4 can spread the input data of the integer type having gain compensation by the gain regulators 218 to 222 using the PN code spread by the long code. Therefore, the sign of the output data becomes positive when the sign of the spread PNC sequence and the input data is the same, and becomes negative when the sign of the other data is different. The data excluding the sign bit of the output data are data corresponding to two's complement of the input signal excluding the sign bit when the spread PNC sequence is 0. When the spread PNC sequence is 1, the data correspond to the input signal except the sign bit. To become data. 4 illustrates an example in which an input signal is 8 bits, and may be extended to an arbitrary bit size.

한편, 상술한 실시 예에서는 직교변조신호와 확산 PN 시퀀스가 "1"인 경우 "+1"에 대응하며, "0"인 경우 "-1"에 대응한다는 전제하에 구성 및 동작을 설명한 것이다. 하지만, 상기 직교변조신호와 확산 PN 시퀀스는 운용자에 의해 정의될 수 있음은 자명하다. 따라서, 상술한 실시 예에서와는 달리 직교변조신호와 확산 PN 시퀀스가 "1"인 경우 "-1"에 대응하며, "0"인 경우 "+1"에 대응한다고 정의될 수 있다. 이와 같이 정의되는 경우에는 상술한 실시 예에 따른 도 3의 구성 중 반전기315가 필요 없으며, 도 4의 구성 중 익스클루시브 노아게이트416에 대신하여 익스클루시브 오아게이트로 구성되어져야 할 것이다.Meanwhile, in the above-described embodiment, the configuration and operation are described under the assumption that the quadrature modulated signal and the spread PN sequence correspond to "+1" when "1" and "-1" when "0" corresponds. However, it is obvious that the quadrature modulated signal and the spread PN sequence may be defined by an operator. Therefore, unlike the above-described embodiment, it may be defined that the quadrature modulated signal and the spread PN sequence correspond to "-1" when "1" and "+1" when "0". In this case, the inverter 315 is not required in the configuration of FIG. 3 according to the above-described embodiment, and instead of the exclusive no-gate 416 in the configuration of FIG. 4, the exclusive oragate should be configured.

상술한 바와 같이 본 발명은 직교 변조된 데이터의 이득 보상을 수행함에 있어 상기 직교 변조된 데이터를 이진 데이터 형태로 변환하여 이득 보상을 위한 채널 이득제어 값과 곱하는 구성이 요구되지 않는다. 즉, 본 발명은 직교 변조된 데이터에 의해 채널 이득제어 값 또는 채널 이득제어 값의 2의 보수 값을 선택하여 출력하는 구성만을 가짐으로서 하드웨어 구성을 간소화시킬 수 있는 효과가 있다. 또한, 본 발명은 대역 확산을 수행함에 있어도 확산 PN 시퀀스를 이진 데이터 형태로 변환하여 입력데이터와 곱하는 구성이 필요치 않고, 확산 피엔 시퀀스에 의해 입력데이터 또는 입력데이터의 2의 보수를 선택하여 출력하는 구성만을 가짐으로서 하드웨어 구성을 간소화시킬 수 있는 효과가 있다.As described above, in the present invention, in performing gain compensation of orthogonal modulated data, a configuration for converting orthogonal modulated data into binary data form and multiplying the channel gain control value for gain compensation is not required. That is, the present invention has the effect of simplifying the hardware configuration by having only the configuration of selecting and outputting the channel gain control value or the two's complement value of the channel gain control value by the orthogonal modulated data. In addition, the present invention does not require a configuration of converting the spread PN sequence into binary data form and multiplying the input data even when performing spread spectrum, and selecting and outputting two's complement of the input data or the input data by the spread PN sequence. Having only has the effect of simplifying the hardware configuration.

Claims (7)

채널 부호화된 송신신호를 각각 대응되는 채널의 직교부호로 직교 변조하는 직교변조기와,An orthogonal modulator for orthogonally modulating the channel-coded transmission signal with an orthogonal code of a corresponding channel, 각 채널들에 대응한 제1채널 이득제어 값의 보수를 취하여 제2채널 이득제어 값으로 생성하는 생성기와,A generator for generating a second channel gain control value by taking a complement of the first channel gain control value corresponding to each channel; 상기 직교변조신호에 의해 상기 제1 및 제2채널 이득제어 값들 중 어느 하나를 선택하는 선택기를 포함함을 특징으로 하는 부호분할다중접속시스템의 단말기 송신장치.And a selector for selecting one of the first and second channel gain control values by the quadrature modulated signal. 제1항에 있어서,The method of claim 1, 반전된 상기 직교변조신호를 상기 선택기에 의해 선택된 채널 이득제어 값의 부호비트로 부가하여 출력하는 출력기를 더 구비함을 특징으로 하는 부호분할다중접속 통신시스템의 단말기 송신장치.And an output unit which adds and outputs the inverted quadrature modulated signal as code bits of a channel gain control value selected by the selector. 입력 데이터를 확산하기 위한 확산 피엔 시퀀스를 발생하는 시퀀스 발생기와,A sequence generator for generating a spreading PEN sequence for spreading the input data; 채널 이득이 조정된 각 채널들에 대응한 제1입력 데이터의 보수를 취하여 제2입력 데이터로 생성하는 생성기와 ,A generator which takes the complement of the first input data corresponding to each channel whose channel gain is adjusted and generates the second input data; 상기 확산 피엔 시퀀스에 의해 상기 제1 및 제2입력 데이터들 중 어느 하나를 선택하는 선택기와,A selector for selecting any one of the first and second input data by the spread PN sequence; 제1입력 데이터의 부호비트와 상기 확산 피엔 시퀀스를 논리 연산하여 상기 선택된 입력 데이터의 부호비트를 결정하는 부호비트 생성기를 포함함을 특징으로 하는 부호분할다중접속 통신시스템의 단말기 송신장치.And a code bit generator for performing a logical operation on the code bit of the first input data and the spread PN sequence to determine the code bit of the selected input data. 제3항에 있어서, 상기 부호비트 생성기가 익스클루시브 노아게이트임을 특징으로 하는 부호분할다중접속 통신시스템의 단말기 송신장치.The apparatus of claim 3, wherein the code bit generator is an exclusive no-gate. 채널 부호화된 송신신호를 각각 대응되는 채널의 직교부호로 직교 변조하는 과정과,Orthogonally modulating the channel-coded transmission signals with orthogonal codes of corresponding channels, respectively; 각 채널들에 대응한 제1채널 이득제어 값의 보수를 취하여 제2채널 이득제어 값으로 생성하는 과정과,Generating a second channel gain control value by taking a complement of the first channel gain control value corresponding to each channel; 상기 직교변조신호에 의해 상기 제1 및 제2채널 이득제어 값들 중 어느 하나를 선택하는 과정을 포함함을 특징으로 하는 부호분할다중접속시스템의 단말기 송신방법.And selecting one of the first and second channel gain control values by the quadrature modulated signal. 제5항에 있어서,The method of claim 5, 입력 데이터를 확산하기 위한 확산 피엔 시퀀스를 발생하는 과정과,Generating a spreading PEN sequence for spreading the input data, 채널 이득이 조정된 각 채널들에 대응한 제1입력 데이터의 보수를 취하여 제2입력 데이터로 생성하는 과정과,Generating the second input data by taking the complement of the first input data corresponding to each channel whose channel gain is adjusted; 상기 확산 피엔 시퀀스에 의해 상기 제1 및 제2입력 데이터들 중 어느 하나를 선택하는 과정과,Selecting one of the first and second input data by the spread PN sequence; 제1입력 데이터의 부호비트와 상기 확산 피엔 시퀀스를 논리 연산하여 상기 선택된 입력 데이터의 부호비트를 결정하는 과정을 포함함을 특징으로 하는 부호분할다중접속 통신시스템의 단말기 송신방법.And determining a sign bit of the selected input data by performing a logical operation on the sign bit of the first input data and the spread PN sequence. 채널 부호화된 송신신호를 각각 대응되는 채널의 직교부호로 직교 변조하는 직교변조기와,An orthogonal modulator for orthogonally modulating the channel-coded transmission signal with an orthogonal code of a corresponding channel, 채널 이득제어 값을 2의 보수로 변환하는 보수기와, 상기 채널 이득제어 값과 상기 보수기의 출력을 상기 직교변조신호에 의해 선택 출력하는 멀티플렉서와, 상기 멀티플렉서의 출력에 반전된 상기 직교변조신호를 부호비트로 부가하여 채널 이득이 조정된 데이터로 출력하는 출력기로 구성되는 이득조정기와,A multiplexer for converting a channel gain control value into two's complement, a multiplexer for selectively outputting the channel gain control value and the output of the complementary unit by the quadrature modulated signal, and the quadrature modulated signal inverted at the output of the multiplexer A gain adjuster composed of an output unit which adds bits and outputs the adjusted channel gain data; 상기 채널 이득이 조정된 각 채널들의 입력데이터를 2의 보수로 변환하는 보수기와, 상기 채널 이득이 조정된 각 채널의 입력데이터와 상기 보수기의 출력을 상기 확산 피엔 시퀀스에 의해 선택 출력하는 멀티플렉서와, 상기 확산 피엔 시퀀스와 상기 부호비트를 배타적 부정 논리합하여 부호비트를 발생하는 익스클루시브 노아게이트와, 상기 부호비트와 상기 멀티플렉서의 출력을 가산하여 출력하는 수단으로 구성되는 확산기로 구성되는 부호분할다중접속 통신시스템의 단말기 송신장치.A compensator for converting the input data of each channel of which the channel gain is adjusted to two's complement, a multiplexer for selectively outputting the input data of each channel whose channel gain is adjusted and the output of the compensator by the spread P & N sequence; A code division multiple access comprising an exclusive NOR gate for generating a code bit by performing an exclusive negative OR of the spread PEN sequence and the code bit, and a spreader configured to add and output an output of the code bit and the multiplexer. Terminal transmitter of a communication system.
KR1019980032030A 1998-08-06 1998-08-06 Apparatus and method for transmitting signal in cdma mobile system KR100270656B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980032030A KR100270656B1 (en) 1998-08-06 1998-08-06 Apparatus and method for transmitting signal in cdma mobile system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980032030A KR100270656B1 (en) 1998-08-06 1998-08-06 Apparatus and method for transmitting signal in cdma mobile system

Publications (2)

Publication Number Publication Date
KR20000013267A KR20000013267A (en) 2000-03-06
KR100270656B1 true KR100270656B1 (en) 2000-11-01

Family

ID=19546598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980032030A KR100270656B1 (en) 1998-08-06 1998-08-06 Apparatus and method for transmitting signal in cdma mobile system

Country Status (1)

Country Link
KR (1) KR100270656B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3592980B2 (en) * 1999-06-29 2004-11-24 株式会社東芝 Transmission circuit and wireless transmission device
CN100446446C (en) * 2002-01-29 2008-12-24 三菱电机株式会社 Mobile station, base station, communication system, and communication method

Also Published As

Publication number Publication date
KR20000013267A (en) 2000-03-06

Similar Documents

Publication Publication Date Title
AU729775B2 (en) Device and method for reducing the peak-to-average power ratio of a mobile station's transmit power
US7145863B2 (en) Mobile station, base station, communication system, and communication method
KR0126874B1 (en) Mobile communication system
JP3109589B2 (en) Method and apparatus for adjusting transmission power of CDMA terminal
CA2293465C (en) Device and method for reducing the peak-to-average power ratio of a mobile station's transmit power
US6130884A (en) Variable rate CDMA spread circuit
KR20000002254A (en) Mobile communication transmitting and receiving system device and method
KR20000057065A (en) Control of amplitude level of baseband signal to be transmitted on the basis of the number of transmission codes
KR100299128B1 (en) Apparatus and method for power control bit pattern transmission and reception according to transmission antenna in mobile communication system
KR100312214B1 (en) Apparatus and method for spreading channel in cdma communication system
US6535500B1 (en) Transmitter of a mobile station in a CDMA communications system and method therefor
JPH10178413A (en) Multi-code transmitter of cdma system
KR100270656B1 (en) Apparatus and method for transmitting signal in cdma mobile system
KR100392620B1 (en) Walsh code generator, signal transmitting device and signal receiving device
EP1005202A2 (en) Frequency modulation circuit
JPH11163827A (en) Dual orthogonal code hopping multiple connection communication device and method
KR100338673B1 (en) Transmission apparatus and method of code division multiple access communication system
KR100396506B1 (en) Double ochma device and method therefor
JP4185601B2 (en) Transmission power control method, transmission power control apparatus, and base station including the same
KR100403686B1 (en) CDMA base station transmission device and method
JP2001069079A (en) Method and system for adjusting transmission power for cdma terminal
KR20010072418A (en) Control of power ratios for in-phase and quadature channels in a communications system
CN1322408A (en) Transmission over bundled channels in CDMA mobile radio system
KR100346218B1 (en) Channel spreading device and method for cdma communication system
KR100346188B1 (en) Device and method for generating spreading code and spreading channel signals using spreading code in cdma communication system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee