KR100252954B1 - Apparatus for controlling agc of digital TV - Google Patents
Apparatus for controlling agc of digital TV Download PDFInfo
- Publication number
- KR100252954B1 KR100252954B1 KR1019970063012A KR19970063012A KR100252954B1 KR 100252954 B1 KR100252954 B1 KR 100252954B1 KR 1019970063012 A KR1019970063012 A KR 1019970063012A KR 19970063012 A KR19970063012 A KR 19970063012A KR 100252954 B1 KR100252954 B1 KR 100252954B1
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- signal
- output
- data
- absolute value
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
Abstract
Description
본 발명은 잔류측파대(VSB) 방식을 사용하는 미국향 디지탈 TV 수신기에서의 자동 게인 조절(Auto Gain Control ; AGC) 제어 장치에 관한 것이다.BACKGROUND OF THE
고선명 TV(High Definition Television ; HDTV)는 극장에서의 감동을 안방에서 그대로 느낄 수 있도록 하기 위해 개발된 차세대 디지털 TV 시스템이다. 현재의 아날로그 TV와 비교할 때 화면의 해상도가 훨씬 높고(예:1080×1920) 가로방향으로 더 넓으며 (영화의 종횡비인 4:3.5:3.1.85:1.2.4:1 등을 최대한 수용할 수 있도록 16:9로 결정됨) CD 수준의 음향이 다채널(최대 5.1채널)로 공급된다.High Definition Television (High Definition Television) is the next generation of digital television systems developed to allow you to feel the impression of a theater in your room. Compared to current analog TVs, the screen resolution is much higher (e.g. 1080 × 1920) and wider in the horizontal direction (4: 3.5: 3.1.85: 1.2.4: 1, etc.). CD-level sound is supplied in multiple channels (up to 5.1 channels).
이러한 디지털 TV의 첫 번째 장점은 무엇보다 선명한 화질과 음질이다. 이는 영상 및 음성 데이터를 전파에 실어 다시 화면에 띄우는 과정, 즉 변조나 복조에 이르는 모든 과정이 디지털 방식으로 진행되므로 잡신호가 끼어들 여지가 없기 때문이다. 또 이와 같은 디지털 방식의 내잡음성은 방송국 입장에서 볼 때 아날로그 방식에 비해 수백분의 일 정도의 송신전력만으로 방송서비스를 할 수 있다는 것을 의미한다. 그리고, 디지털 방송 및 TV의 두번째 장점은 다채널화다. 아날로그 방송방식에서는 6㎒ 대역폭에 한 개의 프로그램밖에 송출할 수 없으나 디지털 방송은 동일한 대역폭에 4개 정도의 프로그램을 내보낼 수 있다. 디지털 방송이 이처럼 많은 채널을 보장할 수 있는 것은 영상과 음성을 고밀도로 압축하고 복원시킬 수 있는 MPEG2 기술을 채택하고 있기 때문이다. 세 번째 장점은 한정수신(Conditional Access)과 스크램블 기능이다. 디지털 방송은 암호기술과 전파를 교란시키는 기술을 걸어 특정한 수신자나 지역에만 정보를 제공할 수 있어 유료방송이 가능하다. 이는 방송내용을 수신대상에 따라 차별화시켜 제공할 수 있음을 의미한다.The first advantage of this digital TV is its clear picture quality and sound quality. This is because there is no room for interference because video and audio data are put on the radio wave and displayed again, that is, all the processes such as modulation and demodulation are performed digitally. In addition, the noise resistance of the digital method means that the broadcasting service can be provided with only a few hundredth of transmission power as compared with the analog method from the broadcasting station. And second advantage of digital broadcasting and TV is multi-channelization. In the analog broadcasting method, only one program can be transmitted in a 6 MHz bandwidth, but digital broadcasting can send four programs in the same bandwidth. Digital broadcasting can guarantee this many channels because it adopts MPEG2 technology that compresses and restores video and audio with high density. The third advantage is conditional access and scramble. Digital broadcasting is a technology that disturbs the encryption and radio waves, so that the information can be provided only to a specific recipient or region, and pay broadcasting is possible. This means that the broadcast contents can be provided differently according to the receiving target.
이러한 디지털 TV는 미국, 유럽, 일본이 각각 나름대로 방송방식 및 규격을 마련하여 표준화를 추진하고 있다. 미국의 경우 전송 포맷은 미국의 제니스(Zenith)에서 제안한 잔류측파대(VSB) 방식을 채택하고 있고, 압축 포맷은 비디오 압축에는 엠펙(MPEG)을, 오디오 압축에는 돌비 AC-3을 채택하고 있으며, 디스플레이 포맷은 기존의 디스플레이 방법과 호환성을 갖도록 규정하고 있다.Such digital TVs are being standardized by the US, Europe, and Japan in their own broadcasting methods and standards. In the United States, the transmission format adopts the residual sideband (VSB) method proposed by Zenith in the United States, the compression format adopts MPEG (MPEG) for video compression, and Dolby AC-3 for audio compression. The display format is specified to be compatible with existing display methods.
그리고, 방송국과 같은 송신측에서는 각 레벨의 간격은 등간격으로, '0'을 기준으로 대칭해서 신호를 송출한다. 즉, 지상방송용 8 VSB의 경우 양수쪽에는 4개의 데이터 레벨이 존재하고 음수쪽에도 4개의 데이터 레벨이 존재하도록 할당을 하는데, 이때의 각 간격은 등간격이며, 양,음의 각 데이터 레벨의 절대값은 같도록 결정한다. 한편, 디지털 TV와 같은 수신측에서는 등화 및 에러정정(Error Correction Code ; ECC)에서의 양자화를 위해 미리 설정된 임의의 값을 각 레벨에 맞게 할당한다. 이때, 송신 파워, 수신 파워에 따라 송신단의 레벨은 수신단의 레벨보다 클 수도 작을 수도 있으므로 게인 조절이 필요하다. 또한, 송신측에서 송신된 신호가 채널을 거쳐 수신기에 입력되는 동안 신호의 크기는 여러 가지 과정을 거치면서 변하게 되므로 이 경우에도 게인 조절이 필요하다.On the transmitting side, such as a broadcasting station, the signals are transmitted symmetrically with respect to '0' at equal intervals. That is, in the case of terrestrial broadcasting 8 VSB, four data levels exist on the positive side and four data levels on the negative side, and each interval is an equal interval and the absolute value of each of the positive and negative data levels. Decide to be the same. On the other hand, a receiving side such as a digital TV allocates a predetermined value appropriate for each level for quantization in equalization and error correction code (ECC). In this case, gain control is necessary because the level of the transmitting end may be larger or smaller than the level of the receiving end according to the transmission power and the receiving power. In addition, since the magnitude of the signal is changed through various processes while the signal transmitted from the transmitter is input to the receiver through the channel, gain adjustment is necessary even in this case.
종래에는 이러한 자동 게인 조절(AGC ; Auto Gain Control)을 수평 동기 구간에서 수행하였다. 그러나, 이를 위해서는 동기 신호를 먼저 찾은 후 게인 조절을 해야 하므로 속도가 늦어지고 이로 인해 시스템의 성능이 열화되는 문제점이 있었다.In the related art, this automatic gain control (AGC) was performed in the horizontal synchronization section. However, in order to do this, it is necessary to find a sync signal first and then adjust the gain, which causes a problem of slowing down the speed of the system.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 데이터 세그먼트 단위로 데이터 구간에서 AGC를 수행하도록 하는 디지탈 TV의 AGC 제어 장치를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide an AGC control apparatus of a digital TV to perform AGC in a data section on a data segment basis.
본 발명의 다른 목적은 수직 동기 구간을 제외한 순수 데이터 구간에서만 AGC를 수행하도록 하는 디지탈 TV의 AGC 제어 장치를 제공함에 있다.Another object of the present invention is to provide an AGC control apparatus of a digital TV to perform AGC only in a pure data section except for a vertical synchronization section.
본 발명의 또다른 목적은 파워 온이나 채널 변환 등의 시스템 리셋시에는 게인을 높이는 쪽으로 AGC를 수행하도록 하는 디지탈 TV의 AGC 제어 장치를 제공함에 있다.Another object of the present invention is to provide an AGC control apparatus of a digital TV to perform AGC to increase gain when a system reset such as power-on or channel conversion.
본 발명의 또다른 목적은 입력되는 디지탈 데이터가 연속해서 소정 심볼동안 극한값을 가지면 게인을 낮추는 쪽으로 AGC를 수행하도록 하는 디지탈 TV의 AGC 제어 장치를 제공함에 있다.It is still another object of the present invention to provide an AGC control apparatus of a digital TV that performs AGC toward lowering the gain if the input digital data has an extreme value for a predetermined symbol continuously.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지탈 TV의 AGC 제어 장치는 입력되는 데이터에 대한 절대값의 평균값에서 미리 설정된 예상 평균값을 뺀 후 그 결과에 따라 AGC를 수행함을 특징으로 한다.The AGC control apparatus of the digital TV according to the present invention for achieving the above object is characterized in that the AGC is performed according to the result after subtracting a predetermined expected average value from the average value of the absolute value for the input data.
상기 AGC는 1 데이터 세그먼트 단위로 이루어짐을 특징으로 한다.The AGC is characterized in that the unit consists of one data segment.
상기 입력되는 데이터는 직류(DC) 성분이 제거된 디지털 데이터임을 특징으로 한다.The input data may be digital data from which a DC component is removed.
본 발명에 따른 AGC 제어 장치의 다른 특징은, 입력되는 데이터의 절대값에서 미리 설정된 예상 평균값을 뺀 후 1 데이터 세그먼트 단위로 적분을 수행하여 평균값을 구하는 적분부와, 상기 적분부의 적분값과 2개의 데이터 세그먼트 적분 구간전의 적분값을 비교하여 작은 쪽의 적분값을 출력하는 수직 동기 정보 제거부와, 상기 수직 동기 정보 제거부의 출력이 양수이면 입력신호의 게인을 키우고, 음수이면 입력 신호의 게인을 낮추는 AGC를 수행함을 특징으로 한다.Another feature of the AGC control apparatus according to the present invention is an integral part for calculating an average value by subtracting a predetermined expected average value from an absolute value of input data and performing integration in units of one data segment; The vertical sync information removing unit for comparing the integral value before the data segment integral section and outputting the smaller integral value, and if the output of the vertical sync information removing unit is positive, increase the gain of the input signal. Characterized by performing a lowering AGC.
상기 수직 동기 정보 제거부는 한 적분 구간에 한번씩만 동작을 하여 입력 데이터를 저장하는 제 1 기억부와, 한 적분 구간에 한번씩만 동작을 하여 제 1 기억부의 출력 데이터를 저장하는 제 2 기억부와, 상기 적분부의 적분 값과 상기 제 2 기억부에 저장된 적분값을 비교하여 두 적분 값 중 크기가 작은 적분 값을 선택 출력하는 선택부로 구성됨을 특징으로 한다.The vertical synchronization information removing unit includes a first storage unit for storing input data by operating only once in one integration section, a second storage unit for storing output data of the first storage unit by operating only once in an integration section; And a selector configured to compare the integral value of the integral part and the integral value stored in the second memory part to selectively output an integral value having a smaller size among the two integrated values.
상기 선택부는 제 1 절대값 연산부의 절대값이 제 2 절대값 연산부의 절대값보다 크다고 판별되면 상기 적분부에서 출력되는 적분 값을 선택 출력하고, 상기 비교기에서 제 1 절대값 연산부의 절대값이 제 2 절대값 연산부의 절대값보다 작다고 판별되면 상기 제 2 기억부에서 출력되는 적분 값을 선택 출력함을 특징으로 한다.The selector selects and outputs an integral value output from the integrator when the absolute value of the first absolute value calculator is greater than the absolute value of the second absolute value calculator, and the absolute value of the first absolute value calculator is determined by the comparator. 2, if it is determined that the absolute value is smaller than the absolute value, the integral value output from the second storage unit is selectively output.
본 발명에 따른 AGC 제어 장치의 또다른 특징은, 시스템 리셋시에는 입력되는 데이터에 관계없이 무조건 게인을 크게 하는 쪽으로 AGC를 수행함을 특징으로 한다.Another feature of the AGC control device according to the present invention is characterized in that the AGC is performed to increase the gain unconditionally regardless of the data input upon system reset.
본 발명에 따른 AGC 제어 장치의 또다른 특징은, 수신된 데이터의 복조시 피드백되는 게인 조절 신호에 따라 게인을 조절하는 복조기와, 상기 복조기의 출력 데이터를 디지털화 하는 A/D 변환부와, 상기 A/D 변환부에서 출력되는 디지털 데이터가 상한치 또는 하한치를 연속적으로 소정 심볼을 가지면 무조건 게인을 낮추는 쪽으로 게인 조절 신호를 발생시켜 상기 복조기로 피드백시키는데, 상기 A/D 변환부의 출력 데이터의 상한치 또는 하한치가 A/D 범위 안에 들어올 때까지 계속 수행하는 제어부를 포함하여 구성됨을 특징으로 한다.Another feature of the AGC control apparatus according to the present invention, a demodulator for adjusting the gain according to the gain control signal fed back during the demodulation of the received data, an A / D converter for digitizing the output data of the demodulator, and the A If the digital data output from the / D converter has a predetermined upper limit or lower limit continuously, a gain control signal is generated to lower the gain unconditionally and fed back to the demodulator. It is characterized in that it comprises a control unit that continues to perform until it falls within the A / D range.
도 1은 본 발명에 따른 AGC 제어 장치가 포함된 디지털 TV 수신기의 구성 블록도1 is a block diagram of a digital TV receiver including an AGC control device according to the present invention
도 2는 본 발명의 제 1 실시예에 따른 AGC 제어 장치의 구성 블록도2 is a block diagram of an AGC control device according to a first embodiment of the present invention;
도 3은 도 2의 적분부의 상세 블록도3 is a detailed block diagram of the integrator of FIG. 2;
도 4a 내지 도 4c는 송신측의 게인과 수신측의 게인이 같은 경우의 각 블록의 동작 과정을 나타낸 예시도4A to 4C are exemplary diagrams showing the operation of each block when the gain on the transmitting side and the gain on the receiving side are the same.
도 4d 내지 도 4f는 송신측의 게인이 수신측의 게인보다 작은 경우의 각 블록의 동작 과정을 나타낸 예시도4D to 4F are exemplary views showing the operation of each block when the gain of the transmitting side is smaller than the gain of the receiving side.
도 5는 본 발명의 제 2 실시예에 따른 AGC 제어 장치의 구성 블록도5 is a block diagram of an AGC control device according to a second embodiment of the present invention;
도 6a 내지 도 6c는 리셋 신호가 수직 동기 신호와 일치하지 않는 경우의 동작을 설명하기 위한 예시도6A to 6C are exemplary diagrams for describing an operation when the reset signal does not match the vertical synchronization signal.
도 7은 본 발명의 제 3 실시예에 따른 AGC 제어 장치의 구성 블록도7 is a block diagram of an AGC control device according to a third embodiment of the present invention;
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
11 : 안테나 12 : 튜너11: antenna 12: tuner
13 : FPLL부 14 : A/D 변환부13 FPLL section 14 A / D conversion section
15 : 입력 제어부 16 : DC 제거부15: input control unit 16: DC removal unit
17 : 극성 보정부 18 : AGC 제어부17: polarity correction unit 18: AGC control unit
21 : 절대값 연산부 22 : 감산기21: absolute value calculator 22: subtractor
23 : 적분부 24 : PWM부23: integral part 24: PWM unit
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 AGC 제어 장치를 포함한 디지털 TV 수신기의 구성 블록도로서, 안테나(11)를 통해 수신되는 신호를 튜닝하여 원하는 채널의 주파수를 선택한 후 중간 주파(IF) 신호로 변환하는 튜너(12), 상기 튜너(12)에서 출력되는 IF 신호를 베이스 밴드의 I, Q 신호로 복조하여 주파수와 위상을 록킹하고 피드백되는 게인 조절 신호(GainUp, GainDn)에 따라 게인을 업 또는 다운 방향으로 조절한 후 게인 조절 능력의 한계에 도달하면 다시 튜너(12)로 게인 제어 신호를 출력하는 FPLL부(13), 상기 FPLL부(13)에서 복조된 아날로그 데이터를 10비트의 디지털 데이터로 변환하는 아날로그/디지탈(Analog/Digital ; A/D) 변환부(14), 상기 A/D 변환부(14)의 출력 데이터가 게이트 지연등에 의해 타이밍 차이가 나는 경우 10비트 단위로 타이밍을 맞추어 주는 입력 제어부(15), 상기 입력 제어부(15)의 데이터로부터 송신시 삽입된 DC 성분을 제거하는 DC 제거부(16), 상기 DC 제거부(16)에서 DC 성분이 제거된 데이터의 극성을 판별하여 반전되어 있는 경우 이를 보정하는 극성 보정부(17), 및 상기 A/D 변환부(14) 또는 DC 제거부(16)의 출력 데이터로부터 게인 정보를 추출하여 게인 조절 신호(GainUp 또는, GainDn)를 상기 FPLL부(13)로 피드백하는 AGC 제어부(18)로 구성된다.1 is a block diagram of a digital TV receiver including an AGC control device according to the present invention, which tunes a signal received through an
여기서, 상기 입력 제어부(15), DC 제거부(16), 극성 보정부(17), 및 AGC 제어부(18)는 동기 복원을 위한 회로를 IC화할 때 함께 집적시킬 수 있다.In this case, the
이와같이 구성된 본 발명에서 VSB 변조된 고주파(RF) 신호가 안테나(11)를 통해 수신되면 튜너(12)는 튜닝에 의해 원하는 채널의 주파수를 선택한 후 중간 주파(IF) 신호로 변환하고, FPLL부(13)는 상기 튜너(12)에서 출력되는 IF 신호를 베이스 밴드의 I, Q 신호로 복조하여 주파수와 위상을 록킹한다. 즉, 상기 FPLL부(13)는 주파수 트랙킹 루프와 PLL을 일체화한 회로로서, 먼저 주파수의 동기를 이루고 주파수의 동기가 이루어지면 위상의 동기를 이룬다. 그리고, AGC 제어부(18)로부터 피드백되는 게인 조절 신호(GainUp, GainDn)에 따라 게인을 올리거나 내린다.In the present invention configured as described above, when a VSB modulated high frequency (RF) signal is received through the
한편, A/D 변환부(14)는 상기 FPLL부(13)에서 복조된 베이스 밴드의 아날로그 데이터를 10비트의 디지털 데이터로 변환하여 입력 제어부(15)와 AGC 제어부(18)로 출력한다. 상기 입력 제어부(15)는 디지털로 변환된 데이터가 게이트 지연등에 의해 타이밍 차이가 발생할 수 있으므로 10비트당 신호 타이밍을 맞추어 DC 제거부(16)로 출력하고, DC 제거부(16)는 캐리어 복구를 위해 송신측에서 삽입한 DC 성분을 제거한 후 극성 보정부(17)와 AGC 제어부(18)로 출력한다.Meanwhile, the A /
이때, 상기 FPLL부(13)의 알고리즘 특성상 데이터 복조시 신호의 위상이 0도인 위치에서 동기가 이루어질 수도 있고, 180도인 위치에서도 동기가 이루어질 수 있다. 만약 동기가 0도인 위치에서 이루어진다면 문제가 없지만 180도인 위치에서 이루어진 경우에는 신호의 극성이 바뀌어 수신기가 정상적으로 동작을 할 수 없다. 따라서, 상기 극성 보정부(17)는 DC가 제거된 데이터의 극성을 판별하여 데이터의 극성이 반전되어 있는 경우 올바른 극성으로 보정한 후 동기 복원을 위해 출력한다.In this case, synchronization may be performed at a position where the phase of the signal is 0 degrees when demodulating data due to the algorithm characteristic of the
상기 AGC 제어부(18)는 DC 제거부(16)에서 DC 성분이 제거된 데이터 또는 A/D 변환부(14)의 출력 데이터를 입력받아 현재 입력되는 신호의 크기(Gain)를 판단한 후 입력 신호의 게인을 크게 하기 위한 게인 조절 신호(GainUp), 또는 작게 하기 위한 게인 조절 신호(GainDn)를 상기 FPLL부(13)의 게인 조절부(도시되지 않음.)로 피드백한다. 만약 상기 FPLL부(13)의 게인 조절 능력의 한계에 도달하였는데도 A/D 변환부(14)의 출력 신호가 원하는 크기가 아니면 상기 FPLL부(13)에서 다시 튜너(12)의 게인 조절부(도시되지 않음)를 제어하는 신호를 발생시켜 튜너(12)의 게인을 조절한다.The
제 1 실시예First embodiment
도 2는 상기 AGC 제어부(18)의 제 1 실시예를 나타낸 상세 블록도로서, DC 제거부(16)에서 출력되는 디지털 데이터의 절대값을 구하는 절대값 연산부(21), 상기 절대값 연산부(21)에서 출력되는 절대값에서 미리 설정된 예상 평균값(mean)을 빼는 감산기(22), 상기 감산기(22)의 감산 결과에 1 데이터 세그먼트 주기로 적분을 수행하여 새로운 평균을 구하는 적분부(23), 및 상기 적분부(23)에서 구한 평균값이 음수이면 입력신호의 게인을 키우는 신호(GainUp)를, 양수이면 입력 신호의 게인을 낮추는 신호(GainDn)를 상기 FPLL부(13)로 피드백하는 펄스폭 변조(Pulse Width Modulation ; PWM)부(24)로 구성된다.FIG. 2 is a detailed block diagram showing the first embodiment of the
이와같이 구성된 본 발명의 제 1 실시예에 의하면, 상기 DC 제거부(16)에서 DC 성분이 제거된 디지털 데이터의 예상 평균은 '0'이다. 이는 입력 신호가 평균이 '0'인 랜덤성을 가지기 때문에 입력되는 데이터를 소정 시간동안 누적시키면서 계속 더하는 적분을 수행하게 되면 데이터의 평균값은 거의 0에 가깝게 된다. 그리고, 일반적으로 송신부에서 생성하는 디지털 신호의 데이터들도 평균은 '0'이고 이 평균을 기준으로 해서 대칭이 되게 구성을 한다. 예를들어, 8 VSB일 경우에 데이터 레벨은 -7,-5,-3,-1,1,3,5,7을 가지도록 결정할 수 있는데 양수쪽의 데이터 레벨과 음수쪽의 데이터 레벨의 절대값은 1,3,5,7이다. 따라서, 송신측의 데이터 평균도 0이고 수신측의 데이터 평균도 0이므로 데이터 평균을 비교해서는 송신측의 신호 레벨이 큰지 수신측의 신호 레벨이 큰지를 알 수 없다.According to the first embodiment of the present invention configured as described above, the expected average of the digital data from which the DC component is removed in the
이때, 수신기에서 입력되는 데이터가 원하는 크기를 가진다면 이들 데이터에 대해 절대값을 취하면 그 절대값에 대한 새로운 평균이 생긴다. 이 새로운 절대값의 평균을 항상 일정하게 유지시키기 위한 것이 본 발명의 제 1 실시예이다.At this time, if the data input from the receiver has a desired size, taking an absolute value for these data results in a new average of the absolute value. It is a first embodiment of the present invention to always keep the average of this new absolute value constant.
즉, 상기 절대값 연산부(21)는 DC 제거부(16)로부터 DC 성분이 제거되어 출력되는 데이터의 절대값을 구하여 감산기(22)로 출력한다. 상기 감산기(22)는 상기 절대값에서 미리 설정된 예상 평균값(mean)을 빼 예상 평균을 제거한 후 적분부(23)로 출력한다. 상기 예상 평균값(mean)은 송신측과 수신측의 신호 레벨이 같다고 가정하였을 때의 절대 값 즉, 0 이상의 데이타 값에 대한 평균값으로서, 항상 일정하다. 그러므로, 입력 신호의 크기가 정확하다면 즉, 송신측의 신호 레벨과 수신측의 신호 레벨이 같다면 상기 감산기(22)의 출력의 평균은 '0'이 된다. 이때에는 게인 조절을 할 필요가 없다.That is, the
여기서, 상기 감산기(22)의 출력은 평균값이 아니고 순시 값이므로 평균값을 구하여야 하는데, 적분부(23)에서 이들 순시 값에 대한 평균값을 구한다.Here, since the output of the
상기 적분부(23)는 도 3에 도시된 바와 같이 일종의 누산기로서, 상기 감산기(22)의 출력과 이전에 저장된 누적 값을 계속해서 더하는 가산기(31), 상기 가산기(31)의 출력 비트가 정해진 비트의 한계를 넘어서면 이를 제한하여 오버플로우(Overflow) 또는 언더플로우(Underflow)를 방지하는 리미터(32), 및 상기 리미터(32)의 출력을 저장한 후 PWM부(24)로 출력함과 동시에 상기 가산기(31)로 피드백시키는 플립플롭(33)으로 구성되는데, 상기 플립플롭(33)은 1 데이터 세그먼트 주기로 발생되는 리셋 신호(reset)에 의해 리셋된다. 여기서, 상기 리셋 신호(reset)는 832 카운터를 이용하여 카운트 값이 832가 될 때마다 출력하도록 구성할 수 있다. 따라서, 상기 적분부(23)는 1 데이터 세그먼트(832 심볼)를 주기로 적분을 하여 상기 PWM부(24)로 출력하게 되는데, 송신측의 신호 레벨과 수신측의 신호 레벨이 같은 경우에는 적분이 끝난 후 적분된 값의 예상 값은 '0'이 된다. 그러나, 송신측과 수신측의 신호 레벨이 상기된 이유들에 의해 같지 않을 수도 있다.The
이때, 상기 적분부(23)에서 출력되는 평균 값이 양수이면 입력 데이터들의 게인이 원하는 것보다 크다는 것을 의미하므로 상기 PWM부(24)는 게인을 낮추는 신호(GainDn)를 상기 FPLL부(13)로 피드백하고, 음수이면 입력 데이터들의 게인이 원하는 것보다 작다는 것을 의미하므로 상기 PWM부(24)는 게인을 높이는 신호(GainUp)를 상기 FPLL부(13)로 피드백한다.At this time, if the average value output from the
도 4의 (a),(b),(c)는 입력 데이터들의 게인이 예상치와 같은 경우로서, (a)는 절대값 연산부(21)로 입력되는 데이터의 신호 레벨이고, (b)는 절대값 연산부(21)에서 도 4의 (a)의 데이터에 절대값을 취했을 때의 신호 레벨이며, (c)는 감산기(22)가 상기 절대값으로부터 미리 설정된 예상 평균값(mean)을 제거하였을 때의 신호 레벨이다. 이때에는 적분부(23)에서 출력되는 평균 값은 '0'이므로 상기 PWM부(24)는 아무런 역할도 하지 않는다.(A), (b) and (c) of FIG. 4 are cases where the gain of the input data is equal to the expected value, (a) is a signal level of data input to the
도 4의 (d),(e),(f)는 입력 데이터들의 게인이 예상치보다 작은 경우로서, (d)는 절대값 연산부(21)로 입력되는 데이터의 신호 레벨이고, (e)는 절대값 연산부(21)에서 도 4의 (d)의 데이터에 절대값을 취했을 때의 신호 레벨이며, (f)는 상기 감산기(22)가 예상 평균값(mean)을 상기 절대값으로부터 제거하였을 때의 신호 레벨이다. 이때에는 상기 적분부(23)에서 출력되는 평균 값이 음수이므로 상기 PWM부(24)는 게인을 높이는 신호(GainUp)를 상기 FPLL부(13)로 피드백함에 의해 AGC를 제어한다.(D), (e) and (f) of FIG. 4 are cases where the gain of the input data is smaller than expected, (d) is the signal level of the data input to the
예를들어, 상기 PWM부(24)는 상기 적분부(23)의 출력이 -3이면 3 클럭동안 게인 업 신호(GainUp)를 상기 FPLL부(13)로 피드백시키고, -5이면 5 클럭동안 게인 업 신호(GainUp)를 상기 FPLL부(13)로 피드백시킨다. 즉, 적분부(23)에서 출력되는 평균 값에 따라 펄스폭이 달라지고, 이 펄스폭에 의해 게인 조절량이 결정된다. 이는 상기 PWM부(24)에서 직접 조절할 게인 값을 정하지는 않으나, 얼마동안 즉, 몇 클럭동안 연속하여 게인 업 신호(GainUp)를 상기 FPLL부(13)로 피드백시키는냐에 따라 게인 조절량이 결정된다.For example, the
그리고, 상기 적분부(23)의 출력이 양수일 경우에도 마찬가지이다. 즉, 상기 PWM부(24)는 상기 적분부(23)의 출력이 +3이면 3 클럭 동안 게인 다운 신호(GainDn)를 상기 FPLL부(13)로 피드백시키고, +5이면 5 클럭 동안 게인 다운 신호(GainDn)를 상기 FPLL부(13)로 피드백시켜 AGC를 수행한다.The same applies to the case where the output of the integrating
제 2 실시예Second embodiment
한편, 수신되는 데이타에는 약속에 의해 832 심볼(=1 데이터 세그먼트)마다 4 심볼의 데이타 세그먼트 동기 신호가 삽입되어 있고, 313 데이터 세그먼트 위치에서는 수직 동기(=필드 동기) 신호가 삽입되어 있는데, 수직 동기 신호는 긴 시간동안 일정한 두 개의 레벨만을 가진다.On the other hand, the received data is inserted with a data segment synchronization signal of 4 symbols for every 832 symbols (= 1 data segment), and a vertical synchronization (= field synchronization) signal is inserted at 313 data segment positions. The signal has only two levels that are constant for a long time.
따라서, 송신측의 신호 레벨과 수신측의 신호 레벨이 같은 경우에도 적분부(23)에서 수직 동기 구간을 적분하게 되면 평균 값은 0보다 크게된다. 이는 송신측과 수신측의 게인이 정확히 맞아 실제로는 게인 조절을 하지 않아야 됨에도 불구하고, 상기 PWM부(24)는 항상 게인을 낮추라는 게인 다운 신호(GainDn)를 출력하게 된다. 이와 같이 게인 조절을 하지 않아야 되는데 하게 되면 ECC에서 에러가 발생할 수 있다.Therefore, even when the signal level on the transmitting side and the signal level on the receiving side are the same, if the integrating
또한, 수직 동기 구간에 대한 정보가 없는 상태에서 동작을 수행하므로, 그리고 리셋 신호가 수평 동기 신호와 똑같다는 보장이 없어 정확히 수직 동기 신호와 일치하지 않을 수도 있으므로, 상기 적분부(23)의 동작 구간 중 두 개의 구간에 걸쳐 수직 동기 구간이 존재할 수도 있다.In addition, since the operation is performed in the absence of information on the vertical synchronization section, and there is no guarantee that the reset signal is the same as the horizontal synchronization signal, it may not exactly match the vertical synchronization signal. There may be a vertical synchronization section over two of the sections.
따라서, 본 발명의 제 2 실시예는 도 5에 도시된 바와 같이, 수직 동기 구간에서 얻어진 정보는 게인 조절에 사용하지 않도록 하는데 있다.Therefore, according to the second embodiment of the present invention, the information obtained in the vertical synchronization section is not used for gain adjustment as shown in FIG.
도 5를 보면, 수직 동기 신호에 대한 영향을 없애기 위한 수직 동기 정보 제거부(57)가 적분부(55)와 PWM부(58) 사이에 구성되며, 상기 수직 동기 정보 제거부(57)를 제외한 나머지 블록의 구성 및 동작은 상기된 도 2와 동일하므로 상세한 설명을 생략한다. 여기서, 미언급된 플립플롭(52,54,56)은 타이밍 정렬을 위해 사용된다.5, a vertical synchronization
상기 수직 동기 정보 제거부(57)는 한 적분 구간에 한번씩만 동작을 하여 입력 데이터를 저장하는 직렬 연결의 제 1, 제 2 기억부(57-1,57-2), 상기 제 2 기억부(57-2)에서 출력되는 두 개의 적분 구간 전의 적분 값에 절대치를 취하는 제 1 절대값 연산부(57-3), 상기 적분부(55)에서 출력되는 현재 적분 구간의 적분 값에 절대치를 취하는 제 2 절대 값 연산부(57-4), 상기 제 1, 제 2 절대값 연산부(57-3,57-4)에서 출력되는 각 절대 값의 크기를 비교하는 비교기(57-5), 상기 비교기(57-5)의 출력에 따라 상기 적분부(55) 또는 제 2 기억부(57-2)의 적분 값을 선택 출력하는 멀티플렉서(57-6), 및 상기 멀티플렉서(57-6)의 출력 타이밍을 정렬하여 상기 PWM부(58)로 출력하는 플립플롭(57-7)으로 구성된다.The vertical synchronization
이와같이 구성된 본 발명의 제 2 실시예는 송신측과 수신측의 게인이 맞았을 경우의 데이터들의 예상 평균보다 수직 동기 구간의 예상 평균이 큰 경우를 실시예로 설명한다.The second embodiment of the present invention configured as described above describes an example in which the expected average of the vertical synchronization interval is larger than the expected average of the data when the gains of the transmitter and the receiver are correct.
즉, 상기 적분부(55)에서 출력되는 현재의 평균 값이 이전의 평균 값보다 큰 경우는 현재의 평균 값을 사용하지 않고 이전의 평균 값을 사용하여 AGC를 수행함으로써, 수직 동기 구간에 발생된 정보는 AGC에 이용하지 않으므로 수직 동기 구간에서의 영향을 배제시킨다. 그리고, 수직 동기 구간이 두 개의 적분 구간에 걸쳐 있는 경우를 위하여 비교는 두 개의 적분 구간 전에 적분된 값의 절대값과 현재 적분 구간에서 적분된 값의 절대값을 비교한다.That is, when the current average value output from the integrating
이때, 두 개의 적분 구간 전의 적분값과 현재의 적분값을 비교하기 위해서는 두 개의 적분 구간전의 값을 기억하고 있어야 하는데, 이 역할을 하는 것이 플립플롭으로 구성된 제 1, 제 2 기억부(57-1,57-2)이다. 상기 제 1, 제 2 기억부(57-1,57-2)는 한 적분 구간(= 832 심볼 = 1 데이터 세그먼트)에 한번씩만 동작을 한다.In this case, in order to compare the integral value before the two integration periods with the current integral value, the value before the two integration periods should be stored. The role of the first and second storage units 57-1 including flip-flops is to play this role. 57-2). The first and second storage units 57-1 and 57-2 operate only once in one integration section (= 832 symbols = 1 data segment).
그리고, 상기 제 2 기억부(57-2)의 출력과 적분부(55)의 출력에 대해 제 1, 제 2 절대값 연산부(57-3,57-4)에서 각각 절대치를 취하는 것은 극성이 보정되기 전이므로 극성이 반전되어 입력되는 경우 데이터 구간의 게인이 틀려지는 것을 방지하기 위해서이다.The polarities of the first and second absolute value calculators 57-3 and 57-4 are corrected for the output of the second storage unit 57-2 and the output of the
이때, 상기 비교기(57-5)는 상기 제 1, 제 2 절대값 연산부(57-3,57-4)의 각 절대값의 크기를 비교하여 멀티플렉서(57-6)에 선택 신호로 출력한다. 상기 멀티플렉서(57-6)는 상기 비교기(57-5)에 의해 제 1 절대값 연산부(57-3)의 출력이 크다고 판별되면 즉, 현재의 평균값보다 두 적분 구간전의 평균값이 크다고 판별되면 상기 적분부(55)에서 출력되는 현재의 평균값을 선택 출력하고, 제 2 절대값 연산부(57-4)의 출력이 크다고 판별되면 즉, 현재의 평균값보다 두 적분 구간전의 평균값이 작다고 판별되면 현재 적분된 평균값이 수직 동기 구간에서 적분된 평균값이므로 상기 제 2 기억부(57-2)에서 출력되는 두 적분 구간 전의 평균값을 선택 출력한다. 플립플롭(57-7)은 상기 멀티플렉서(57-6)의 출력 데이터의 타이밍을 정렬을 한 후 PWM부(58)로 출력한다. 즉, 현재 데이터 세그먼트의 평균값과 이전 이전의 데이터 세그먼트의 평균값을 비교하여 작은 쪽의 평균값을 멀티플렉서(57-6)와 플립플롭(57-7)을 통해 상기 PWM부(58)로 출력한다.At this time, the comparator 57-5 compares the magnitudes of the absolute values of the first and second absolute value calculators 57-3 and 57-4 and outputs them to the multiplexer 57-6 as a selection signal. When the multiplexer 57-6 determines that the output of the first absolute value calculating unit 57-3 is large by the comparator 57-5, that is, when it is determined that the average value before two integration sections is larger than the current average value, the multiplexer 57-6 performs the integration. If it is determined that the current average value output from the
상기 PWM부(58)는 상기된 도 2에서와 마찬가지로, 멀티플렉서(57-6)와 플립플립(57-7)을 통해 입력되는 평균값이 양수이면 게인 다운 신호(GainDn)를 양수의 크기에 해당하는 심볼 수 만큼 '1'로 만들어 상기 FPLL부(13)로 피드백시킨다. 그리고, 음수이면 게인 업 신호(GainUp)를 음수의 크기에 해당하는 심볼 수 만큼 '1'로 만들어 상기 FPLL부(13)로 피드백시킨다.As in FIG. 2, the
이와같이 수직 동기 구간에는 수직 동기 구간의 평균값이 아닌 이전 데이터 구간의 평균값이 출력되므로 수직 동기 구간의 정보는 게인 조절에 이용되지 않는다. 따라서, 이로 인해 ECC시 발생했던 오동작을 방지할 수 있다.In this way, since the average value of the previous data section is output instead of the average value of the vertical sync section, the information of the vertical sync section is not used to adjust the gain. Therefore, it is possible to prevent the malfunction that occurred during ECC.
도 6은 송신측과 수신측의 데이터 구간의 게인이 같아 평균값이 0이고, 수직 동기 구간의 평균 값은 이보다 높은 100이라고 가정하였을 때, 리셋 신호가 데이터 세그먼트의 중간 위치에서 잘못 발생된 경우의 예를 도시하고 있다. 즉, 도 6a는 데이터 구간과 수직 동기 구간을 구별하기 위한 신호 레벨이고, 도 6b는 리셋 신호가 수직 동기 신호와 일치하는 경우이며, 도 6c는 리셋 신호가 데이터 세그먼트의 중간 위치에서 발생된 경우를 보이고 있다. 이때의, a 구간의 평균 값은 0, b 구간의 평균 값은 50, c 구간의 평균 값은 50, d 구간의 평균값은 0이 된다. 이 경우의 수직 동기 정보 제거부(57)의 동작을 다음의 표 1에 나타내었다. 여기서, 상기 a 내지 d 구간의 값은 하나의 가정으로서 고정되는 값은 아니며, 리셋 신호의 발생 위치에 따라 그리고, 데이터 구간의 평균값에 따라 달라진다. 그리고, 상기 제 1, 제 2 기억부(57-1,57-2)의 입력과 출력은 1 클럭(= 1 데이터 세그먼트) 만큼 차이가 난다.FIG. 6 shows an example in which a reset signal is incorrectly generated at an intermediate position of a data segment, assuming that an average value of 0 is equal to a gain of a data section of a transmitting side and a receiving side, and an average value of 100 in a vertical sync interval is higher than this. It is shown. That is, FIG. 6A is a signal level for distinguishing the data section from the vertical sync section, FIG. 6B is a case where the reset signal coincides with the vertical sync signal, and FIG. 6C is a case where the reset signal is generated at an intermediate position of the data segment. It is showing. At this time, the average value of section a is 0, the average value of section b is 50, the average value of section c is 50, and the average value of section d is 0. The operation of the vertical synchronization
이와 같이, 수직 동기 구간에서는 항상 '0'이 출력되므로 상기 PWM부(58)가 아무런 동작을 하지 않게되고, 결국 상기 적분부(55)의 동작 구간 중 두 개의 구간에 걸쳐 수직 동기 구간이 존재하더라도 이 두 구간에서 발생된 정보는 상기 FPLL부(13)로 피드백되지 않으므로 상기 두 구간에서는 게인 조절이 이루어지지 않는다.As described above, since zero is always output in the vertical synchronizing section, the
그리고, 리셋 신호가 수직 동기 신호와 일치하는 경우에도 마찬가지로 수직 동기 구간에 수직 동기 구간의 평균값이 아닌 이전 데이터 구간의 평균값이 출력되므로 역시 게인 조절이 이루어지지 않는다.Also, even when the reset signal coincides with the vertical synchronization signal, the gain is not adjusted because the average value of the previous data section is output in the vertical sync section instead of the average value of the vertical sync section.
제 3 실시예Third embodiment
한편, AGC에는 2가지 모드가 있다. 하나는 비동기(Noncoherent) AGC 모드이고, 다른 하나는 동기(Coherent) AGC 모드이다.On the other hand, there are two modes in AGC. One is a noncoherent AGC mode and the other is a coherent AGC mode.
상기 동기 AGC 모드는 지금까지 설명했던 방법으로서, 수신되는 데이터를 보고 자동으로 게인을 업 또는 다운 방향으로 조절하는 방법이다.The synchronous AGC mode described above is a method of automatically adjusting the gain in the up or down direction based on the received data.
상기 비동기 AGC 모드는 파워를 켰을 때나 채널 변환시에 무조건적으로 수행하는 방법으로서, 도 7에 도시되어 있다.The asynchronous AGC mode is a method of unconditionally performing at power-on or channel conversion, and is illustrated in FIG. 7.
도 7을 보면, 비동기 AGC 모드를 수행하기 위한 최대값 검출부(78)가 PWM부(77)의 출력단에 연결되며, 상기 최대값 검출부(78)를 제외한 나머지는 동기 AGC 모드를 수행하기 위한 구성 블럭도로서, 도 2와 동일하므로 상세한 설명을 생략한다. 여기서, 미언급된 플립플롭(72,74,76)은 타이밍 정렬을 위해 사용된다.Referring to FIG. 7, a
상기 최대값 검출부(78)는 A/D 변환부(14)의 출력과 시스템 클럭을 입력받아 동작한다.The
상기 최대값 검출부(78)는 무조건 게인을 높이는 쪽으로 동작하는 경우와 무조건 게인을 낮추는 쪽으로 동작하는 두 가지 경우가 있다.There are two cases in which the
즉, 파워를 온 시켜 시스템 리셋 신호가 걸리거나 채널 변환등에 의해 리셋 신호가 리셋의 상태를 나타내면 최대값 검출부(78)는 무조건 게인을 크게 하는 쪽으로 게인 조절 신호(GainUp)를 상기 FPLL부(13)로 피드백시켜, 처음 시작시에는 게인의 가장 큰 상태에서 시작하게 한다. 즉, 게인이 작으면 A/D 변환시 부호 판별등이 어려워져 A/D 변환을 제대로 수행할 수 없게 되기 때문이다. 이때, 상기 PWM부(77)는 동작하지 않는다. 그리고나서, 상기 제 1 실시예와 제 2 실시예에서 설명된 동기 AGC 모드를 수행한다.That is, when the power is turned on and the system reset signal is applied or the reset signal indicates the reset state due to channel conversion or the like, the maximum
한편, A/D 변환부(14)에서 출력되는 디지털 데이타가 10비트의 상한치 또는 하한치를 연속적으로 소정 심볼(예컨대, 2 내지 8 심볼)을 가지면 상기 PWM부(77)의 출력 신호(Up,Dn)가 어떤 값을 가지든지 게인을 낮추는 쪽으로 제어 신호(GainDn)를 발생시켜 상기 FPLL부(13)로 피드백시킨다. 이와 같은 과정을 A/D 변환부(14)의 출력 데이터의 상한치 또는 하한치가 A/D 범위안에 들어올 때까지 계속 수행하여 A/D 변환부(14)의 출력 데이타의 ± 피크치를 극한 값보다 작게 해준다. 이는 원래의 신호가 A/D 변환시 리미트되면 정보를 잃어버리므로 이후에 등화등을 수행할 때 제대로 동작이 안되기 때문이다.On the other hand, when the digital data output from the A /
이상에서와 같이 본 발명에 따른 디지털 TV의 AGC 제어 장치에 의하면, 입력되는 데이터에 절대값을 취하여 새로운 평균을 구한 후 그 평균 값에서 예상 평균 값을 뺀 결과에 따라 게인 업 또는 게인 다운 신호를 FPLL부로 피드백하여 AGC를 수행함으로써, 동기 신호에 상관없이 1 데이터 세그먼트 단위로 데이터 구간에서 AGC가 수행되므로 속도가 빨라지고 정밀도가 높아진다.As described above, according to the AGC control apparatus of the digital TV according to the present invention, the gain-up or gain-down signal is FPLL according to a result obtained by taking an absolute value of the input data, obtaining a new average, and subtracting the expected average value from the average value. By performing AGC with negative feedback, the AGC is performed in the data interval in units of one data segment regardless of the synchronization signal, so that the speed is high and the precision is high.
또한, 이전 적분 구간에서 적분된 값의 절대값과 현재 적분 구간에서 적분된 값의 절대값을 비교하여 현재의 절대값이 이전의 절대값보다 큰 경우 이전 적분 구간의 평균값에 따라 게인 업 또는 게인 다운 신호를 FPLL부로 피드백하여 AGC를 수행함으로써, 수직 동기 구간에서 발생된 정보는 AGC에 이용하지 않으므로 이로 인해 ECC에서 발생하던 에러를 방지할 수 있다. 특히, 2개의 적분 구간전의 평균값과 현재 적분 구간의 평균값을 비교하여 작은 쪽의 평균값에 따라 게인 업 또는 게인 다운 신호를 FPLL부로 피드백하여 AGC를 수행함으로써, 수직 동기 신호와 리셋 신호의 불일치로 인해 적분부의 동작 구간 중 두 개의 구간에 걸쳐 수직 동기 구간이 존재하더라도 이 두 개의 구간에서 발생된 정보는 AGC에 이용되지 않는다.In addition, the absolute value of the value integrated in the previous integral section is compared with the absolute value of the value integrated in the current integral section, and if the current absolute value is greater than the previous absolute value, the gain up or the gain down depending on the average value of the previous integral section. By performing the AGC by feeding back the signal to the FPLL unit, information generated in the vertical synchronization period is not used for the AGC, thereby preventing an error occurring in the ECC. In particular, by comparing the average value before the two integration sections with the average value of the current integration section, the AGC is performed by feeding back the gain up or gain down signal to the FPLL according to the smaller average value to perform the AGC. Even if a vertical synchronization section exists over two sections of a negative operation section, information generated in these two sections is not used for AGC.
그리고, 파워 온이나 채널 변환 등의 시스템 리셋시에는 무조건 게인을 높이는 쪽으로 AGC를 수행하도록 함으로써, A/D 변환을 정확히 수행할 수 있다. 또한, 입력되는 디지탈 데이터가 연속해서 소정 심볼동안 극한값을 가지면 A/D 변환된 값중 제일 큰 값이 A/D 범위 안에 들어올 때까지 무조건 게인을 낮추어 AGC를 수행하도록 함으로써, 등화를 정확히 수행할 수 있다.In addition, A / D conversion can be accurately performed by performing AGC to increase gain unconditionally at the time of system reset such as power-on or channel conversion. In addition, if the input digital data has an extreme value for a predetermined symbol continuously, equalization can be accurately performed by lowering the gain unconditionally until the largest value among the A / D converted values falls within the A / D range. .
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970063012A KR100252954B1 (en) | 1997-11-26 | 1997-11-26 | Apparatus for controlling agc of digital TV |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970063012A KR100252954B1 (en) | 1997-11-26 | 1997-11-26 | Apparatus for controlling agc of digital TV |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990042248A KR19990042248A (en) | 1999-06-15 |
KR100252954B1 true KR100252954B1 (en) | 2000-04-15 |
Family
ID=19525638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970063012A KR100252954B1 (en) | 1997-11-26 | 1997-11-26 | Apparatus for controlling agc of digital TV |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100252954B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6686972B1 (en) * | 2000-03-01 | 2004-02-03 | Zenith Electronics Corporation | VSB reset to minimize data loss |
KR100406349B1 (en) * | 2001-07-23 | 2003-11-19 | 삼성전기주식회사 | Digital groundwave receiving module with improved function of removal of adjacent channel beat |
KR100941791B1 (en) * | 2002-11-14 | 2010-02-10 | 엘지전자 주식회사 | Automatic Gain Adjustment In Analoge/Digital Video Converter |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950030650A (en) * | 1994-04-12 | 1995-11-24 | 이헌조 | Automatic Gain Control of HTV Receiver |
KR970014304A (en) * | 1995-08-30 | 1997-03-29 | 김광호 | Data segment sync detection circuit and method |
-
1997
- 1997-11-26 KR KR1019970063012A patent/KR100252954B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950030650A (en) * | 1994-04-12 | 1995-11-24 | 이헌조 | Automatic Gain Control of HTV Receiver |
KR970014304A (en) * | 1995-08-30 | 1997-03-29 | 김광호 | Data segment sync detection circuit and method |
Also Published As
Publication number | Publication date |
---|---|
KR19990042248A (en) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5659372A (en) | Digital TV detector responding to final-IF signal with vestigial sideband below full sideband in frequency | |
CA2207288C (en) | Automatic gain control circuit and method therefor | |
US5606579A (en) | Digital VSB detector with final IF carrier at submultiple of symbol rate, as for HDTV receiver | |
US6842488B2 (en) | VSB/QAM receiver and method | |
KR100320477B1 (en) | Apparatus for timing recovery of digital tv | |
JP2009296612A (en) | Apparatus and method for efficiently locking demodulator, and method for efficiently starting demodulator | |
KR100367636B1 (en) | Demodulator for demodulating digital broadcast signals | |
KR0152040B1 (en) | Hdtv/ntsc common receiving method and apparatus with symbol timing recovery and synchronizing signal detection | |
KR100244221B1 (en) | Apparatus for discriminating adjacent channel interference of digital tv | |
KR100525428B1 (en) | Apparatus of automatic gain controlling and Method of the same | |
KR100287867B1 (en) | Timing Restoration Device of Digital Television | |
JP2837105B2 (en) | Receiver with sigma-delta analog-to-digital conversion for digital signals embedded in television signals | |
KR100260421B1 (en) | Digital receiver with march filter responsive to field synchronization code in the final i-f signal envelope | |
KR100252954B1 (en) | Apparatus for controlling agc of digital TV | |
JPH11331301A (en) | Qam/vsb digital vsb digital television receiver synchronizing vsb and qam final intermediate frequency signal supplied from individual converter | |
KR100282353B1 (en) | Common TV interference discrimination device of digital TV | |
KR100320481B1 (en) | Apparatus generating AGC signal | |
JPH11112982A (en) | Mpeg data receiver | |
US6480237B1 (en) | Vestigial sideband mode detection apparatus in digital television receiver | |
KR100368343B1 (en) | Broadcasting receiver | |
KR20030000313A (en) | AGC apparatus in digital TV receiver | |
KR100269366B1 (en) | Apparatus for dc removal of digital tv | |
KR100269359B1 (en) | Apparatus for detecting data field sync signal of digital tv | |
KR100320450B1 (en) | Receiver operation status detection device of high-definition active receiver | |
KR100244236B1 (en) | Apparatus for detecting vsb mode of digital tv |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20051201 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |