KR100231818B1 - 입력 데이타 신호 선택 스위치 장치 - Google Patents
입력 데이타 신호 선택 스위치 장치 Download PDFInfo
- Publication number
- KR100231818B1 KR100231818B1 KR1019940019809A KR19940019809A KR100231818B1 KR 100231818 B1 KR100231818 B1 KR 100231818B1 KR 1019940019809 A KR1019940019809 A KR 1019940019809A KR 19940019809 A KR19940019809 A KR 19940019809A KR 100231818 B1 KR100231818 B1 KR 100231818B1
- Authority
- KR
- South Korea
- Prior art keywords
- input data
- input
- signals
- signal
- data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
- H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
- H03K19/17716—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/002—Switching arrangements with several input- or output terminals
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Studio Circuits (AREA)
- Electronic Switches (AREA)
Abstract
본 발명은 시각 처리 장치, 그래픽 장치 및 통신 채널 등에 사용되는 입력 데이타 선택 스위치 장치에 관한 것으로, 상세하게는 복수의 입력 데이타를 복수의 경로를 통하여 전송하는 경우 하나의 입력 데이타를 선택하여 여러 출력 경로로 전송하는 기능을 가진 입력 데이타 선택 스위치 장치에 관한 것이다.
즉, 본 발명에 따른 입력 데이타 선택 스위치 장치는, 16개의 16×1 멀티플렉스에 입력된 16개의 입력 데이타 신호 중의 하나를 각각의 레지스터에서 인가되는 4개의 선택 신호로 선택하여 출력하는 방식으로, 하나의 입력 신호를 둘 이상의 출력 포트로 내보내거나, 둘 이상의 선택된 입력 신호 각각을 각기 다른 선택된 출력 포트로 동시에 전송하여 줄 수 있는 장점이 있다.
따라서 화상 처리 장치나 다중 통신망 등의 복잡한 구조의 데이타 전송을 효율적으로 처리할 수 있는 장점이 있다.
Description
제1도 및 제2도는 본 발명에 따른 입력 데이타 선택 스위치 장치로서,
제1도는 1비트 구조의 입력×출력을 16×16 구성시의 개략적 블록도이고,
제2도는 8피트 구조의 입력×출력을 16×16 구성시의 개략적 블록도이고,
제3도 및 제4도는 본 발명에 따른 입력 데이타 선택 스위치 장치의 응용례로서,
제3도는 화상 표시 장치에 응용된 예이고, 제4도는 통신 채널에 응용된 예이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 입력 버퍼 2 : 멀티플렉서(각 출력 포트 대응)
3 : 레지스터 4 : 8비트 16×16 구성 데이타 스위치
5 : 디지타이저 6 : 8비트 16×16 구성 영상 데이타 스위치
7 : 화상 메모리 8 : 화상 처리 장치
9 : 화상 구동부
본 발명은 시각 처리 장치, 그래픽 장치 및 통신 채널 등에 사용되는 입력 데이타 선택 스위치 장치에 관한 것으로, 상세하게는 복수의 입력 데이타를 복수의 경로를 통하여 전송하는 경우 하나의 입력 데이타를 선택하여 여러 출력 경로로 전송하는 기능을 가진 입력 데이타 선택 스위치 장치에 관한 것이다. 종래에는 복수의 입력 데이타 중 하나를 선택하여 하나의 출력 경로를 통해 전송하였다.
그러나 이러한 단수의 경로를 이용하여 단수의 데이타를 전송하는 경우 CCD 카메라 또는 시각 처리 장치, 그래픽 장치 등 각종 영상 신호를 저장, 표시하는 시스템에 있어서는, 많은 데이타를 동시에 또는 짧은 시간에 여러 경로로 전송하여야 할 경우가 많아 이를 위해서는 많은 데이타 스위치가 필요하여 회로가 복잡하고, 비용이 많이 들 뿐만 아니라 제품의 부피가 커지는 등의 문제점이 발생하였다.
본 발명은 상기와 같은 문제점을 개선하고자 창안된 것으로, 복수의 입력 데이타 중 하나를 선택하여 여러 경로(I:N)로 동시에 전송하거나, 몇 개의 입력 데이타를 선택하여 그 각각을 제각기 다른 경로(N:N)로 전송하여 주는 입력 데이타 선택 스위치 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 입력 데이타 스위치는,
입력되는 데이타 신호의 동기를 맞추기 위하여 사용되는 클럭 신호 및 출력 데이타 신호를 제어하여 주는 출력 제어 신호를 입가 받아서, 상기 소정의 입력 데이타 신호 중 하나의 데이타 신호만 선별하여 출력시켜 주는 멀티플렉스 수단과, 데이타 및 이 데이타를 쓰거나 출력된 데이타의 리드백 등에 사용되는 읽기/쓰기 선택 신호를 인가 받아서, 상기 멀티플렉스 수단이 상기 입력 데이타 신호 중 하나의 데이타만을 선별할 수 있도록 하여주는 소정 비트의 선택 신호를 상기 멀티플렉스 수단에 각각 제공하는 레지스터를 구비하여 된 것을 특징으로 한다.
본 발명에 있어서, 상기 멀티플렉스 수단은 상기 입력 데이터 신호의 수만큼 마련되는 것이 바람직하며, 상기 입력 데이타 신호의 수를 N이라 하고, 상기 멀티플렉스 수단에 인가하는 상기 레지스터의 상기 선택 신호의 수를 k라 할 때, 2k=N 인 관계를 만족시키는 k개의 선택 신호를 가지는 것이 바람직하다.
이하 도면을 참조하면서 본 발명에 따른 입력 데이타 신호 선택 스위치 장치를 설명한다.
제1도 및 제2도는 본 발명에 따른 입력 데이타 선택 스위치 장치로서, 제1도는 1비트 단위의 입력×출력을 16×16 구성시의 개략적 블럭도이고, 제2도는 8비트 구조의 입력×출력을 16×16 구성시의 개략적 블록도이다. 이 도면에서 그 구성 및 동작을 살펴보면 다음과 같다.
제1도에 도시된 바와 같이, 1비트 단위로 16개의 입력 데이타 신호 중에서 레지스터 A/B 등에 미리 설정되어 있는 4비트 제어 신호인 선택 신호에 따라 하나의 데이타 신호만을 선택하여 출력시켜 주는 16개의 16×1 멀티플렉서(2)와, 이 멀티플렉서들 앞단에는 16개의 입력 데이타 신호를 일시 저장 또는 지연시켜 신호의 흐름을 원활하게 하여주는 동시에 팬-아웃을 방지하여 주는 한 개의 버퍼(1)가 마련된다.
그리고, 각 4비트로 이루어지며 입출력 데이타의 수만큼 필요하고, 데이타 버스를 통하여 8비트 단위로 다운 로드되며, 각 출력에 어느 입력 데이타 신호를 선택할 것인지를 알려주는 4비트의 선택 신호를 상기 각 멀티플렉스(2)에 제공하는 16개의 레지스터(3)가 마련된다.
또한, 상기 멀티플렉스(2)에는 각 입력 데이타 신호의 동기를 맞추기 위한 클럭 신호와 출력 신호의 상태를 제어하기 위한 신호가 인가되며, 레지스터(3)에는 데이타를 쓰거나 출력된 데이타의 리드백 등에 사용되는 읽기/쓰기 선택 신호가 인가된다. 입력되는 데이타의 동기를 맞추기 위하여 사용되는 클럭은 주파수가 빠를수록 시스템 전체의 성능이 올라가므로, 입력 데이타 선택 스위치 장치의 성능을 좌우하는 척도가 되며, 출력 데이타를 제어하는 신호는 입력 데이타 신호 선택 장치의 채널 수를 늘린다든지 할 때의 연결을 위해 필요하다.
이와 같이 구성된 입력 데이타 신호 선택 스위치 장치의 동작은 다음과 같다.
16개의 입력 데이타 신호가 입력 버퍼(1)를 통하여 A 에서 P 까지의 16개의 출력 포트에 대응하는 각 16×1 멀티플렉서(2)에 인가되면, 이 멀티플렉서(2)는 레지스터(3)에서 인가되는 4개의 선택 신호에 따라 16개의 입력 데이타 신호 중 하나를 선택하여 출력 포트로 출력시킨다.
이때 각 멀티플렉서(2)는 클럭 신호에 의해 각 입력 데이타 신호는 동기가 데이타에 맞춰지며, 신호에 의한 출력 신호의 상태가 제어된다.
또한, 레지스터(3)는 데이타 버스를 통하여 입력되는 8비트 데이타에 의해 2개씩(A/B,C/D,...,O/P) 8비트 단위로 다운/로드되며 각 출력에 어느 입력 데이타 신호를 선택할 것인가를 결정해 준다.
이와 같이 레지스터(3)에 인가되는 데이타에 따라 각 레지스터(3)가 멀티플렉서(2)에 인가되는 16개의 입력 데이타 신호들 중에서 하나를 선택하여 출력시켜 주는 방식으로 구동된다. 이때 출력 포트는 구동되는 멀티플렉서에 의해 결정된다.
제2도는 입·출력 포트가 8비트로 구성된 예이다. 각 멀티플렉서(4)에 필요한 레지스터는 비트0 부터 비트7 까지 공용이며, 출력은 A0, B0,...,P0의 16개의 8비트 포트로 구성된다. 즉 출력 포트 A0는 A0-0에서 A0-7까지 8비트로 이루어진다.
제3도 및 제4도는 본 발명에 따른 입력 데이타 선택 스위치 장치의 응용례로서, 제3도는 화상 표시 장치에 응용된 예이고, 제4도는 통신 채널에 응용된 예이다.
먼저, 제3도의 응용에서는, 선택된 카메라에서 들어오는 영상 데이타 신호를 하나의 메모리에 저장하면서, 이미 다른 메모리에 저장되어 있던 영상 데이타와 화상 처리 장치 A(8)를 이용하여 비교를 행하고, 그 결과를 또 다른 메모리에 저장한다. 이 경우 카메라에서 들어오는 영상 데이타는 하나의 메모리와 하나의 처리 장치에 동시에 연결되며, 화상 처리 장치는 카메라 입력과 메모리 입력을 받아 처리한 후 다른 메모리에 저장한다.
이러한 동작을 하기 위하여는 먼저 저장될 메모리에 연결된 입력 데이타 신호 선택 스위치 장치의 출력(예를들면 B)에 카메라 입력이 연결된 레지스터의 번호(예를들면 A)를 레지스터 B(4비트)에 쓰고, 화상 처리 장치(8)의 입력에 연결된 입력 데이타 신호 선택 스위치 장치의 출력(예를들면 C)에도 레지스터 번호 A를 레지스터 C에 쓴다. 이렇게 함으로써, 동작을 위한 준비가 되어, 이후에는 클럭 주파수에 따라 화상 데이타의 저장과 처리 장치를 통과한 데이타의 저장이 동시에 이루어지게 된다.
제4도의 응용에서는, N개의 채널의 입력 신호 중에서 하나를 선택하여 N개의 출력 채널 중의 한 채널로 전송하는 방식으로 동시에 N:N의 입:출력을 행할 수 있다. 또한 하나의 선택된 입력 채널의 신호를 2개 이상의 선택된 출력 채널로 보낼 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 입력 데이타 선택 스위치 장치는, 16개의 16×1 멀티플렉스에 입력된 16개의 입력 데이타 신호 중의 하나를 각각의 레지스터에서 인가되는 4개의 선택 신호로 선택하여 출력하는 방식으로, 하나의 입력 신호를 둘 이상의 출력 포트로 내보내거나, 둘 이상의 선택된 입력 신호 각각을 각기 다른 선택된 출력 포트로 동시에 전송하여 줄 수 있는 장점이 있다. 따라서 화상 처리 장치나 다중 통신망 등의 복잡한 구조의 데이타 전송을 효율적으로 처리할 수 있는 장점이 있다.
Claims (4)
- 입력되는 데이타 신호의 동기를 맞추기 위하여 사용되는 클럭 신호 및 출력 데이터 신호를 제어하여 주는 출력 제어 신호를 인가받아서, 상기 소정의 입력 데이타 신호 중 하나의 데이타 신호만 선별하여 출력시켜 주는 멀티플렉스 수단과, 데이타 및 이 데이타를 쓰거나 출력된 데이타의 리드백 등에 사용되는 읽기/쓰기 선택 신호를 인가 받아서, 상기 멀티플렉스 수단이 기 입력 데이타 신호 중 하나의 데이타 만을 선별할 수 있도록 하여 주는 소정 비트의 선택 신호를 상기 멀티플렉스 수단에 각각 제공하는 레지스터를 구비하여 된 것을 특징으로 하는 입력 데이타 신호 선택 스위치 장치.
- 제1항에 있어서, 상기 멀티플렉스 수단은 상기 입력 데이타 신호의 수 만큼 마련된 것을 특징으로 하는 입력 데이타 선택 스위치 장치.
- 제1항에 있어서, 상기 입력 데이타 신호의 수를 N이라 하고, 상기 멀티플렉스 수단에 인가하는 레지스터의 상기 선택 신호의 수를 k라 할 때, 2k=N 인 관계를 만족시키는 k개의 선택 신호를 가지는 것을 특징으로 하는 입력 데이타 선택 스위치 장치.
- 제1항에 있어서, 상기 멀티플렉스 수단 앞단에 이 멀티플렉스 수단에 입력되는 입력 데이타 신호를 소정의 시간 동안 저장하거나 지연시켜 주는 버퍼 수단을 더 구비하여 된 것을 특징으로 하는 입력 데이타 선택 스위치 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940019809A KR100231818B1 (ko) | 1994-08-11 | 1994-08-11 | 입력 데이타 신호 선택 스위치 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940019809A KR100231818B1 (ko) | 1994-08-11 | 1994-08-11 | 입력 데이타 신호 선택 스위치 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960009432A KR960009432A (ko) | 1996-03-22 |
KR100231818B1 true KR100231818B1 (ko) | 1999-12-01 |
Family
ID=19390188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940019809A KR100231818B1 (ko) | 1994-08-11 | 1994-08-11 | 입력 데이타 신호 선택 스위치 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100231818B1 (ko) |
-
1994
- 1994-08-11 KR KR1019940019809A patent/KR100231818B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960009432A (ko) | 1996-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920010558B1 (ko) | 비디오 메모리장치 | |
US6064670A (en) | Matrix for switching between two multiplex groups | |
KR960700599A (ko) | 데이타 전달 스위치, 억세스 제어형 비동기식 전달 모드(ATM)스위치 및 정보 셀 흐름 제어 방법(Controlled Access ATM Switch) | |
US6650637B1 (en) | Multi-port RAM based cross-connect system | |
US5309173A (en) | Frame buffer, systems and methods | |
CA2445001A1 (en) | Architectures for a single-stage grooming switch | |
US5475383A (en) | Cross-point type switch using common memories | |
KR850003459A (ko) | 영상 처리 계통(映傷處理系統) | |
KR100231818B1 (ko) | 입력 데이타 신호 선택 스위치 장치 | |
GB2248322A (en) | Memory apparatus | |
EP0509448A2 (en) | Synchronous control method in plurality of channel units and circuit using said method | |
US5892760A (en) | Device for binary data transfer between a time-division multiplex and a memory | |
US3809819A (en) | Tdm switching apparatus | |
SE511924C2 (sv) | En modulär tidsrumsväljare | |
US5420855A (en) | Multi-port time switch element | |
GB2248362A (en) | Multi-path digital video architecture | |
KR950012663B1 (ko) | 크로스바 망을 이용한 화상 시스템 및 그 시스템의 엑세스 제어방법 | |
EP0477989B1 (en) | Control processor for memory bus configuration | |
KR0157382B1 (ko) | 에이티엠 교환기의 스위칭 시스템 및 그의 용량확장방법 | |
JPH01176197A (ja) | 時分割多元交換方式 | |
KR0168921B1 (ko) | 동기식 전송시스템에서 시험액세스를 위한 24x3교차 스위치 회로 | |
KR100356651B1 (ko) | 제어시스템으로부터 통신스위치의 제어저장소자로 제어정보를 제공하는 장치 및 방법 | |
JPH0591142A (ja) | パケツトスイツチ | |
KR100251632B1 (ko) | 교환기에서 하이웨이 분배장치 및 방법 | |
JP2623519B2 (ja) | 時間スイツチ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |