KR0169370B1 - Signal process circuit of liquid crystal system for data enable signal priority process - Google Patents

Signal process circuit of liquid crystal system for data enable signal priority process Download PDF

Info

Publication number
KR0169370B1
KR0169370B1 KR1019950044297A KR19950044297A KR0169370B1 KR 0169370 B1 KR0169370 B1 KR 0169370B1 KR 1019950044297 A KR1019950044297 A KR 1019950044297A KR 19950044297 A KR19950044297 A KR 19950044297A KR 0169370 B1 KR0169370 B1 KR 0169370B1
Authority
KR
South Korea
Prior art keywords
signal
data enable
liquid crystal
enable signal
crystal display
Prior art date
Application number
KR1019950044297A
Other languages
Korean (ko)
Other versions
KR970029301A (en
Inventor
정태보
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950044297A priority Critical patent/KR0169370B1/en
Publication of KR970029301A publication Critical patent/KR970029301A/en
Application granted granted Critical
Publication of KR0169370B1 publication Critical patent/KR0169370B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

이 발명은 데이타 인에이블신호 우선처리의 액정표시장치 신호처리회로에 관한 것으로, 동기신호(SYNC)를 입력받아 데이타 인에이블신호로 변환하여 출력하는 신호변환부(10)와, 상기 신호변환부(1)로부터 출력되는 신호와, 데이타 인에이블신호(DE)를 입력받아, 데이타 인에이블신호(DE)가 입력되면 데이타 인에이블신호(DE)를 출력하고 신호변환부(10)로 동작 중지신호(CS)를 출력하며, 그렇지 않은 경우 상기 신호변환부(10)로부터 입력받은 신호를 출력하는 신호선택부(20)와, 상기 신호선택부(20)로부터 출력되는 신호를 입력받아 신호처리하여, 액정표시장치를 구동하는 제어신호(Sout)를 생성하여 출력하는 데이타 인에이블방식 신호처리부(30)로 이루어져 있으며, 액정표시장치를 구동하기 위한 신호처리에 있어서, 데이타 인에이블방식의 신호처리를 우선적으로 함으로써, 동기방식의 신호처리에 따른 회로의 중복된 사용을 방지하여, 전체 회로의 크기를 줄이고, 불필요한 전력소모를 줄인 데이타 인에이블신호 우선처리의 액정표시장치 신호처리회로에 관한 것이다.The present invention relates to a liquid crystal display device signal processing circuit for data enable signal priority processing, comprising: a signal converter (10) for receiving a synchronization signal (SYNC), converting the signal into a data enable signal, and outputting the signal; 1) and the data enable signal DE are inputted, and when the data enable signal DE is inputted, the data enable signal DE is output and the operation stop signal is transmitted to the signal converter 10. Outputs a signal, and otherwise receives a signal selector 20 for outputting a signal received from the signal converter 10 and a signal output from the signal selector 20 to perform signal processing, thereby And a data enable type signal processing unit 30 for generating and outputting a control signal Sout for driving the display device. In signal processing for driving the liquid crystal display device, signal processing of the data enable method is prioritized. By doing so, the present invention relates to a liquid crystal display device signal processing circuit of data enable signal prioritization processing which prevents redundant use of circuits according to synchronous signal processing, reduces the size of the entire circuit, and reduces unnecessary power consumption.

Description

데이타 인에이블신호 우선처리의 액정표시장치 신호처리회로Liquid crystal display signal processing circuit of data enable signal priority processing

제1도는 종래 기술의 액정표시장치 신호처리회로를 적용한 블럭도이고,1 is a block diagram to which a liquid crystal display signal processing circuit of the prior art is applied.

제2도는 이 발명의 실시예에 따른 데이타 인에이블신호 우선처리의 액정표시장치 신호 처리회로를 적용한 블럭도이고,2 is a block diagram to which the liquid crystal display device signal processing circuit of the data enable signal priority processing according to the embodiment of the present invention is applied;

제3도의 (a)∼(e)는 제2도에서 데이타 인에이블신호 입력시의 타이밍도이고,(A) to (e) in FIG. 3 are timing charts when the data enable signal is input in FIG.

제4도는 (a)∼(e)는 제2도에서 데이타 인에이블신호 무입력시의 타이밍도이 다.4A to 4E are timing charts when no data enable signal is input in FIG.

이 발명은 데이타 인에이블(data enable)신호 우선처리의 액정표시장치(Liquid Crystal Display) 신호처리회로에 관한 것으로서, 더 상세히 말하자면, 액정표시장치를 구동하기 위한 신호처리에 있어서, 데이타 인에이블방식의 신호처리를 우선적으로 함으로써, 동기(synchronization)방식의 신호처리에 따른 회로의 중복된 사용을 방지하여, 전체 회로의 크기를 줄이고, 전력소모를 줄인 데이타 인에이블신호 우선처리의 액정표시장치 신호처리회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display signal processing circuit for data enable signal prioritization. More specifically, the present invention relates to a signal processing method for driving a liquid crystal display device. By prioritizing the signal processing, the liquid crystal display device signal processing circuit of the data enable signal priority processing which reduces the size of the entire circuit and reduces the power consumption by preventing the redundant use of the circuit according to the synchronous signal processing. It is about.

액정표시장치를 구동하는 데에 있어서, 구동을 위한 입력신호의 방식에는 동기 방식과 데이타 인에이블방식이 있다.In driving a liquid crystal display device, there are a synchronous method and a data enable method for input signals for driving.

상기 동기방식은, 수직동기신호(VSYNC)와, 수평동기신호(HSYNC)와, 주클럭신호(main clock, MCLK)를 받아, 액정표시장치를 구동시키기 위한 제어신호를 생성한다.The synchronous method receives a vertical synchronization signal VSYNC, a horizontal synchronization signal HSYNC, and a main clock signal MCLK to generate a control signal for driving the liquid crystal display.

그리고, 상기 데이타 인에이블방식은, 데이타 인에이블신호(DE)와 주클럭신호(MCLK)를 입력받아, 액정표시장치를 구동시키기 위한 제어신호를 생성한다.The data enable method receives the data enable signal DE and the main clock signal MCLK to generate a control signal for driving the liquid crystal display.

이하, 첨부된 도면을 참고로 하여, 종래 기술의 액정표시장치 신호처리회로를 설명하기로 한다.Hereinafter, a liquid crystal display device signal processing circuit according to the related art will be described with reference to the accompanying drawings.

제1도는 종래 기술의 액정표시장치 신호처리회로를 적용한 블럭도이다.1 is a block diagram to which a liquid crystal display signal processing circuit of the prior art is applied.

제1도에 도시되어 있듯이, 종래 기술의 액정표시장치 신호처리회로의 구성은, 동기 신호(SYNC)를 입력받아 신호처리하여, 제어신호를 생성하여 출력하는 동기 방식 신호처리부(1)와;As shown in FIG. 1, the configuration of the liquid crystal display signal processing circuit of the prior art comprises: a synchronous signal processor 1 for receiving and processing a sync signal SYNC to generate and output a control signal;

데이타 인에이블신호(DE)를 입력받아 신호처리하여, 제어신호를 생성하여 출력하는 데이타 인에이블방식 신호처리부(2)와;A data enable method signal processor (2) for receiving a data enable signal (DE) and processing the signal to generate and output a control signal;

상기 동기방식 신호처리부(1)와 데이타 인에이블방식 신호처리부(2)로부터 출력되는 신호를 입력받아, 입력되는 선택신호(SEL)에 따라 하나의 신호를 선택하여 출력하는 신호선택부(3)로 이루어져 있다.The signal selector 3 receives a signal output from the synchronous signal processor 1 and the data enable method signal processor 2, and selects and outputs one signal according to the input selection signal SEL. consist of.

상기와 같이 이루어져 있는 종래 기술의 액정표시장치 신호처리회로의 동작은 다음과 같다.The operation of the liquid crystal display device signal processing circuit according to the related art made as described above is as follows.

동기방식 신호처리부(1)는 수직동기신호(VSYNC)와 수평동기신호(HSYNC)를 입력받아 주클럭신호(MCLK)에 따라 신호처리하여, 액정표시장치를 구동시키기 위한 제어신호를 생성하여 출력한다.The synchronous signal processor 1 receives the vertical synchronizing signal VSYNC and the horizontal synchronizing signal HSYNC and processes the signal according to the main clock signal MCLK to generate and output a control signal for driving the liquid crystal display. .

데이타 인에이블방식 신호처리부(2)는 데이타 인에이블신호(DE)를 입력받아 주클럭신호(MCLK)에 따라 신호처리하여, 액정표시장치를 구동시키기 위한 제어신호를 생성하여 출력한다.The data enable method signal processor 2 receives the data enable signal DE, processes the signal according to the main clock signal MCLK, and generates and outputs a control signal for driving the liquid crystal display.

여기서, 상기 수직동기신호(VSYNC)와 수평동기신호(HSYNC)로 이루어진 동기신호(SYNC)는 음극선관(CRT, Cathode-Ray Tube) 구동용 신호로서, 바이오스(BIOS, Basic Input Output System)를 항상 맞추어야 하는 반면에, 상기 데이타 인에이블신호(DE)는 액정표시장치 구동용 신호로서, 바이오스와 무관하게 동작하므로, 바이오스를 맞출 필요가 없다.Here, the synchronizing signal SYNC composed of the vertical synchronizing signal VSYNC and the horizontal synchronizing signal HSYNC is a signal for driving a cathode ray tube (CRT, Cathode-Ray Tube), and always uses a basic input output system (BIOS). On the other hand, the data enable signal DE is a signal for driving the liquid crystal display device and operates independently of the BIOS, and thus it is not necessary to match the BIOS.

신호선택부(3)는 상기 동기방식 신호처리부(1)와 데이타 인에이블방식 신호처리부(2)로부터 출력되는 액정표시장치 구동용 제어신호를 입력받아, 입력되는 선택신호(SEL)에 따라 해당하는 하나의 신호만을 선택하여 출력한다.The signal selector 3 receives a control signal for driving the liquid crystal display device output from the synchronous signal processor 1 and the data enable method signal processor 2, and corresponds to the selected signal SEL. Only one signal is selected and output.

따라서, 상기 신호선택부(3)로부터 출력되는 제어신호에 따라 액정표시장치를 구동시키게 된다.Therefore, the liquid crystal display device is driven in accordance with the control signal output from the signal selector 3.

그런데, 상기와 같이 동작하는 종래 기술의 액정표시장치 신호처리회로는, 동기신호(SYNC)와 데이타 인에이블신호(DE)를 파악하여 방식 설정을 해야 하고, 동기 방식 신호처리부(1)와 데이타 인에이블방식 신호처리부(2)가 별도의 회로로 구성되어 있어, 회로의 중복된 부분을 동시에 사용하지 못하는 단점이 있다.However, the liquid crystal display signal processing circuit of the prior art operating as described above needs to set the method by grasping the synchronization signal SYNC and the data enable signal DE. Since the Able-type signal processing unit 2 is composed of a separate circuit, there is a disadvantage in that a duplicate portion of the circuit cannot be used at the same time.

그리고, 동기신호(SYNC)와 데이타 인에이블신호(DE)가 동시에 입력되는 경우, 두 신호를 모두 처리함으로써, 이중적인 신호처리에 따라 불필요한 전력 소비가 따른다.When the synchronization signal SYNC and the data enable signal DE are input at the same time, by processing both signals, unnecessary power consumption is accompanied by dual signal processing.

게다가, 상기 종래 기술의 액정표시장치 신호처리회로가 동기신호(SYNC) 우선회로인 경우, 상기 동기신호(SYNC)를 사용하기 위해서는, 매번 바이오스를 설정하여 주어야 하는 문제점이 있다.In addition, when the liquid crystal display signal processing circuit of the prior art is a synchronization signal SYNC priority circuit, in order to use the synchronization signal SYNC, there is a problem that a BIOS must be set every time.

따라서 이 발명의 목적은 상기와 같은 종래의 단점 및 문제점을 해결하기 위한 것으로서, 액정표시장치를 구동하기 위한 신호처리에 있어서, 데이타 인에이블방식의 신호처리를 우선적으로 함으로써, 동기방식의 신호처리에 따른 회로의 중복된 사용을 방지하여, 전체 회로의 크기를 줄이고, 불필요한 전력소모를 줄인 데이타 인에이블신호 우선처리의 액정표시장치 신호처리회로를 제공하는 데에 있다.Accordingly, an object of the present invention is to solve the above-mentioned disadvantages and problems, and in the signal processing for driving the liquid crystal display device, the signal processing of the data enable method is given priority to the signal processing of the synchronous method. The present invention provides a liquid crystal display device signal processing circuit of data enable signal prioritization processing that prevents redundant use of the circuits, reduces the size of the entire circuit, and reduces unnecessary power consumption.

상기의 목적을 달성하기 위한 이 발명의 구성은, 동기신호를 입력받아 데이타 인에이블신호로 변환하여 출력하는 신호변환수단과;A configuration of the present invention for achieving the above object comprises: a signal conversion means for receiving a synchronization signal and converting it into a data enable signal and outputting it;

상기 신호변환수단으로부터 출력되는 신호와, 데이타 인에이블신호를 입력받아, 데이타 인에이블신호가 입력되면 데이타 인에이블신호를 출력하고, 데이타 인에이블신호가 입력되지 않으면 상기 신호변환수단으로부터 입력받은 신호를 출력하는 신호변환수단과;The signal output from the signal converting means and the data enable signal are input, and if the data enable signal is input, the data enable signal is output. If the data enable signal is not input, the signal received from the signal converting means is input. Signal converting means for outputting;

상기 신호변환수단으로부터 출력되는 데이타 인에이블신호를 입력받아 신호처리하여, 제어신호를 생성하여 출력하는 데이타 인에이블방식 신호변환수단으로 이루어져 있다.And a data enable signal conversion means for receiving a data enable signal output from the signal conversion means and processing the signal to generate and output a control signal.

이하, 첨부된 도면을 참고로 하여 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described the most preferred embodiment that can be easily carried out this invention.

제2도는 이 발명의 실시예에 따른 데이타 인에이블신호 우선처리의 액정표시장치 신호처리회로를 적용한 블럭도이고,2 is a block diagram to which the liquid crystal display device signal processing circuit of the data enable signal priority processing according to the embodiment of the present invention is applied;

제3도의 (a)∼(e)는 제2도에서 데이타 인에이블 입력시의 타이밍도이고,(A) to (e) in FIG. 3 are timing diagrams at the time of data enable input in FIG.

제4도는 (a)∼(e)는 제2도에서 데이타 인에이블 무입력시의 타이밍도이다.4A to 4E are timing diagrams at the time of no data enable input in FIG.

제2도에 도시되어 있듯이 이 발명의 실시예에 따른 데이타 인에이블 우선처리의 액정표시장치 신호처리회로의 구성은, 동기신호(SYNC)를 입력받아 데이타 인에이블신호로 변환하여 출력하는 신호변환부(10)와;As shown in FIG. 2, the configuration of the liquid crystal display device signal processing circuit of the data enable priority processing according to the embodiment of the present invention includes a signal converter which receives a synchronization signal SYNC and converts it into a data enable signal for output. 10;

상기 신호변환부(10)로부터 출력되는 신호와, 데이타 인에이블신호(DE)를 입력받아, 데이타 인에이블신호가 입력되면 데이타 인에이블신호(DE)를 출력하고, 데이타 인에이블신호가 입력되지 않으면 상기 신호변환부(10)로부터 입력받은 신호를 출력하는 신호선택부(20)와;In response to the signal output from the signal converter 10 and the data enable signal DE, the data enable signal DE is outputted when the data enable signal DE is input, and the data enable signal is not inputted. A signal selector 20 for outputting a signal received from the signal converter 10;

상기 신호선택부(20)로부터 출력되는 신호를 입력받아 신호처리하여, 액정표시장치를 구동하는 제어신호(Sout)를 생성하여 출력하는 데이타 인에이블방식 신호처리부(30)로 이루어져 있다.A data enable type signal processor 30 is configured to receive a signal output from the signal selector 20, process a signal, and generate and output a control signal Sout for driving the liquid crystal display.

상기와 같이 이루어져 있는 이 발명의 동작은 다음과 같다.The operation of the present invention made as described above is as follows.

신호변환부(10)는 동기신호(SYNC)를 입력받아 데이타 인에이블신호로 변환하여 출력하고, 신호변환부(20)는 상기 신호변환부(10)로부터 출력되는 신호와, 데이타 인에이블신호(DE)를 입력받아, 데이타 인에이블신호(DE)가 입력되면 데이타 인에이블신호(DE)를 출력하고 신호변환부(10)로 동작 중지신호(CS)를 출력하며, 그렇지 않은 경우 상기 신호변환부(10)로부터 입력받은 신호를 출력한다.The signal converter 10 receives the sync signal SYNC, converts the data signal into a data enable signal, and outputs the signal. The signal converter 20 outputs a signal from the signal converter 10 and a data enable signal ( When the DE is input and the data enable signal DE is inputted, the data enable signal DE is output and the operation stop signal CS is output to the signal converter 10. Otherwise, the signal converter Outputs the signal received from (10).

그리고, 데이타 인에이블방식 신호처리부(30)는 상기 신호선택부(20)로부터 출력되는 신호를 입력받아 신호처리하여, 액정표시장치를 구동하는 제어신호(Sout)를 생성하여 출력한다.The data enable signal processor 30 receives a signal output from the signal selector 20, processes the signal, and generates and outputs a control signal Sout for driving the liquid crystal display.

상기의 동작을 구체적으로 살펴보면 아래와 같다.Looking at the above operation in detail as follows.

우선, 데이타 인에이블신호(DE)가 제3도의 (a)와 같이 입력되고 동기신호(SYNC)가 제3도의 (d)와 같이 입력되는 경우, 신호변환부(10)는 상기 동기신호(SYNC)를 입력받아 제3도의 (b)와 같이 변형 데이타 인에이블신호(SDE)를 생성하여 상기 신호선택부(20)로 출력한다.First, when the data enable signal DE is input as shown in (a) of FIG. 3 and the synchronization signal SYNC is input as shown in (d) of FIG. 3, the signal converter 10 is configured to synchronize the signal SYNC. ), And generates a modified data enable signal (SDE) as shown in (b) of FIG. 3 and outputs it to the signal selector 20.

그리고, 신호선택부(20)는 데이타 상기 신호변환부(10)로부터 출력되는 변형 데이타 인에이블신호(SDE)와 데이타 인에이블신호(DE)를 입력받아 그 중에서 하나를 선택하는데, 일정한 점검시간(Tcs)동안 점검했을 때 데이타 인에이블신호(DE)가 규칙적인 신호로 입력되므로, 그 신호를 선택하여 출력하며, 제3도의 (c)와 같다.The signal selector 20 receives a modified data enable signal SDE and a data enable signal DE outputted from the signal converter 10 and selects one of them. Since the data enable signal DE is input as a regular signal when checked for Tcs), the signal is selected and outputted, as shown in (c) of FIG.

그리고, 상기 신호선택부(20)는 상기 신호변환부(10)로부터 출력되는 변형 데이타 인에이블신호(SDE)는 필요가 없으므로, 제3도의 (e)와 같은 동작 중지신호(CS)를 생성하여 상기 신호변환부(10)로 출력한다.Since the signal selector 20 does not need the modified data enable signal SDE output from the signal converter 10, the signal selector 20 generates an operation stop signal CS as shown in FIG. Output to the signal conversion unit 10.

상기 신호변환부(10)는 상기 신호선택부(20)로부터 출력되는 동작 중지신호(CS)를 입력받아 입력되는 동기신호(SYNC)를 변형 데이타 인에이블신호(SDE)로 변환하는 동작을 중지한다.The signal converter 10 receives an operation stop signal CS output from the signal selector 20 and stops converting an input synchronization signal SYNC into a modified data enable signal SDE. .

따라서, 제3도의 (b)에 도시된 것처럼 상기 신호변환부(10)의 출력신호인 변형 데이타 인에이블신호(SDE)의 파형이 후반부에 나타나지 않게 되며, 불필요한 전력소모를 방지할 수 있다.Therefore, the waveform of the modified data enable signal SDE, which is an output signal of the signal converter 10, does not appear in the second half, as shown in FIG. 3B, and unnecessary power consumption can be prevented.

상기 데이타 인에이블방식 신호처리부(30)는 상기 신호선택부(20)로부터 출력되는 신호(Sin)를 입력받아 액정표시장치를 구동시키는 데에 필요한 각종 제어신호(Sout)를 생성하여 출력한다.The data enable type signal processor 30 receives a signal Sin output from the signal selector 20 and generates and outputs various control signals Sout necessary for driving the liquid crystal display.

한편, 제4도의 (a)와 같이, 데이타 인에이블신호(DE)가 입력되지 않고 동기신호(SYNC)가 제4도의 (d)은 파형으로 입력되는 경우, 신호변환부(10)는 상기 동기신호(SYNC)를 입력받아 제4도의 (c)와 같이 변형 데이타 인에이블신호(SDE)를 생성하여 상기 신호선택부(20)로 출력한다.On the other hand, when the data enable signal DE is not input as shown in (a) of FIG. 4 and the synchronization signal SYNC is input as the waveform of (d) in FIG. 4, the signal converter 10 is synchronized. The signal SYNC is input to generate a modified data enable signal SDE as shown in FIG. 4C, and output the modified data enable signal SDE to the signal selector 20.

그리고, 신호선택부(20)는 데이타 상기 신호변환부(10)로부터 출력되는 변형 데이타 인에이블신호(SDE)와 데이타 인에이블신호(DE)를 입력받아 그 중에서 하나를 선택하는데, 일정한 점검시간(Tcs)동안 점검했을 때 데이타 인에이블신호(DE)가 입력되지 않으므로, 상기 신호변환부(10)로부터 출력되는 변형 데이타 인에이블신호(SDE)를 선택하여 출력하며, 제4도의 (e)와 같다.The signal selector 20 receives a modified data enable signal SDE and a data enable signal DE outputted from the signal converter 10 and selects one of them. Since the data enable signal DE is not input when it is checked during Tcs), the modified data enable signal SDE output from the signal converter 10 is selected and outputted, as shown in FIG. .

그리고, 상기 신호선택부(20)는 일정한 시간(Tcs)동안 점검하여도 데이타 인에이블신호(DE)가 입력되지 않으므로, 동작 중지신호(CS)를 생성하지 않으며, 그에 따라 제4도의 (d)에 나타난 것과 같이 동작 중지신호(CS)가 계속 하이를 유지한다.In addition, since the data enable signal DE is not input even when the signal selector 20 checks for a predetermined time Tcs, the signal selector 20 does not generate the operation stop signal CS, and accordingly, (d) of FIG. The operation stop signal CS continues to be high as shown in FIG.

따라서, 상기 신호변환부(10)는 상기 신호선택부(20)로부터 출력되는 동작 중지신호(CS)가 없으므로, 계속적으로 입력되는 동기신호(SYNC)를 변형 데이타 인에이블신호(SDE)로 변환하여 출력한다.Accordingly, since the signal converting unit 10 does not have the operation stop signal CS output from the signal selecting unit 20, the signal converting unit 10 converts the synchronous signal SYNC continuously input into the modified data enable signal SDE. Output

상기와 같이 함으로써, 데이타 인에이블신호(DE)가 입력되지 않을 때에는 동기신호(SYNC)를 데이타 인에이블신호로 변환하여 사용할 수 있다.By doing the above, when the data enable signal DE is not input, the synchronization signal SYNC can be converted into a data enable signal and used.

상기 데이타 인에이블방식 신호처리부(30)는 상기 신호선택부(20)로부터 출력되는 제4도의 (e)와 같은 파형의 신호(Sin)를 입력받아, 액정표시장치를 구동시키는 데에 필요한 각종 제어신호(Sout)를 생성하여 출력한다.The data enable type signal processor 30 receives a signal Sin having a waveform as shown in FIG. 4E output from the signal selector 20 and controls various kinds of controls necessary to drive the liquid crystal display. The signal Sout is generated and output.

따라서, 상기와 같이 동작하는 이 발명의 효과는, 액정표시장치를 구동하기 위한 신호처리에 있어서, 데이타 인에이블방식의 신호처리를 우선적으로 함으로써, 동기방식의 신호처리에 따른 회로의 중복된 사용을 방지하여, 전체 회로의 크기를 줄이고, 불필요한 전력소모를 줄인 데이타 인에이블신호 우선처리의 액정표시장치 신호처리회로를 제공하도록 한 것이다.Therefore, the effect of the present invention operating as described above is to give priority to signal processing of the data enable method in signal processing for driving the liquid crystal display device, thereby avoiding redundant use of the circuit according to the synchronous signal processing. In this way, it is possible to provide a liquid crystal display device signal processing circuit of data enable signal priority processing which reduces the size of the entire circuit and reduces unnecessary power consumption.

Claims (2)

동기신호를 입력받아 데이타 인에이블신호로 변환하여 출력하는 신호선택수단과; 상기 신호선택수단으로부터 출력되는 신호와, 데이타 인에이블신호를 입력받아, 데이타 인에이블신호가 입력되면 데이타 인에이블신호를 출력하고, 데이타 인에이블신호가 입력되지 않으면 상기 신호변환수단으로부터 입력받은 신호를 출력하는 신호변환수단과; 상기 신호변환수단으로부터 출력되는 데이타 인에이블신호를 입력받아 신호처리하여, 제어신호를 생성하여 출력하는 데이타 인에이블방식 신호처리수단으로 이루어져 있으며, 상기 신호선택수단은, 데이타 인에이블신호가 입력되면 상기 신호변환수단의 동작을 중지하는 신호를 출력하는 것을 특징으로 하는 데이타 인에이블신호 우선처리의 액정표시장치 신호처리회로.Signal selection means for receiving a synchronization signal and converting the signal into a data enable signal; The signal output from the signal selecting means and the data enable signal are input, and when the data enable signal is input, the data enable signal is output. If the data enable signal is not input, the signal received from the signal conversion means is input. Signal converting means for outputting; And a data enable signal processing means for receiving a data enable signal output from the signal conversion means and processing the signal to generate and output a control signal. The signal selection means includes: when the data enable signal is input; A liquid crystal display device signal processing circuit for data enable signal priority processing, characterized by outputting a signal for stopping the operation of the signal conversion means. 제1항에 있어서,상기 신호선택수단은, 일정한 시간동안 규칙적으로 데이타 인에이블신호가 입력되면 데이타 인에이블 신호를 출력하는 것을 특징으로 하는 데이타 인에이블신호 우선처리의 액정표시장치 신호처리회로.The liquid crystal display device signal processing circuit according to claim 1, wherein the signal selection means outputs a data enable signal when a data enable signal is regularly input for a predetermined time period.
KR1019950044297A 1995-11-28 1995-11-28 Signal process circuit of liquid crystal system for data enable signal priority process KR0169370B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950044297A KR0169370B1 (en) 1995-11-28 1995-11-28 Signal process circuit of liquid crystal system for data enable signal priority process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950044297A KR0169370B1 (en) 1995-11-28 1995-11-28 Signal process circuit of liquid crystal system for data enable signal priority process

Publications (2)

Publication Number Publication Date
KR970029301A KR970029301A (en) 1997-06-26
KR0169370B1 true KR0169370B1 (en) 1999-03-20

Family

ID=19436085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044297A KR0169370B1 (en) 1995-11-28 1995-11-28 Signal process circuit of liquid crystal system for data enable signal priority process

Country Status (1)

Country Link
KR (1) KR0169370B1 (en)

Also Published As

Publication number Publication date
KR970029301A (en) 1997-06-26

Similar Documents

Publication Publication Date Title
KR0169370B1 (en) Signal process circuit of liquid crystal system for data enable signal priority process
JP2002164873A (en) Digital audio device
EP0244991A2 (en) Variable delay circuit
KR940001842Y1 (en) Selecting circuit for display type
KR100222077B1 (en) Codec interface circuit
KR100201400B1 (en) Clock synchronization circuit
KR100229014B1 (en) Circuit for automatic sellecting of reference clock
KR920008835Y1 (en) Teletext tv
US7450088B2 (en) Apparatus and method for generating digital pulse
KR100232605B1 (en) The color signal synchronous adjusting apparatus of lcd monitor
KR970019445A (en) Image synthesizer and receiver
SU1280631A1 (en) Device for connecting information sources with common bus
KR960030681A (en) Wide screen double scan and screen aspect ratio converter
JPH01204169A (en) Bus transfer control system
KR880001228B1 (en) Synchronizing clock generating method of dynamic ram
JPS6444195A (en) Method of transmission of television signal and circuit device
KR950022839A (en) Character display on high definition television
JPS6070937A (en) Time division multiplex transmitting system
KR19980060010A (en) Control signal generation circuit synchronous with D.I signal
KR970007769A (en) Automatic adjustment of screen position
KR960043659A (en) Interface for I²C Protocol Support
KR930006537A (en) Graphic Processing Subsystem of High Speed Data Processing System
KR970705286A (en) Method, device, control circuit for power synchronization (Power Supply Synchronization)
JPS6322592B2 (en)
KR970063022A (en) TFT-LCD panel driver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee