KR0165818B1 - One chip microcomputer - Google Patents

One chip microcomputer Download PDF

Info

Publication number
KR0165818B1
KR0165818B1 KR1019950047358A KR19950047358A KR0165818B1 KR 0165818 B1 KR0165818 B1 KR 0165818B1 KR 1019950047358 A KR1019950047358 A KR 1019950047358A KR 19950047358 A KR19950047358 A KR 19950047358A KR 0165818 B1 KR0165818 B1 KR 0165818B1
Authority
KR
South Korea
Prior art keywords
unit
data
program memory
input
output port
Prior art date
Application number
KR1019950047358A
Other languages
Korean (ko)
Other versions
KR970049547A (en
Inventor
박용승
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019950047358A priority Critical patent/KR0165818B1/en
Publication of KR970049547A publication Critical patent/KR970049547A/en
Application granted granted Critical
Publication of KR0165818B1 publication Critical patent/KR0165818B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 원칩 마이크로 컴퓨터(One-chip Micro Computer)에 관한 것으로, 특히 프로그램 메모리부를 테스트 할 때, 프로그램 메모리 내의 데이터가 출력포트를 통하여 직접 출력되지 않도록 하여, 프로그램 메모리내의 데이터의 원치 않는 유출을 방지하기에 적당하도록, 어드레스 버스 및 데이터 버스에 의해 서로 연결된 인터럽트 콘트롤러와 중앙처리장치와 데이터 메모리부와 어드레스 카운터 수단부와 프로그램 메모리부와 주변장치부 그리고 입력/출력 포트를 포함하여 이루어지는 원칩 마이크로 컴퓨터에 있어서, 프로그램 메모리부 및 입력/출력 포트에 데이터 버스를 통하여 연결된 테스트부가 부가 형성된 것을 특징으로 하는 원칩 마이크로 컴퓨터이다. 이 테스트부는 프로그램 메모리부로부터 데이터 버스를 통하여 데이터를 입력받는 제1저장부와, 입력/출력 포트로부터 기대값을 입력받아서 기대값과 제1저장부에 저장되어 있는 데이터를 비교하여 두 입력값의 동일 여부를 출력하는 비교기, 비교기의 출력을 임시 저장하였다가 입력/출력 포트로 전달하는 제2저장부를 포함하여 이루어진다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a one-chip microcomputer. In particular, when testing a program memory unit, data in the program memory is not directly output through an output port, thereby preventing unwanted leakage of data in the program memory. One chip microcomputer comprising an interrupt controller, a central processing unit, a data memory unit, an address counter means unit, a program memory unit, a peripheral unit, and an input / output port, which are connected to each other by an address bus and a data bus. The test chip is a one-chip microcomputer, characterized in that the test portion connected to the program memory unit and the input / output port via a data bus. The test unit compares the expected value with the data stored in the first storage unit by receiving the expected value from the input / output port and the first storage unit receiving data from the program memory unit through the data bus. Comparators for outputting whether the same, and a second storage for temporarily storing the output of the comparator to the input / output port.

Description

원칩 마이크로 컴퓨터One chip micro computer

제1도는 종래에 따른 원칩 마이크로 컴퓨터의 구성블럭도.1 is a block diagram of a conventional one-chip microcomputer.

제2도는 종래의 원칩 마이크로 컴퓨터 테스트 방법을 예시한 흐름도.2 is a flow chart illustrating a conventional one chip microcomputer test method.

제3도는 본 발명에 따른 원칩 마이크로 컴퓨터의 실시예를 도시한 구성블럭도.3 is a block diagram showing an embodiment of a one-chip microcomputer according to the present invention.

제4도는 본 발명의 원칩 마이크로 컴퓨터 테스트 방법을 예시한 흐름도.4 is a flow chart illustrating a one-chip microcomputer test method of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 10 : 인터럽트 콘트롤러 2, 11 : 중앙처리장치1, 10: interrupt controller 2, 11: central processing unit

3, 12 : 데이터 메모리부 4, 14 : 프로그램 메모리부3, 12: data memory section 4, 14: program memory section

5, 15 : 어드레스 카운터 수단부 6, 17 : 주변 장치부5, 15: address counter means 6, 17: peripheral device

7, 13 : 입력/출력 포트 8, 18 : 어드레스 버스7, 13: input / output port 8, 18: address bus

9, 19 : 데이터 버스 16 : 테스트부9, 19: data bus 16: test section

16-1 : 제1저장부 16-2 : 비교기16-1: first storage unit 16-2: comparator

16-3 : 제2저장부16-3: second storage unit

본 발명은 원칩 마이크로 컴퓨터(One-chip Micro Computer)에 관한 것으로, 특히 프로그램 메모리부를 테스트 할 때, 프로그램 메모리 내의 데이터가 출력포트를 통하여 직접 출력되지 않도록 하여, 프로그램 메모리내의 데이터의 원치 않는 유출을 방지하기에 적당하도록 한 원칩 마이크로 컴퓨터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a one-chip microcomputer. In particular, when testing a program memory unit, data in the program memory is not directly output through an output port, thereby preventing unwanted leakage of data in the program memory. A one-chip microcomputer suitable for the following.

제1도는 종래의 원칩 마이크로 컴퓨터의 구성블럭도이다.1 is a block diagram of a conventional one-chip microcomputer.

종래의 원칩 마이크로 컴퓨터는 인터럽트 콘트롤러(1), 중앙처리장치(2), 데이터 메모리부(3), 프로그램 메모리부(4), 어드레스 카운터 수단부(5), 주변장치부(6), 입력/출력 포트(7)의 기능부들로 구성되며, 각 기능부들은 어드레스 버스(8) 또는 데이터 버스(9)를 통하여 상호 연결되어 있다.The conventional one-chip microcomputer has an interrupt controller (1), a central processing unit (2), a data memory section (3), a program memory section (4), an address counter means section (5), a peripheral section section (6), input / It consists of the functional parts of the output port 7, each of which is interconnected via an address bus 8 or a data bus 9.

제1도와 같이 구성된 원칩 마이크로 컴퓨터를 테스트하기 위해서는 입력/출력 포트(7), 데이터 버스(9)를 통해 각 기능부에 데이터를 인가하고, 그 결과를 입력/출력 포트(7)를 통하여 출력시켜 기대값과 비교 판단하게 된다.To test the one-chip microcomputer configured as shown in FIG. 1, data is applied to each functional unit through the input / output port 7 and the data bus 9, and the result is output through the input / output port 7. The judgment is compared with the expected value.

프로그램 메모리부(4)에는 원칩 마이크로 컴퓨터의 용도에 따라서 프로그램 데이터가 다르게 코딩되어지는데, 프로그램 메모리부(4)에 적정한 정보가 코딩되었는지는 제2도의 종래 프로그램 메모리부 테스트 흐름도와 같이 테스트를 진행하여 판단한다.In the program memory unit 4, program data is coded differently according to the purpose of the one-chip microcomputer. Whether or not appropriate information is coded in the program memory unit 4 is tested as in the conventional program memory unit test flow chart of FIG. To judge.

먼저, 테스터가 어드레스 카운터 수단부(5)의 어드레스를 0번지로 초기화 지정한다. 이어서, 어드레스 카운터 수단부(5)에 지정된 어드레스(0번지)가 어드레스 버스(8)를 통해 프로그램 메모리부(4)에 인가되면, 인가된 해당 어드레스의 프로그램 메모리부(4) 데이터가 데이터 버스(9)를 통하여 입력/출력 포트(7)에 인가되어 출력된다.First, the tester initializes and designates the address of the address counter means unit 5 to zero address. Subsequently, when the address (address 0) specified in the address counter means section 5 is applied to the program memory section 4 via the address bus 8, the data of the program memory section 4 of the corresponding address is applied. 9) is applied to the input / output port 7 through the output.

테스터는 이 출력값을 기대값과 비교하여 일치하지 않으면 불량으로 판단하여 테스트를 마치고, 일치하면 어드레스 카운터 수단부(5)의 어드레스를 1번지 증가시켜서 위에 기술한 테스트 단계를 반복 수행한다.The tester compares the output value with the expected value, and if it does not match, determines that the test is bad, and the tester repeats the above-described test step by increasing the address of the address counter means unit 5 by one.

어드레스 카운터 수단부(5)의 끝번지 까지 테스트를 반복하여 프로그램 메모리부(4)로부터의 모든 출력값이 기대값과 일치하면, 원칩 마이크로 컴퓨터를 양품으로 판단하여 테스트를 최종완료한다.If the test is repeated to the end address of the address counter means section 5 and all output values from the program memory section 4 match the expected values, the one-chip microcomputer is judged as good quality, and the test is finally completed.

이와 같은 종래 원칩 마이크로 컴퓨터의 프로그램 메모리부의 테스트 방법은 프로그램 메모리부 내의 데이터를 직접 입력/출력 포트를 통하여 출력시켜, 기대값과 비교하여 판단하도록 되어 있어서, 프로그램 메모리부로부터 입력/출력 포트로의 데이터 전달 루트가 존재하게 되어, 실제 원칩 마이크로 컴퓨터를 사용하는 사용자측에서도 프로그램 메모리부내의 데이터를 출력받을 수 있으므로, 프로그램 메모리부의 데이터가 제조자의 의도와는 달리 유출될 위험이 있다.The test method of the program memory unit of the conventional one-chip microcomputer is to output the data in the program memory unit directly through the input / output port, and to compare the expected value with the expected value, so that the data from the program memory unit to the input / output port is determined. Since the transfer route exists, even the user who uses the actual one-chip microcomputer can receive the data in the program memory unit, so that the data of the program memory unit is leaked unlike the manufacturer's intention.

본 발명은 원칩 마이크로 컴퓨터의 테스트 시에 프로그램 메모리부의 데이터값이 외부로 유출되지 않도록 하는데 그 목적이 있다.An object of the present invention is to prevent data values of a program memory unit from being leaked to the outside during testing of a one-chip microcomputer.

이와 같은 목적의 본 발명은 어드레스 버스 및 데이터 버스에 의해 서로 연결된 인터럽트 콘트롤러와 중앙처리장치와 데이터 메모리부와 어드레스 카운터 수단부와 프로그램 메모리부와 주변장치부 그리고 입력/출력 포트를 포함하여 이루어지는 원칩 마이크로 컴퓨터에 테스트부가 부가되어 이루어진다.The present invention for this purpose is a one-chip microcomputer comprising an interrupt controller, a central processing unit, a data memory unit, an address counter means unit, a program memory unit, a peripheral unit unit, and an input / output port connected to each other by an address bus and a data bus. The test part is added to the computer.

테스트부는 프로그램 메모리부로부터 데이터 버스를 통하여 데이터를 입력받는 제1저장부와, 입력/출력 포트로부터 기대값을 입력받아서 기대값과 제1저장부에 저장되어 있는 데이터를 비교하여 두 입력값의 동일 여부를 출력하는 비교기, 비교기의 출력을 임시 저장하였다가 입력/출력 포트로 전달하는 제2저장부를 포함하여 이루어진다.The test unit compares the expected value and the data stored in the first storage unit by receiving the expected value from the input / output port, the first storage unit receiving data from the program memory unit through the data bus, and comparing the two input values with the same value. Comparator for outputting whether or not, and a second storage unit for temporarily storing the output of the comparator to pass to the input / output port.

제3도는 본 발명의 원칩 마이크로 컴퓨터의 일 실시예를 예시한 구성블럭도로서, 데이타 버스와 어드레스 버스로 상호 연결된 기능부와 테스트부로 이루어진다.3 is a block diagram illustrating an embodiment of a one-chip microcomputer of the present invention, and includes a functional unit and a test unit interconnected by a data bus and an address bus.

테스트부(16)를 제외한 나머지 구성요소들이 기능부의 구성요소들이다. 기능부의 구성요소 가운데 먼저, 인터럽트 콘트롤러(10)는 인터럽트 기능을 제어하고, 중앙처리장치(11)는 시스템 전체를 제어한다. 데이터 메모리부(12)에는 데이터가 저장되며, 입력/출력 포트(13)는 시스템 외부와의 입력/출력 작업을 수행한다. 프로그램 메모리부(14)에는 소정의 프로그램이 저장되며, 이 프로그램 메모리부는 어드레스 카운터 수단부(15)에 의해 어드레스가 지정된다. 특정 어드레스에 해당하는 프로그램 메모리부(14)의 데이터가 인출되면, 테스트부(16)는 인출된 데이터값의 기대값과 인출된 데이터값을 비교하여 그 결과를 출력한다. 이 밖에도 프린터, 키보드 등과 같은 주변 장치부(17)가 있다.The remaining components except for the test unit 16 are the components of the functional unit. Among the components of the functional unit, the interrupt controller 10 controls the interrupt function, and the central processing unit 11 controls the entire system. Data is stored in the data memory unit 12, and the input / output port 13 performs input / output operations with the outside of the system. The program memory unit 14 stores a predetermined program, which is addressed by the address counter means unit 15. When the data of the program memory unit 14 corresponding to the specific address is extracted, the test unit 16 compares the expected value of the extracted data value with the extracted data value and outputs the result. In addition, there is a peripheral unit 17 such as a printer or a keyboard.

테스트부(16)는 제1저장부(16-1)와 비교기(16-2), 제2저장부(16-3)로 구성된다.The test unit 16 includes a first storage unit 16-1, a comparator 16-2, and a second storage unit 16-3.

제1저장부(16-1)는 세부적으로 데이터 버스(19)를 통하여 프로그램 메모리부(14)에 연결되며, 특정 어드레스의 데이터값을 일시 저장한다. 비교기(16-2)는 입력/출력 포트(13)를 거쳐 외부로부터 특정 어드레스의 프로그램 메모리부(14)의 데이터에 대한 기대값, 즉 프로그램 제작자가 프로그램 메모리부의 각 어드레스에 입력하고자 했던 데이터를 입력받아서, 제1저장부(16-1)에 저장된 데이터값과 비교하여 그 결과를 출력한다. 제2저장부(16-3)는 비교기(16-2)의 출력을 일시 저장한다.The first storage unit 16-1 is specifically connected to the program memory unit 14 via the data bus 19, and temporarily stores data values of specific addresses. The comparator 16-2 inputs the expected value for the data of the program memory unit 14 at a specific address from the outside via the input / output port 13, that is, the data that the program maker wants to input to each address of the program memory unit. The result is compared with the data value stored in the first storage unit 16-1 and the result is output. The second storage unit 16-3 temporarily stores the output of the comparator 16-2.

제4도는 본 발명의 원칩 마이크로 컴퓨터의 프로그램 메모리부를 내장된 테스트부를 이용하여 테스트하는 방법에 관한 흐름도로서, 이를 제3도를 참조하여 설명하면 다음과 같다.FIG. 4 is a flowchart illustrating a method of testing by using a test unit in which a program memory unit of a one-chip microcomputer of the present invention is incorporated. Referring to FIG.

프로그램 메모리부(14)의 데이터 테스트 방법은 먼저, 어드레스 카운트 수단부(15)에 초기 어드레스(예를 들어 어드레스 0)를 인가하는 것으로서 시작된다. 어드레스 카운트 수단부(15)에 인가된 값에 따라서, 프로그램 메모리부(14)의 해당 어드레스의 데이터가 인출되어 테스트부(16)의 제1저장부(16-1)에 저장된다.The data test method of the program memory section 14 begins by first applying an initial address (for example, address 0) to the address counting means section 15. According to the value applied to the address counting means section 15, the data of the corresponding address of the program memory section 14 is extracted and stored in the first storage section 16-1 of the test section 16.

다음으로, 외부에서 상술한 제1저장부(16-1)에 저장되어 있는 데이터값에 대한 기대값이 입력/출력 포트(13) 및 데이터 버스(19)를 통하여 비교기(16-2)에 인가된다. 비교기(16-2)에서는 입력된 기대값과 제1저장부(16-1)에 저장된 데이터 값을 비교하여, 두 값이 서로 같으면 하이신호를 출력하고, 그 값이 다르면 로우신호를 출력하며, 출력된 값은 제2저장부(16-3)에 일시 저장된다.Next, the expected value for the data value stored in the above-described first storage unit 16-1 is applied to the comparator 16-2 via the input / output port 13 and the data bus 19. do. The comparator 16-2 compares the input expected value with the data value stored in the first storage unit 16-1, and outputs a high signal when the two values are the same, and outputs a low signal when the values are different. The output value is temporarily stored in the second storage unit 16-3.

제2저장부(16-3)에 일시 저장된 값이 데이터 버스(19)를 통하여 입력/출력 포트(13)에 전달되면, 그 값이 모두 로우신호일 때에는 해당 원칩 마이크로 컴퓨터가 불량임을 판정한 후 테스트를 종료하고, 만약 모두 하이신호인 경우에는 어드레스 카운터 수단부(15)에 지정된 어드레스가 끝번째 어드레스인가를 판단한다.When the value temporarily stored in the second storage unit 16-3 is transmitted to the input / output port 13 through the data bus 19, when the values are all low signals, the corresponding one-chip microcomputer determines that the defective one is bad and then tests it. If all are high signals, it is determined whether the address specified in the address counter means unit 15 is the last address.

만약 지정된 어드레스가 최종 어드레스가 아니면, 어드레스값을 1번지 증가시켜 어드레스 카운터 수단부(15)에 인가함으로써 상술한 테스트 과정이 반복 수행되도록 한다. 만약 지정된 어드레스가 최종 어드레스인 경우에는 해당 원칩 마이크로 컴퓨터가 양품임을 판정한 후 테스트를 종료한다.If the designated address is not the final address, the address value is increased by one and applied to the address counter means 15 so that the above-described test process is repeated. If the designated address is the final address, the test is terminated after determining that the one-chip microcomputer is good.

이와 같이, 본 발명의 원칩 마이크로 컴퓨터는 프로그램 메모리부를 테스트함에 있어서, 프로그램 메모리부내의 데이터를 외부로 출력하지 않고, 기대하는 데이터를 원칩 마이크로 컴퓨터에 내장한 테스트부에 인가하여, 시스템 내부에서 두 값을 비교하여 그 비교결과만을 출력하기 때문에 종래와 같은 프로그램 메모리부내의 데이터유출의 위험을 배제할 수 있다.As described above, in testing the program memory unit, the one-chip microcomputer of the present invention applies the expected data to the test unit built into the one-chip microcomputer without outputting the data in the program memory unit to the outside, thereby providing two values in the system. And compares the result of the comparison and outputs only the comparison result, thereby eliminating the risk of data leakage in the program memory section as in the prior art.

Claims (1)

어드레스 버스 및 데이터 버스에 의해 서로 연결된 인터럽트 콘트롤러와 중앙처리장치와 데이터 메모리부와 어드레스 카운터 수단부와 프로그램 메모리부와 주변장치부 그리고 입력/출력 포트를 포함하여 이루어지는 원칩 마이크로 컴퓨터에 있어서, 상기 프로그램 메모리부로부터 상기 데이터 버스를 통하여 데이터를 입력받는 제1저장부와, 상기 입력/출력 포트로부터 기대값을 입력받아서 상기 기대값과 상기 제1저장부에 저장되어 있는 데이터를 비교하여 두 입력값의 동일 여부를 출력하는 비교기와, 상기 비교기의 출력을 임시 저장하였다가 상기 입력/출력 포트로 전달하는 제2저장부로 이루어지는 테스트부를 포함하는 것을 특징으로 하는 원칩 마이크로 컴퓨터.A one-chip microcomputer comprising an interrupt controller, a central processing unit, a data memory section, an address counter means section, a program memory section, a peripheral section, and an input / output port connected to each other by an address bus and a data bus. A first storage unit for receiving data from the unit through the data bus, an expected value from the input / output port, and comparing the expected value with data stored in the first storage unit. And a test unit comprising a comparator for outputting whether the comparator is output and a second storage unit for temporarily storing the output of the comparator and transmitting the temporary output to the input / output port.
KR1019950047358A 1995-12-07 1995-12-07 One chip microcomputer KR0165818B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950047358A KR0165818B1 (en) 1995-12-07 1995-12-07 One chip microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047358A KR0165818B1 (en) 1995-12-07 1995-12-07 One chip microcomputer

Publications (2)

Publication Number Publication Date
KR970049547A KR970049547A (en) 1997-07-29
KR0165818B1 true KR0165818B1 (en) 1999-01-15

Family

ID=19438230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047358A KR0165818B1 (en) 1995-12-07 1995-12-07 One chip microcomputer

Country Status (1)

Country Link
KR (1) KR0165818B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3576457B2 (en) * 1999-05-11 2004-10-13 シャープ株式会社 One-chip microcomputer, control method thereof, and IC card using the same

Also Published As

Publication number Publication date
KR970049547A (en) 1997-07-29

Similar Documents

Publication Publication Date Title
US4503536A (en) Digital circuit unit testing system utilizing signature analysis
EP0464433A2 (en) Microcontroller device having remotely programmable EPROM & method of programming
US20050240389A1 (en) Virtual test environment
US20020194560A1 (en) Method of and apparatus for testing a serial differential/mixed signal device
KR0165818B1 (en) One chip microcomputer
US5704033A (en) Apparatus and method for testing a program memory for a one-chip microcomputer
US6019502A (en) Test circuits and methods for built-in testing integrated devices
US6816983B2 (en) Microprocessor internally provided with test circuit
EP0685075B1 (en) Device for testing connections provided with pulling resistors
JP2002312252A (en) Memory diagnostic device and diagnostic method
US6738940B1 (en) Integrated circuit including a test signal generator
KR900013609A (en) Event Limit Inspection Structures for Integrated Circuits
JP2869243B2 (en) Memory test equipment
JPH01316024A (en) Test equipment for d/a converter
US6253341B1 (en) IC test system
KR100336156B1 (en) Method and apparatus for testing counter and serial access memory
JP2000252800A (en) Comparator for differential signal and method for comparing differential signals
JP2920561B2 (en) Test method for one-chip microcomputer
JP2908401B1 (en) Test system
KR0166791B1 (en) Program memory testing device and method for one chip microcomputer
JPS5810853A (en) Integrated circuit
JPH10300824A (en) Testing device for semiconductor integrated circuit
JP2001153915A (en) Ic tester, and testing method for ic
JP2595263B2 (en) Automatic test pattern creation method
JP2001133516A (en) Circuit for testing semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee