KR0155522B1 - 병렬 상관기를 이용한 대역확산 pn코드 트랙킹 장치 - Google Patents

Abstract

본 발명은 병렬 상관기를 이용한 대역확산 PN 코드 트랙킹장치에 관한 것으로서, 종래기술은 다경로 채널을 통과한 신호를 수신할 때 다경로의 랜덤한 시간지연으로 인한 신호의 찌그러짐 현상에 의해 수신신호의 복조시 에러를 증가시켜 전체적인 성능을 저하시켰던 문제점이 있었다.

따라서 본 발명은 수신신호를 N개의 지연 레지스터를 통과시킨 후 자체 발생된 PN 코드 타이밍과 상관값을 계산하고 적분하며, 적분된 신호를 샘플링하여 최대 상관값을 선택한다.

그리고 최대 상관값을 갖는 시점을 기준으로 모듈로 N 계수기를 리셋시키고 모듈로 N 계수기에서 생성된 클럭으로 자체 PN 코드를 발생시키는 구성으로 되어 있는 것이다.

Description

병렬 상관기를 이용한 대역확산 PN 코드 트랙킹장치

제1도는 DLL 방식에서의 다경로 페이딩 채널로 인한 S 커브에 미치는 영향을 나타낸 도면.

제2도는 본 발명의 병렬 상관기를 이용한 새로운 PN 코드 트랙킹장치의 블록 구성도.

* 도면의 주요부분에 대한 부호의 설명

10a-10n : 다수개의 쉬프트 레지스터 20a-20n : 다수개의 곱셈기

30a-30n : 다수개의 적분기 40 : 선택부

50 : 모듈로(Modulo) 계수기 60 : PN 코드 생성기

본 발명은 병렬 상관기를 이용한 대역확산 PN 코드 트랙킹장치에 관한 것으로, 특히 다경로 페이딩 채널에서의 랜덤한 시간지연에도 안정되게 PN 코드 트래킹을 유지할 수 있도록 병렬 상관기를 이용한 새로운 PN 코드 트랙킹장치에 관한 것이다. 일반적으로 CDMA 대역 확산통신시스템에서 널리 사용되는 코드 트래킹 방식은 DLL(Delay Locked Loop) 코드 트래킹 방식이다. 이 방식은 자체에서 생성된 신호의 기준시간 보다 반칩 지연된 신호와 반칩 전진한 신호를 수신신호에 대해 상관값을 계산함으로써 자체 PN(Pseudo Noise) 코드와 수신한 PN 코드간 시간 오차를 알아낸다. 그리고 시간 오차를 제어함으로써 칩 동기를 이룬다. 이 방식은 열잡음에 대해서는 최적이나 다경로 페이딩 채널을 통과한 신호를 수신할 때는 다경로의 랜덤한 시간 지연으로 인하여 제1도와 같이 DLL의 S 커브가 찌그러지는 현상이 발생하고, 지연 시간으로 인하여 타이밍 에러 바이어스가 발생하게 된다. 이러한 현상은 불안정한 코드 트랙킹을 유발하여 결과적으로 수신신호의 복조시 에러를 증가시켜서 전체적인 성능의 저하가 생기는 문제점이 있다. 즉, 상기 현상으로 인하여 한 개의 칩시간 이내의 코드 동기가 깨어질 수 있다. 실제로 다경로 페이딩 시간 지연은 랜덤하므로 DLL 의 S 커브는 랜덤한 시간 에러 바이러스 특성을 갖게 된다.

따라서 본 발명은 상기 문제점을 해결하기 위해 대역확산통신시스템의 송수신 PN 코드의 동기가 한 개의 칩 시간이내에 이루어지도록 하는 PN코드 트랙킹에서 실내와 같은 다경로 페이딩 채널환경에서도 안정되게 동기를 유지시키는 병렬 상관기를 이용한 대역확산 PN 코드 트랙킹장치를 제공하는데 그 목적이 있다. 상기 목적을 달성하기 위한 본 발명의 기술적인 특징은, 수신신호의 한 칩내에서 △시간 만큼 N번 지연시키는 다수개의 신호지연수단, 상기 다수개의 신호지연수단에 의해 지연된 신호들을 내부에서 생성된 의사잡음(PN)코드와 곱하는 다수개의 곱셈수단 그리고 상기 곱셈수단에서 곱하여진 신호를 여러개의 칩 동안 적분하여 상관값을 계산하는 다수개의 적분수단으로 구성되어 최대 상관값을 생성하는 신호가 최적의 코드동기시점임을 알아내는 제1 수단과, 상기 다수개의 적분수단에서 생성된 신호들중 최대 상관값을 갖는 신호를 선택하는 선택수단, 상기 선택수단의 스위칭시간을 기준으로 자체 칩 클럭을 생성하는 모듈로 N계수 수단, 상기 모듈로 N계수수단에서 생성된 클럭에 따라 송신과 동일한 PN 코드를 생성하는 PN 코드생성수단으로 구성되어 수신신호의 다경로 지연시간을 추정하고 송신 PN 코드와 동일한 코드를 생성하는 제2 수단으로 구성된 것을 특징으로 한다. 이와같은 본 발명의 새로운 코드 트랙킹방법은 한 칩내에 PN 코드간 상관없이 시간 에러에 대해 반비례하는 함수관계를 이용한다. 한 개의 칩을 여러개의 적은 칩 시간으로 나누어서 계산한 후, 최대 상관값을 갖는 칩 시간을 선택함으로서 코드 트랙킹을 하는 특징이 있는 것이다.

이하, 본 발명을 첨부된 제2도에 의거하여 상세히 설명하면 다음과 같다.

제2도는 본 발명의 병렬 상관기를 이용한 대역확산 PN 코드 트래킹장치를 나타낸 것으로서, 그 구성은 도시된 바와 같이, 수신신호의 한 칩내에서 △시간 만큼 N번 지연시키는 다수개의 쉬프트 레지스터(10a-10n)와, 상기 다수개의 쉬프트 레지스터(10a-10n)에 의해 지연된 신호들을 내부에서 생성된 의사잡음(PN)코드와 곱하는 다수개의 곱셈기(20a-20n)와, 상기 곱셈기에서 곱하여진 신호를 여러개의 칩 동안 적분하여 상관값을 계산하는 다수개의 적분기(30a-30n)와, 상기 다수개의 적분기에서 생성된 신호들중 최대 상관값을 갖는 신호를 선택하기 위해 멀티플렉서를 이용하는 선택부(40)와, 상기 선택부(40)의 스위칭시간을 기준으로 자체 칩 클럭을 생성하는 모듈로(Modulo) N계수기(50)와, 상기 계수기(50)에서 생성된 클럭에 따라 송신과 동일한 PN 코드를 생성하는 PN 코드생성기(60)으로 구성되어 있다. 이와같은 구성에 의한 본 발명의 동작을 설명하면 다음과 같다. 제2도에서, 다수개의 N단 쉬프트 레지스터(10a-10n)이며, 수신된 신호를 Δ시간만큼 N 번 지연시키는 기능을 수행한다. 여기서 Δ시간은 한 개의 칩시간을 N로 세분한 시간이다. 상기 다수개의 쉬프트 레지스터(10a-10n)에서 출력된 N+1 개의 신호는 서로 Δ시간 만큼 떨어져 있으며 이들 신호들은 자체에서 생성된 PN 코드와 동시에 다수개의 곱셈기(20a-20n)에서 곱해진다. 이때 상기 다수개의 곱셈기는 2개의 입력된 신호를 곱하여 입력되는 신호가 (1,-1) 값을 갖는 구형파일때 곱해지는 신호로서 동일한 극성이면 '1'이고 다른 극성이면 '-1'값을 출력한다. 다수개의 곱셈기(20a-20n)의 출력신호는 다수개의 적분기(30a-30n)에 입력되어 여러 칩동안 더해진다. 상기 다수개의 적분기(30a-30n)는 적분기간이 길수록 신호대 잡음비가 커지지만 페이딩 특성으로 인하여 위상 특성이 변화할 수 있으므로 적절한 적분 기간을 선택해야 한다. 선택부(40)는 상기 N+1개의 적분기에서 출력된 신호기들의 크기를 판단하고 비교하여 가장 큰 신호를 선택한다. 신호 세기가 가장 큰신호를 선택하는 것은 입력된 수신신호와 자체에서 생성된 PN 코드간 상관값이 최대임을 의미하므로써 코드 트랙킹 시점을 정확히 알아내는 것이다. 이에 따라 모듈로 N 계수기(50)는 입력된 신호가 선택된 시점을 기준으로 N 배 만큼 클럭신호를 분주하여 실제 칩동기에 필요한 칩클럭을 발생하는 모듈로 N 클럭이며, 출력된 칩클럭은 PN 코드 생성기(60)에 입력된다. 이때 상기 모듈로 N 계수기(50)가 분주기로 동작할 때 선택부(40)의 스위칭 시점을 기준으로 하여 계수를 하기 때문에 모듈로 N 계수기(50)에서 출력되는 클럭은 전진 또는 후진을 하면서 입력된 수신신호의 타이밍을 추적하게 된다. PN 코드생성기(60)는 상기 모듈로 N 계수기(50)에서 발생된 클럭에 따라 송신단에서 사용한 동일한 PN 코드를 생성하여 상기 다수개의 곱셈기로 입력시킨다. 이때 모듈로 N 계수기(50)는 일반적으로 쉬프트 레지스터와 논리회로로 구현된다. 즉, 본 발명은 수신신호를 N개의 지연 레지스터를 통과시킨 후 자체 발생된 PN 코드 타이밍과 상관값을 계산하고 적분한 후 적분된 신호를 샘플링하여 최대 상관값을 선택한다. 그리고 최대 상관값을 갖는 시점을 기준으로 모듈로 N 계수기를 리셋시키고 모듈로 N 계수기에서 생성된 클럭으로 자체 PN 코드를 발생시키는 것이다. 이와같은 본 발명은 랜덤한 지연시간을 유발하는 다경로 페이딩 채널에서도 안정하게 칩동기를 이룰 수 있는 새로운 코드 트랙킹 방식으로서, 이는 위상정보를 정확하게 추정하는 동기식 방식에 적응할 수 있는 코드 트랙킹 장치이므로 신호대역폭이 채널의 코히어런스(coherence) 대역폭보다 적은 주파수의 비선택적 페이딩 채널에 적용할 수가 있는 것이다.

이상과 같은 본 발명은 다경로 페이딩 채널을 통하여 수신된 신호의 랜덤한 시간 지연을 한 개의 칩내에서 안정되게 추정하는 새로운 방식으로 DLL과 비교할 때 회로 구성이 간단하고 PLL (Phase Locked Loop)을 사용하지 않은 장점이 있다. 또한, 다경로 페이딩 채널의 타이밍 바이어스 에러를 방지하는 효과와 더불어 디지털 방식으로 구현이 간단하다.

Claims (1)

1. 수신신호의 한 칩내에서시간 만큼 N번 지연시키는 다수개의 신호지연수단, 상기 다수개의 신호지연수단에 의해 지연된 신호들을 내부에서 생성된 의사잡음(PN)코드와 곱하는 다수개의 곱셈수단 그리고 상기 곱셈수단에서 곱하여진 신호를 여러개의 칩 동안 적분하여 상관값을 계산하는 다수개의 적분수단으로 구성되어 최대 상관값을 생성하는 신호가 최적의 코드동기시점임을 알아내는 제1 수단과, 상기 다수개의 적분수단에서 생성된 신호들중 최대 상관값을 갖는 신호를 선택하는 선택수단, 상기 선택수단의 스위칭시간을 기준으로 자체 칩 클럭을 생성하는 모듈로 N계수 수단, 상기 모듈로 N계수수단에서 생성된 클럭에 따라 송신과 동일한 PN 코드를 생성하는 PN코드 생성수단으로 구성되어 수신신호의 다경로 지연시간을 추정하고 송신 PN 코드와 동일한 코드를 생성하는 제2 수단으로 구성된 것을 특징으로 하는 병렬 상관기를 이용한 대역확산 PN 코드 트랙킹장치.