KR0152837B1 - The start code detection apparatus of pal plus signal - Google Patents
The start code detection apparatus of pal plus signalInfo
- Publication number
- KR0152837B1 KR0152837B1 KR1019950012700A KR19950012700A KR0152837B1 KR 0152837 B1 KR0152837 B1 KR 0152837B1 KR 1019950012700 A KR1019950012700 A KR 1019950012700A KR 19950012700 A KR19950012700 A KR 19950012700A KR 0152837 B1 KR0152837 B1 KR 0152837B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- line
- data
- start code
- signal strength
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
- H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
- H04N11/16—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system the chrominance signal alternating in phase, e.g. PAL-system
- H04N11/167—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system the chrominance signal alternating in phase, e.g. PAL-system a resolution-increasing signal being multiplexed to the PAL-system signal, e.g. PAL-PLUS-system
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/465—Synchronisation of the PAL-switch
Abstract
본 발명은 팔플러스신호의 시작코드검출장치에 관한 것으로, 팔플러스(PAL+)신호의 세기가 작더라도 팔플러스신호의 시작코드를 검출할 수 있도록, 입력되는 팔플러스신호로부터 라인 '23'의 데이타를 라인23 데이타 추출부(200)에서 추출하고 추출된 라인23 데이타를 신호세기인식부(500)에서 인식한 상기 팔플러스신호의 세기에 따라 팔플러스규격의 시작코드패턴과 모든비트 또는 일부비트를 비교하여 시작코드를 검출한다. 또, 마스크신호생성기(406)를 이용해서 라인23의 WSS데이타구간을 검출해서 이 WSS데이타구간에서 시작코드를 검출함으로써 정확하게 시작코드를 검출하도록 한 것이다. 본 발명 팔플러스신호의 시작코드검출장치는 팔플러스 티브이나 브이씨알 등에 적용되어 시작코드를 검출하는데 적용된다.The present invention relates to an apparatus for detecting a start code of an arm plus signal, and to detect a start code of an arm plus signal even if the strength of the arm plus (PAL + ) signal is small. The start code pattern and all or some bits of the FalPlus standard according to the strength of the FalPlus signal extracted from the line 23 data extractor 200 and the extracted line 23 data is recognized by the signal strength recognizer 500. Compare with to detect the start code. In addition, the mask signal generator 406 is used to detect the WSS data section of the line 23 and to detect the start code in the WSS data section so as to accurately detect the start code. The start code detecting apparatus of the present invention arm plus signal is applied to detect the start code by applying to the Fal Plus TV or V-Cal.
Description
제1도는 종래 팔플러스신호의 시작코드검출장치 블럭도.1 is a block diagram of a start code detection apparatus of a conventional arm plus signal.
제2도는 제1도의 각부파형도.2 is an angular waveform diagram of FIG.
제3도는 팔플러스규격에 따라 정해진 일반적인 시작코드패턴을 보인 도면.3 is a diagram showing a general start code pattern determined according to the FalPlus specification.
제4도는 본 발명 팔플러스신호의 시작코드검출장치 블럭도.4 is a block diagram of an apparatus for detecting a start code of an arm plus signal according to the present invention.
제5도는 제4도의 시작코드비교부의 논리회로도.5 is a logic circuit diagram of a start code comparison unit of FIG.
제6도는 제4도에 마스크신호생성기를 추가시킨 도면.6 is a diagram illustrating a mask signal generator added to FIG. 4;
제7도는 제6도의 각부파형도.7 is an angular waveform diagram of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
200,400 : 라인23 데이타 추출부 201,401 : 슬라이서200,400: line 23 data extraction unit 201,401: slicer
202,402 : 마커생성기 203,403 : 마스킹부202,402: Marker generator 203,403: Masking part
204,404 : 직렬/병렬변환기 205,405 : 시작코드비교부204,404: Serial / Parallel Converter 205,405: Starting Code Comparison
300,500 : 신호세기인식부 301,501 : 신호세기검출기300,500: signal strength recognition unit 301,501: signal strength detector
302,502 : 레벨판별기 406 : 마스크신호생성기302,502 Level discriminator 406 Mask signal generator
본 발명은 팔플러스(PAL+) 티브이(TV)나 브이씨알(VCR)에 있어서 팔플러스신호의 시작코드(start code)를 검출하는 기술에 관한 것으로, 특히 입력되는 팔플러스신호의 세기가 작더라도 정확하게 시작코드를 검출하고 또 팔플러스신호의 라인 '23'의 WSS(Wide Screen Signalling)데이타구간에서 시작코드를 검출하는 팔플러스신호의 시작코드검출장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for detecting a start code of an arm plus signal in a PAL + TV or VCR. The present invention relates to a start code detection device for a Pal plus signal, which accurately detects a start code and detects a start code in a wide screen signaling (WSS) data section of a line '23' of the arm plus signal.
일반적으로 팔플러스 티브이나 브이씨알에서 팔플러스신호의 시작코드는 팔플러스신호의 23번째 라인 즉 라인 '23'에 실려져 있다.In general, the start code of the FalPlus signal is shown on the 23rd line of the FalPlus signal or line '23'.
팔플러스신호의 라인 23에 실린 팔플러스신호의 시작코드를 검출하기 위한 종래 팔플러스신호의 시작코드검출장치는, 제1도에 나타낸 바와같이, 입력되는 비디오신호(CVBS) 즉 팔플러스신호를 슬라이싱(slicing)해서 '슬라이싱된 데이타'를 출력하는 슬라이서(slicer)(101)와; 상기 팔플러스신호의 라인 23 구간에서 하이(H), 라인23 구간이외의 구간에서 로우(L)인 라인23신호를 생성, 출력하는 마커(Marker)생성기(102)와; 상기 마커생성기(102)에서 하이의 라인23신호가 출력될 때만 상기 슬라이서(101)의 슬라이싱된 데이타를 통과시키는 마스킹(Masking)부(103)와; 상기 마스킹부(103)에서 통과된 데이타를 24비트 데이타로 변환하는 직렬/병렬변환기(104)와; 상기 직렬/병렬변환기(104)의 24비트 데이타 즉 라인23 데이타와 팔플러스규격에 따라 정해진 '24비트의 시작코드패턴'을 비교해서 일치하면 시작코드가 검출되었음을 알리는 시작코드검출신호를 출력하는 시작코드비교부(105)로 구성된다.The conventional arm plus signal start code detection device for detecting the start code of the arm plus signal on line 23 of the arm plus signal, as shown in FIG. 1, slicing the input video signal CVBS, that is, the arm plus signal. a slicer 101 for slicing and outputting 'sliced data'; A marker generator 102 for generating and outputting a line 23 signal having a high L in a line 23 section other than a line 23 section of the PAL plus signal; A masking unit 103 for passing sliced data of the slicer 101 only when a high line 23 signal is output from the marker generator 102; A serial / parallel converter (104) for converting the data passed by the masking unit (103) into 24-bit data; When the 24 bit data of the serial / parallel converter 104, that is, the line 23 data and the '24 bit start code pattern 'determined according to the FalPlus specification are compared and matched, a start code detection signal indicating that the start code is detected is started. The code comparator 105 is provided.
이하, 작용을 설명한다.The operation will be described below.
비디오신호(CVBS) 즉 팔플러스신호가 입력되면, 슬라이서(101)는 상기 팔플러스신호와 일정레벨의 기준신호를 비교해서 기준신호보다 작은 팔플러스신호부분에 대해서는 로우(L), 기준신호보다 큰 팔플러스신호부분에 대해서는 하이(H)가 되는 '슬라이싱된 데이타'를 출력해서 마스킹부(103)의 일측에 입력한다.When a video signal CVBS, i.e., an arm plus signal, is input, the slicer 101 compares the arm plus signal with a predetermined level of reference signal, and thus, the low (L) for the arm plus signal portion smaller than the reference signal and larger than the reference signal. The sliced data, which is high (H), is output to the arm plus signal part and input to one side of the masking part 103.
도면부호 '102'의 마커생성기는 입력되는 수평, 수직동기신호(H)(V)에 입각해서 상기 팔플러스신호의 라인을 계수해서 제2도(a)에 나타낸 바와같이 팔플러스신호의 라인23구간을 찾고, 이 라인23구간에서 하이(H), 라인23구간이외의 구간에서 로우(L)인 제2도(b)와 같은 라인23신호를 생성, 출력하여 상기 마스킹부(103)의 다른 일측에 입력한다.A marker generator, denoted by '102', counts the line of the FalPlus signal based on the horizontal and vertical synchronous signal H (V) input, and as shown in FIG. Finds the section, and generates and outputs a line 23 signal as shown in FIG. 2 (b) that is high (H) in this line 23 section and low (L) in the section other than the line 23 section, Enter on one side.
마스킹부(103)는 라인23신호가 하이인 동안에 상기 슬라이서(101)에서 출력되는 슬라이싱된 데이타를 통과시켜서 24단의 플립플롭으로 된 직렬/병렬변환기(104)에 순차적으로 입력한다. 이때, 마스킹부(103)는 라인23신호가 로우인 동안에는 '로우신호'를 출력한다.The masking unit 103 sequentially passes through the sliced data output from the slicer 101 while the line 23 signal is high and sequentially inputs the serial / parallel converter 104 having 24 flip-flops. At this time, the masking unit 103 outputs a 'low signal' while the line 23 signal is low.
직렬/병렬변환기(104)는 상기 마스킹부(103)에서 통과된 데이타를 24비트 데이타로 변환해서 시작코드비교부(105)에 입력한다. 이때 이 24비트 데이타는 당연히 라인23 데이타임.The serial / parallel converter 104 converts the data passed by the masking section 103 into 24-bit data and inputs it to the start code comparison section 105. This 24-bit data is of course line 23 data.
시작코드비교부(105)는 상기 직렬/병렬변환기(104)로부터 입력된 라인23 데이타와 팔플러스규격에 따라 정해진 제3도와 같은 24비트의 시작코드패턴[000111100011110000011111]을 비트별로 비교해서 24비트 모두 일치할 때 시작코드검출신호를 출력하여 팔플러스신호의 시작코드가 검출되었음을 표시한다.The start code comparison unit 105 compares the line 23 data input from the serial / parallel converter 104 with the 24-bit start code pattern [000111100011110000011111] as shown in FIG. When it matches, the start code detection signal is output to indicate that the start code of the arm plus signal is detected.
이와같은 종래기술에 있어서의 문제점은, 입력되는 팔플러스신호의 세지가 어느 정도 작을 경우 슬라이서에서 출력되는 슬라이싱된 데이타가 불안정해져서 직렬/병렬변환기에서 출력되는 라인23 데이타와 팔플러스규격의 시작코드패턴이 몇 비트 일치하지 않게 되어서 팔플러스신호의 시작코드가 검출되지 않으며, 또 라인23의 WSS데이타구간이 아닌 다른 구간에서 시작코드가 검출될 우려가 있다는데 있다.This problem in the prior art is that the sliced data output from the slicer becomes unstable when the input of the arm plus signal is somewhat small, so that the line 23 data output from the serial / parallel converter and the start code pattern of the Palm Plus specification There is a possibility that the start code of the Arm Plus signal is not detected because these bits do not match, and the start code is detected in a section other than the WSS data section of the line 23.
본 발명은 이와같은 종래의 문제점이 감안되어 창안된 것이며, 본 발명의 목적은, 입력되는 팔플러스신호의 세기가 어느 정도 작더라도 시작코드를 정확하게 검출할 수 있는 팔플러스신호의 시작코드검출장치를 제공함에 있다.The present invention was conceived in view of such a conventional problem, and an object of the present invention is to provide a start code detecting apparatus for a arm plus signal that can accurately detect a start code even if the strength of an input arm plus signal is small to some extent. In providing.
본 발명의 다른 목적은, 라인23의 WSS데이타구간이 아닌 다른 구간에서 시작코드가 검출되지 않도록 WSS데이타구간을 검출, 이 WSS데이타구간에서 시작코드를 검출하는 팔플러스신호의 시작코드검출장치를 제공함에 있다.Another object of the present invention is to provide a start code detection device of an arm plus signal for detecting a WSS data section so as not to detect a start code in a section other than the WSS data section of line 23 and detecting the start code in the WSS data section. Is in.
상기 목적에 따른 팔플러스신호의 시작코드검출장치는, 제4도에 나타낸 바와같이, 팔플러스신호가 입력되면 상기 팔플러스신호의 라인23 데이타를 추출하는 라인23 데이타 추출부(200)와; 상기 라인23 데이타 추출부(200)에 입력되는 상기 팔플러스신호의 세기를 인식하는 신호세기인식부(300)와; 상기 신호세기인식부(300)에서 신호세기를 일정레벨이상으로 인식하면 상기 라인23 데이타 추출부(200)가 추출한 라인23 데이타의 전체비트와 팔플러스규격의 시작코드패턴의 전체비트를 비교하고 일정레벨이하로 인식하면 일부비트를 비교해서, 일치여부에 따라 상기 라인23 데이타 추출부(200)에서 추출된 라인23 데이타가 원하는 시작코드인지를 판단하여 시작코드검출신호를 출력하는 시작코드비교부(205)로 구성된다.The apparatus for detecting a start code of an arm plus signal according to the above object includes: a line 23 data extracting unit (200) for extracting line 23 data of the arm plus signal when the arm plus signal is input; A signal strength recognizing unit 300 for recognizing the strength of the FalPlus signal input to the line 23 data extracting unit 200; When the signal strength recognition unit 300 recognizes the signal strength above a predetermined level, the entire bit of the line 23 data extracted by the line 23 data extracting unit 200 and the entire bit of the start code pattern of the Palplus standard are compared and fixed. When it is recognized as a level or less, a comparison of some bits is performed, and a start code comparison unit for outputting a start code detection signal by determining whether the line 23 data extracted by the line 23 data extraction unit 200 is a desired start code according to the match or not ( 205).
상기 라인23 데이타 추출부(200)는, 입력되는 비디오신호(CVBS) 즉 팔플러스신호를 슬라이싱해서 '슬라이싱된 데이타'를 출력하는 슬라이서(201)와; 상기 팔플러스신호의 라인23구간에서 하이(H), 라인23구간에서 로우(L)의 라인23신호를 생성하는 마커생성기(202)와; 상기 마커 생성기(202)에서 생성된 라인23신호가 하이일 때만 상기 슬라이서(201)의 슬라이싱된 데이타를 통과시키는 마스킹부(203)와; 상기 마스킹부(203)에서 통과된 슬라이싱된 데이타를 24비트 데이타로 변환하는 직렬/병렬변환기(204)로 구성된다.The line 23 data extracting unit 200 includes a slicer 201 for slicing an input video signal (CVBS), i.e., an arm plus signal, to output 'sliced data'; A marker generator (202) for generating a line (23) signal of a high (H) line and a low (L) line in a line 23 section of said FalPlus signal; A masking unit (203) for passing the sliced data of the slicer (201) only when the line 23 signal generated by the marker generator (202) is high; The serializer / parallel converter 204 converts the sliced data passed by the masking unit 203 into 24-bit data.
상기 신호세기인식부(300)는, 상기 라인23 데이타 추출부(200)의 슬라이서(201)에 입력되는 팔플러스신호의 신호세기를 검출하여 8비트 신호세기 데이타로 표현하는 신호세기검출기(301)와, 상기 신호세기검출기(301)의 8비트 신호세기 데이타를 8비트의 문턱레벨데이타와 비교해서 문턱레벨이상인지 이하인지를 판별하는 레벨판별기(302)로 구성된다.The signal strength detecting unit 300 detects the signal strength of the FalPlus signal input to the slicer 201 of the line 23 data extracting unit 200 and expresses it as 8-bit signal strength data. And a level discriminator 302 for determining whether the 8-bit signal strength data of the signal strength detector 301 is equal to or greater than or equal to the threshold level by comparing the 8-bit threshold level data.
다른 실시예에서, 라인23 데이타 추출부는, 제6도를 참조하면, 입력되는 팔플러스신호를 슬라이싱해서 '슬라이싱된 데이타'를 출력하는 슬라이서(401)와; 상기 팔플러스신호의 라인23구간에서 하이, 라인23구간에서 로우의 라인23신호를 생성하는 마커생성기(402)와; 상기 마커생성기(402)의 라인23신호를 계수해서 라인23의 WSS데이타 구간에서 하이인 마스크신호(MASK)를 생성하는 마스크신호생성기(406)와; 상기 마스크신호생성기(406)에서 하이의 마스크신호(MASK)가 출력되는 동안에 상기 슬라이서(401)의 슬라이싱된 데이타를 통과시키는 마스킹부(403)와; 상기 마스킹부(403)에서 통과된 슬라이싱된 데이타를 24비트 데이타로 변환하는 직렬/병렬변환기(404)로 구성된다.In another embodiment, the line 23 data extracting unit may include: a slicer 401 slicing an input Falplus signal to output 'sliced data'; A marker generator (402) for generating a high line 23 signal in a line 23 section of the arm plus signal and a low line 23 signal in a line 23 section; A mask signal generator 406 for counting the line 23 signal of the marker generator 402 to generate a mask signal MASK that is high in the WSS data section of line 23; A masking unit 403 for passing the sliced data of the slicer 401 while the mask signal generator 406 outputs a high mask signal MASK; It consists of a serial / parallel converter 404 for converting the sliced data passed by the masking unit 403 into 24-bit data.
이하, 작용을 상세히 설명한다.Hereinafter, the operation will be described in detail.
비디오신호(CVBS) 즉 팔플러스신호가 입력되면, 라인23 데이타 추출부(200)의 슬라이서(201)는 그 팔플러스신호를 슬라이싱해서, 즉 기준신호이상인 팔플러스신호부분에 대해서는 하이 그리고 기준신호이하인 팔플러스신호부분에 대해서는 로우인 '슬라이싱된 데이타'를 구하고 이를 마스킹부(203)에 입력한다.When the video signal CVBS, i.e., the Arm Plus signal, is input, the slicer 201 of the line 23 data extractor 200 slices the Arm Plus signal, i.e., high and less than the reference signal for the Arm Plus signal portion that is greater than or equal to the reference signal. For the arm plus signal portion, the sliced data, which is low, is obtained and input to the masking unit 203.
한편, 마커생성기(202)는 수평, 수직동기신호(H)(V)에 입각해서 상기 팔플러스신호의 라인을 계수하여 팔플러스신호의 라인23구간에서 하이, 라인23구간 이외의 구간에서 로우인 라인23신호를 출력, 상기 마스킹부(203)에 입력한다.On the other hand, the marker generator 202 counts the line of the FalPlus signal based on the horizontal and vertical synchronous signal (H) (V) to be high in the line 23 section of the Falplus signal and low in the section other than the line 23 section. A line 23 signal is output to the masking unit 203.
마스킹부(203)는 상기 마커생성기(202)로부터 하이인 라인23신호가 입력될 때 상기 슬라이서(201)로부터 입력받은 슬라이싱된 데이타를 통과시켜서 직렬/병렬변환기(204)에 입력한다.The masking unit 203 passes through the sliced data received from the slicer 201 and inputs the serial / parallel converter 204 when the line 23 signal that is high is input from the marker generator 202.
직렬/병렬변환기(204)는 상기 마스킹부(203)에서 통과된 데이타를 24비트 데이타로 변환해서 클럭펄스에 따라 시작코드비교부(205)에 입력한다. 이때 이 24비트 데이타는 당연히 라인 '23'의 데이타임.The serial / parallel converter 204 converts the data passed by the masking unit 203 into 24-bit data and inputs it to the start code comparing unit 205 according to the clock pulse. This 24-bit data is of course the data on line '23'.
한편, 도면부호 '300'의 신호세기인식부측에서, 신호세기검출기(301)는 상기 라인23 데이타 추출부(200)의 슬라이서(201)에 입력되는 팔플러스신호의 세기를 검출하고 검출된 신호세기를 8비트(256레벨)(신호세기 데이타)의 형태로 레벨판별기(302)에 입력한다.On the other hand, at the signal strength recognition unit of '300', the signal strength detector 301 detects the strength of the Arm Plus signal input to the slicer 201 of the line 23 data extractor 200 and detects the signal strength. Is input to the level discriminator 302 in the form of 8 bits (256 levels) (signal strength data).
레벨판별기(302)는 상기 8비트의 신호세기 데이타와 외부로부터의 문턱레벨 데이타(역시, 8비트)와를 비교해서, 상기 신호세기 데이타가 문턱레벨 데이타의 값보다 크면 '로우', 작거나 같으면 '하이'인 신호세기판별신호를 출력해서 상기 시작코드비교부(205)에 입력한다.The level discriminator 302 compares the 8-bit signal strength data with an external threshold level data (also, 8 bits), and if the signal strength data is greater than the value of the threshold level data, 'low', less than or equal to A high signal strength discrimination signal is output and input to the start code comparator 205.
시작코드비교부(205)는 하이의 신호세기판별신호가 입력되느냐 로우의 신호세기판별신호가 입력되느냐에 따라 앞서 라인23 데이타 추출부(200)의 직렬/병렬변환기(204)로부터 입력된 라인23 데이타(24비트)와 팔플러스규격에 따라 정해진 시작코드패턴을 두 모드로 구분해서 비교하게 되는데, 즉, 상기 레벨판별기(302)로부터 로우의 신호세기 판별신호가 입력되면 하기의 (1)전체비트 비교모드(Full Comparison Mode)에 따라, 하이의 신호세기판별신호가 입력되면 하기의 (2)일부비트 비교모드(Half Comparison Mode)에 따라, 라인23 데이타와 팔플러스규격의 시작코드패턴을 비교해서 두 데이타의 각 비트가 일치하면 시작코드검출신호를 출력해서 시작코드가 검출되었음을 표시한다.The start code comparing unit 205 previously inputs the line 23 input from the serial / parallel converter 204 of the line 23 data extracting unit 200 according to whether a high signal strength discrimination signal is input or a low signal strength discrimination signal is input. Data (24 bits) and a start code pattern determined according to the FalPlus specification are divided into two modes. That is, when the signal strength determination signal of the row is input from the level discriminator 302, the following (1) When the signal strength discrimination signal of high is input according to the bit comparison mode (Full Comparison Mode), line 23 data is compared with the start code pattern of the Palplus standard according to the following (2) Half comparison mode. Therefore, if each bit of the two data coincides, the start code detection signal is output to indicate that the start code is detected.
(1) 전체비트 비교모드(1) All bit comparison mode
이 전체비트 비교모드에서는, 입력되는 팔플러스신호의 세기가 큰 경우에 선택되는 모드로서, 상기 팔플러스신호의 세기가 커서 왜곡이 없으므로 라인23 데이타의 24비트와 팔플러스규격의 시작코드패턴의 24비트를 비트별로 비교한다.In this full-bit comparison mode, the mode is selected when the strength of the input Armplus signal is large. Since the strength of the Armplus signal is large and there is no distortion, 24 bits of line 23 data and 24 of the start code pattern of the Palm Plus standard are included. Compare bits bit by bit.
(2) 일부비트 비교모드(2) Some bit comparison mode
이 일부비트 비교모드에서는, 입력되는 팔플러스신호의 세기가 작은 경우에 선택되는 모드로서, 열화로 인해 상기 팔플러스신호의 세기가 작아서 왜곡이 심하므로 24비트 전부를 비교하지 않는다. 즉 팔플러스규격의 시작코드패턴에서 전후에 천이(transition)가 없는 비트만을 비교한다. 즉 제3도에서 2번째, 5번째, 6번째, 9번째, 12번째, 13번째, 16번째~18번째, 21번째~23번째의 비트, 도합 12개의 비트(전체 24비트의 1/2)만을 비교한다. 이에따라 정확하게 시작코드를 검출할 수 있게 된다.In this partial bit comparison mode, the mode is selected when the strength of the input Armplus signal is small. Since the strength of the Armplus signal is low due to deterioration, the distortion is severe, and thus all 24 bits are not compared. That is, only the bits without transitions before and after are compared in the start code pattern of the FalPlus standard. In other words, the second, fifth, sixth, ninth, twelfth, thirteenth, sixteenth to eighteenth, 21st to 23rd bits, and a total of 12 bits (half of all 24 bits) in FIG. Compare only. Accordingly, the start code can be detected accurately.
제5도는 제4도의 시작코드비교부(205)의 논리회로도로서, 25개의 앤드게이트(AND23~AND0)(AND24)와 12개의 오아게이트(OR11~OR0)로 되어 있다.5 is a logic circuit diagram of the start code comparator 205 shown in FIG. 4, and includes 25 AND gates AND23 to AND0 (AND24) and 12 OOR gates OR11 to OR0.
제6도는 본 발명의 다른 실시예로, 라인23 데이타 추출부의 구성을 달리한 경우로, 도면부호 '400'으로 나타내어져 있다.6 is another embodiment of the present invention, in which the configuration of the line 23 data extracting unit is different, and is indicated by the reference numeral '400'.
즉, 라인23 데이타 추출부(400)는 라인23의 WSS데이타구간에서 시작코드가 검출되도록 제4도와 같은 라인23 데이타 추출부(200)의 구성에 마스크신호생성기(406)를 더 포함시켜 구성한다.That is, the line 23 data extractor 400 further includes a mask signal generator 406 in the configuration of the line 23 data extractor 200 as shown in FIG. 4 so that the start code is detected in the WSS data section of the line 23. .
즉, 마스크신호생성기(406)는 라인23의 하강에지에서 WSS데이타구간이 시작되는 지점까지 11[㎲]이고, WSS데이타구간의 폭이 27.4[㎲]인 점을 감안해서, 마커생성기(402)로부터 입력되는 제7도(b)의 라인23신호를 클럭신호에 따라 계수하여 제7도 (c)에 나타낸 바와같이 제7도 (a)의 WSS데이타구간에서 하이인 마스크신호(MASK)를 생성하여 마스킹부(403)에 입력해 줌으로써, 라인23의 WSS데이타구간에서 시작코드를 검출하도록 한 것이다.That is, the mask signal generator 406 is 11 [㎲] from the falling edge of the line 23 to the point where the WSS data section starts, and the marker generator 402 in consideration of the fact that the width of the WSS data section is 27.4 [㎲]. The line 23 signal of FIG. 7 (b) inputted from FIG. 7 is counted according to the clock signal to generate a mask signal MASK which is high in the WSS data section of FIG. 7 (a) as shown in FIG. By inputting to the masking unit 403, the start code is detected in the WSS data section of line 23.
이상에서 상세히 설명한 바와같이, 본 발명은 입력되는 팔플러스신호로부터 라인 '23' 데이타를 라인23 데이타 추출부에서 추출하고 추출된 라인23 데이타를 신호세기인식부에서 인식한 상기 팔플러스신호의 세기에 따라 팔플러스규격의 시작코드패턴과 모든비트 또는 일부 비트를 비교해서 검출하고, 또 마스크신호생성기를 이용해서 라인23의 WSS데이타구간을 검출해서 이 WSS데이타구간에서 시작코드를 검출하기 때문에 정확하게 시작코드를 검출할 수 있다는 효과가 있다.As described in detail above, the present invention extracts the line '23' data from the input Falplus signal by the line 23 data extracting unit and extracts the extracted line 23 data by the signal strength recognition unit. As a result, the start code pattern of the Arm Plus standard is detected by comparing all or some bits, and the WSS data section of line 23 is detected by using a mask signal generator to detect the start code in this WSS data section. There is an effect that can be detected.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950012700A KR0152837B1 (en) | 1995-05-20 | 1995-05-20 | The start code detection apparatus of pal plus signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950012700A KR0152837B1 (en) | 1995-05-20 | 1995-05-20 | The start code detection apparatus of pal plus signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960043925A KR960043925A (en) | 1996-12-23 |
| KR0152837B1 true KR0152837B1 (en) | 1998-10-15 |
Family
ID=19415013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950012700A KR0152837B1 (en) | 1995-05-20 | 1995-05-20 | The start code detection apparatus of pal plus signal |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0152837B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388673B1 (en) * | 2001-05-18 | 2003-06-25 | 삼성전자주식회사 | displaying device and controlling method thereof |
-
1995
- 1995-05-20 KR KR1019950012700A patent/KR0152837B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960043925A (en) | 1996-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3362850B2 (en) | Auxiliary video data slicer | |
| US7176979B2 (en) | Synchronization pulse detection circuit | |
| KR100789680B1 (en) | Clock generation circuit and teletext broadcasting data sampling circuit | |
| US6675326B1 (en) | Method and apparatus for detecting a data receiving error | |
| KR0152837B1 (en) | The start code detection apparatus of pal plus signal | |
| KR100230026B1 (en) | Method and apparatus for detecting a sequence of clock reference pulses | |
| US7777813B2 (en) | Color burst automatic detection device | |
| KR950005765Y1 (en) | Apparatus for generating vertical sync signal for digital tv | |
| KR940008661B1 (en) | Data slicer for caption image device | |
| KR0136568B1 (en) | Method and appartus for detecting frame synchronization in mac signals | |
| JP2006333456A (en) | Sampling clock generation circuit and teletext broadcasting data sampling circuit | |
| JP2627890B2 (en) | Decoding circuit | |
| KR100215461B1 (en) | Detecting device and method of synchronous signal | |
| KR940004391Y1 (en) | Teletext data detecting circuit | |
| KR0139181B1 (en) | Sync signal separation apparatus | |
| KR19980703637A (en) | Vertical synchronization signal detector | |
| KR0146430B1 (en) | An automatically discrimination circuit of a brightness signal | |
| JP2003134355A (en) | Standard/nonstandard discriminating apparatus for television signal | |
| JPH05328168A (en) | Synchronizing signal detector | |
| WO2007052675A1 (en) | Text broadcast judging circuit | |
| JPH07336555A (en) | Synchronous signal discrimination device | |
| JPH0471375B2 (en) | ||
| JPH09135426A (en) | Indentification control signal processing circuit | |
| JPH08237750A (en) | Key scanning method and its circuit | |
| JPH05292550A (en) | Dial pulse recognizing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010329 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |