KR0147551B1 - Pan vector interface circuit for mac display with 16:9 ratio on the 4:3 ratio monitor - Google Patents
Pan vector interface circuit for mac display with 16:9 ratio on the 4:3 ratio monitorInfo
- Publication number
- KR0147551B1 KR0147551B1 KR1019920010477A KR920010477A KR0147551B1 KR 0147551 B1 KR0147551 B1 KR 0147551B1 KR 1019920010477 A KR1019920010477 A KR 1019920010477A KR 920010477 A KR920010477 A KR 920010477A KR 0147551 B1 KR0147551 B1 KR 0147551B1
- Authority
- KR
- South Korea
- Prior art keywords
- fan vector
- fan
- signal
- screen
- vector data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/04—Systems for the transmission of one television signal, i.e. both picture and sound, by a single carrier
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/008—Vector quantisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
- H04N7/083—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical and the horizontal blanking interval, e.g. MAC data signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Computer Graphics (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Color Television Systems (AREA)
- Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
이 발명은 D2-MAC 방송을 수신하기 위한 D2-MAC수신기에 관한 것으로서, D2-MAC 방송에 16:9 화면방송을 할 경우 팬 벡터가 기존의 4:3 화면비의 수상기에서의 팬 벡터에 대응되도록 하기 위하여 D2-MAC 방송신호의 라인 625에 화면에서 영상이 어느 위치에 디스플레이되는가에 대한 정보인 팬 벡터 데이타를 실어 송신하면 수신측에서 MAC 신호의 라인 625를 디코딩하여 송신측에서 보낸 팬 벡터를 이용하여 16:9 화면을 4:3화면으로 볼 수 있도록 16:9 화면과 4:3 화면의 수평 비율인 16:12에 해당하는 만큼인 휘도신호와 색차신호의 샘플개수인 523개와 262개를 휘도신호 및 색차신호 샘플카운터에서 샘플링하여 색차신호 및 휘도신호용 팬 벡터 데이타 변환부에서 출력되는 PC0∼PC7 및 PY0∼PY7을 이용하여 휘도 및 색차신호 메모리부에서 4:3 화면에 대응하는 휘도신호 및 색차신호가 출력되게 함으로써 16:9 의 횡장화면을 위한 영상이 4:3 화면에서도 정보의 손실 없이 디스플레이되게 한 것이다.The present invention relates to a D2-MAC receiver for receiving a D2-MAC broadcast. When a 16: 9 screen broadcast is performed on a D2-MAC broadcast, the fan vector corresponds to a fan vector in a conventional 4: 3 aspect ratio receiver. In order to transmit the pan vector data, which is information on which position of the image is displayed on the screen, to the line 625 of the D2-MAC broadcasting signal, the receiver decodes the line 625 of the MAC signal and uses the pan vector sent from the transmitter. 523 and 262 samples of luminance signal and chrominance signal corresponding to 16:12, which is the horizontal ratio of 16: 9 screen and 4: 3 screen, are displayed. A luminance signal and a color corresponding to a 4: 3 screen in the luminance and chrominance signal memory unit using PC0 to PC7 and PY0 to PY7 sampled by the signal and chrominance signal sample counter and output from the fan vector data converter for the chrominance signal and the luminance signal. The picture for the 9 traverse the screen 4: is one to be displayed without loss of information in the third screen 16 by making the signal is output.
Description
제1도는 이 발명에 따른 4:3 수상기에 16:9에 MAC화면을 디스플레이하기 위한 팬 벡터 인터페이스회로의 일실시예를 나타낸 블럭도,1 is a block diagram showing an embodiment of a fan vector interface circuit for displaying a MAC screen at 16: 9 on a 4: 3 receiver according to the present invention;
제2도는 일반적인 IM버스의 규격파형도,2 is a standard waveform diagram of a general IM bus,
제3도는 제1도의 상세회로도이다.3 is a detailed circuit diagram of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
100 : 팬 벡터 어드레스 디코딩부 110 : 비트 매칭부100: fan vector address decoding unit 110: bit matching unit
120,210 : 카운터 200 : 팬 벡터 데이타 리드부120,210: counter 200: fan vector data lead portion
220 : 래치 300: 펜 백터 데이타 변환부220: latch 300: pen vector data conversion unit
310,320 : 색차신호 및 휘도신호 팬 벡터 데이타 변환부310,320: color difference signal and luminance signal fan vector data converter
311,312,321,322 : 전가산기 MICOM : 마이콤311,312,321,322: Full adder MICOM: Micom
SR1,SR2 : 쉬프트 레지스터 NOR1 : 노아 게이트SR1, SR2: Shift register NOR1: Noah gate
AND1 : 앤드 게이트 DFF1 : D플립플롭AND1: AND gate DFF1: D flip flop
이 발명은 유럽향 D2-MAC 방송을 수신하기 위한 D2-MAC 수신기에 관한 것으로서, 더욱 상세하게는 현재 유럽향 D2-MAC 방송에 16:9의 화면방송을 할 경우 기존의 4:3 수상기로 팬(Pan)조정이 되면서 수상 가능토록 하는 4:3 수상기에 16:9의 MAC화면을 디스플레이하기 위한 팬 벡터(Pan Vector)인터페이스회로에 관한 것이다.The present invention relates to a D2-MAC receiver for receiving a D2-MAC broadcast for Europe, and more particularly, to a fan of a conventional 4: 3 receiver when a 16: 9 screen is broadcasted to a D2-MAC broadcast for Europe. A pan vector interface circuit for displaying a 16: 9 MAC screen on a 4: 3 receiver to be adjusted while receiving a pan.
일반적으로 현재 세계 각국에서 사용되고 있는 NTSC, PAL, SECOM 방송들은 휘도신호와 색차신호를 동일 라인상에 실어 전송하므로 크로스 컬러(Cross Color)현상이 번번히 발생되어 화질이 열화되는 단점이 나타남에 따라 휘도신호와 색차신호를 분리하여 전송하는 D2-MAC방송이 등장하였다.In general, NTSC, PAL, and SECOM broadcasts used in various countries around the world transmit luminance signals and chrominance signals on the same line. Therefore, cross color phenomenon occurs repeatedly, resulting in deterioration of image quality. D2-MAC broadcasting that separates and transmits the color difference signal has appeared.
현재 유럽에서 주고 방송되고 있는 D2-MAC 방송은 음성 및 데이타부와 영상신호부가 한 라인에 시분할 형태로 나뉘어져 전송되며, 또한 영상신호는 휘도신호와 색차신호로 나누어 전송되며 휘도신호는 매 라인마다 실려 보내지며 색차신호는 U신호(B-Y)와 V신호(R-Y)로 나뉘어져 서로 교대로 전송된다.The D2-MAC broadcasting, which is currently being broadcasted and broadcast in Europe, is divided into a voice and data part and a video signal part in a time-divided form on one line, and the video signal is divided into a luminance signal and a color difference signal, and the luminance signal is loaded every line The color difference signal is divided into a U signal BY and a V signal RY, which are alternately transmitted.
또한, D2-MAC 방송은 화면의 가로 세로의 비(Aspect Ratio)가 4:3인 화면뿐만 아니라 16:9의 화면을 디스플레이할 수 있는 영상의 전송이 가능하다.In addition, the D2-MAC broadcast may transmit an image capable of displaying a 16: 9 screen as well as a screen having an aspect ratio of 4: 3.
따라서 16:9 화면을 위한 영상신호가 전송되어 올 경우 수신측에서 16:9 화면용 횡장 TV를 가지고 있다면 송신측에서 전송한 원래신호가 가지고 있는 정보의 손실없이 완전한 수신이 가능하다.Therefore, when a video signal for 16: 9 screen is transmitted, if the receiver has a 16: 9 screen TV, it is possible to receive completely without losing information of the original signal transmitted from the transmitter.
그러나 4:3 화면비의 수상기에서는 16:9의 화면을 디스플레이할 수 있는 영상이 전송되어 올 경우 송신측에서 전송한 원래신호가 가지고 있는 정보의 손실없이 수신하는 기능을 갖추고 있지 아니하므로 16:9 화면을 위한 영상이 송신측으로부터 전송되어 올 경우 원래의 신호가 가지고 있는 모든 정보를 디스플레이 하는 것이 불가능하다.However, the 4: 3 aspect receiver does not have the function of receiving the loss of the information of the original signal transmitted from the transmitter when the image capable of displaying the 16: 9 screen is transmitted. It is impossible to display all the information of the original signal when the video for the image is transmitted from the transmitting side.
이 발명은 이러한 문제점을 해결하기 위한 것으로, 이 발명의 목적은 16:9의 화면을 위해 송신되는 영상을 잘라내어 4:3 비율의 화면에서 수신할 수 있도록 하기 위한 것으로 팬 벡터를 MAC영상신호의 625라인에 실어 송신하여 수신측에서 라인 625를 디코딩하여 디코딩된 팬 벡터를 이용하여 4:3 화면의 수상기에서도 16:9의 MAC화면의 영상을 디스플레이할 수 있도록 한 4:3 수상기에 16:9의 MAC화면을 디스플레이하기 위한 팬 벡터 인터페이스회로를 제공함에 있다.The present invention has been made to solve this problem, and an object of the present invention is to cut a video transmitted for a 16: 9 screen and to receive the video at a 4: 3 ratio screen. On the 4: 3 receiver, the receiver side decodes the line 625 and transmits the 16: 9 MAC image on the 4: 3 receiver using the decoded pan vector. The present invention provides a fan vector interface circuit for displaying a MAC screen.
즉, 이 발명은 D2-MAC 디코더에서 16:9화면의 수직측을 기존 4:3(12:9)화면의 수직측과 같은 길이로 잡고 수평길이의 차인 16:12만큼을 잘라내어 기존의 4:3 수상기에서도 16:9의 화면을 볼 수 있도록 하기 위한 것으로 한 라인당 휘도 및 색차신호 샘플개수가 원래 697개와 349개이므로 16:9화면을 기존의 4:3수상기로 보려면 16:12 비율만큼은 523개와 262개만을 원래 샘플에서 추출하여 라인 625에 한 라인에서 휘도 및 색차신호의 샘플 추출을 몇 번째 샘플부터 추출해야 정보의 손실없이 디스플레이가 가능한가에 대한 정보를 갖는 팬 벡터를 실어 보내어 수신측에서 라인 625를 디코딩함으로써 16:9의 화면에 대응하도록 송신되는 영상을 4:3 수상기에도 정보의 누락없이 완전한 화면으로 수신할 수 있도록 한 것이다.That is, in the present invention, the vertical side of a 16: 9 screen is the same length as the vertical side of an existing 4: 3 (12: 9) screen in the D2-MAC decoder, and a 16:12 difference in horizontal length is cut out. 3 To allow 16: 9 screens to be viewed on the receiver, the number of luminance and chrominance signal samples per line is 697 and 349. Only the 262 and 262 samples are extracted from the original sample, and from the first sample, the luminance and chrominance signal sampling must be extracted from one line on line 625 to send a fan vector containing information on whether the display can be performed without loss of information. By decoding the 625, a video transmitted to correspond to a 16: 9 screen can be received in a full screen without missing information even in a 4: 3 receiver.
이러한 목적을 달성하기 위한 이 발명의 특징은 D2-MAC 방송 수신기에 있어서, IM버스를 통해 팬 벡터가 포함된 어드레스 및 팬 벡터 데이타가 포함된 데이타와 클럭을 출력하는 마이콤과, 상기 마이콤에 연결되어 상기 IM버스에 실려오는 팬 벡터의 어드레스를 디코딩하는 팬 벡터 어드레스 디코딩부와, 상기 마이콤 및 팬 벡터 어드레스 디코딩부에 연결되어 디코딩된 팬 벡터의 어드레스가 송신측에서 전송한 어드레스와 매칭되었을 경우 데이타 라인에 실린 팬 벡터를 최하위 비트부터 읽기 시작하는 팬 벡터 데이타 리드부와, 상기 팬 벡터 데이타 리드부에 연결되어 읽혀진 팬 벡터 데이타를 4:3 화면에 대응하는 휘도신호 및 색차신호용 팬 벡터 값으로 변환하는 팬 벡터 데이타 변환부와, 상기 팬 벡터 데이타 변환부에 연결되어 상기 팬 벡터 데이타 변환부로부터의 4:3화면에 대응하는 휘도신호 및 색차신호용 팬 벡터 데이타 변환부로부터의 4:3 화면에 대응하는 휘도신호 및 색차신호용 팬 벡터 값에 따라 523,262의 휘도신호 및 색차신호 샘플을 읽어내는 휘도신호 및 색차신호 샘플카운터와, 상기 휘도신호 및 색차신호 샘플카운터에 연결되어 휘도신호 및 색차신호 샘플 카운터로부터 발생되는 어드레스에 따라 저장된 휘도 및 색차신호를 출력하는 휘도신호 및 색차신호 메모리로 구비되는 수상기에 16:9의 화면을 디스플레이하기 위한 팬 벡터 인터페이스회로에 있다.In order to achieve the above object, the present invention provides a D2-MAC broadcast receiver comprising: a microcomputer outputting a clock and data including a fan vector and a fan vector data through a IM bus; A fan vector address decoding unit for decoding an address of the fan vector carried on the IM bus, and a data line connected to the micom and fan vector address decoding unit when the address of the decoded fan vector matches the address transmitted from the transmitting side. A fan vector data read section which starts reading the fan vector contained in the least significant bit and the fan vector data connected to the fan vector data read section into a fan vector value for a luminance signal and a color difference signal corresponding to a 4: 3 screen. A fan vector data converter and a fan vector data converter connected to the fan vector data converter The luminance signal and the color difference signal pan vector data corresponding to the 4: 3 screen from the affected part The luminance signal and the color difference signal samples of 523,262 are read out according to the luminance signal and the color difference signal pan vector values corresponding to the 4: 3 screen from the converter. And a luminance signal and a color difference signal memory connected to the luminance signal and the color difference signal sample counter, and outputting the stored luminance and color difference signals according to addresses generated from the luminance signal and the color difference signal sample counter. In the fan vector interface circuit for displaying a 16: 9 screen on the receiver.
이하, 이 발명의 바람직한 일실시예를 첨부도면을 참조로 하여 상세히 설명한다.Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
제1도는 이 발명에 따른 4:3 수상기에 16:9의 화면을 디스플레이하기 위한 팬 벡터 인터페이스회로의 일실시예를 나타낸 블럭도로써, IM버스 통해 클럭과 아이덴티티(Identity :이하 ID라 함) 라인(Identity Line : 이하 IL이라 함)의 ID신호의 로직 상태에 따라 데이타 라인(Datd Lind : 이하 DL이라 함)에 팬 벡터에 대한 어드레스 및 팬 벡터 데이타를 출력하는 마이콤(MICOM)에 팬 벡터 어드레스 디코딩부(100)를 연결시켜 상기 IM 버스에 실려오는 팬 벡터 어드레스를 디코딩한다.1 is a block diagram showing an embodiment of a fan vector interface circuit for displaying a 16: 9 screen on a 4: 3 receiver according to the present invention, wherein a clock and an identity line (hereinafter referred to as an ID) line are provided through an IM bus. Decoding the fan vector address to MICOM outputting the fan vector address and the fan vector data to the data line (Datd Lind: DL) according to the logic state of the ID signal (hereinafter referred to as IL). The unit 100 is connected to decode a fan vector address carried on the IM bus.
그리고 상기 마이콤(MICOM)의 데이타 라인(DL) 및 팬 어드레스 디코딩부(100)에는 팬 벡터 데이타 리드부(200)를 연결시켜 상기 어드레스 디코딩부(100)에서 디코딩된 팬 벡터의 어드레스가 송신측에서 전송한 어드레스와 매칭되었을 경우 데이타 라인(DL)에 실린 팬 벡터를 최하위 비트(Least Significant Bit : 이하, LSB라 함)부터 읽기 시작한다.The fan vector data read unit 200 is connected to the data line DL and the fan address decoding unit 100 of the MICOM so that the address of the fan vector decoded by the address decoding unit 100 is transmitted at the transmitting side. If it matches with the transmitted address, the fan vector on the data line DL is read from the least significant bit (hereinafter referred to as LSB).
또한, 상기 팬 벡터 데이타 리드부(200)에서 읽혀진 팬 벡터 데이타를 4:3화면에 대응하는 휘도신호 및 색차신호용 팬 벡터 값으로 변환하는 팬 벡터 데이타 변환부(300)를 상기 팬 벡터 데이타 리드부(200)에 연결시킨다. 이때 상기 팬 벡터 데이타 변환부(300)는 팬 벡터 데이타 리드부(200)에서 읽혀진 팬 벡터 값을 4:3화면에 대응하는 휘도신호 및 색차신호용 팬 벡터 값으로 변환시킨다. 상기 팬 벡터 데이타 변환부(300)에는 휘도신호 및 색차신호 샘플의 개수인 697 및 349개중에서 523샘플 및 262 샘플을 읽어내는 휘도신호 및 색차신호 샘플카운터(400),(500)를 연결시킨다.In addition, the fan vector data reading unit 300 converts the fan vector data read from the fan vector data reading unit 200 into a fan vector value for a luminance signal and a color difference signal corresponding to a 4: 3 screen. (200). At this time, the fan vector data conversion unit 300 converts the fan vector value read by the fan vector data read unit 200 into a fan vector value for a luminance signal and a color difference signal corresponding to a 4: 3 screen. The fan vector data converter 300 connects the luminance signal and color difference signal sample counters 400 and 500 to read 523 and 262 samples from 697 and 349, which are the number of luminance signal and color difference signal samples.
그리고 상기 휘도신호 및 색차신호 샘플카운터(400),(500)에는 휘도신호 및 색차신호 샘플카운터(400),(500)로부터 발생되는 어드레스에 따라 저장된 휘도 및 색차신호를 출력하는 휘도신호 및 색차신호 메모리부(600),(700)를 연결시킨다.The luminance signal and the color difference signal are output to the luminance signal and the color difference signal sample counters 400 and 500 according to the address generated from the luminance signal and the color difference signal sample counters 400 and 500. The memory units 600 and 700 are connected.
한편, 상기 IM버스의 규격은 제2도에 나타낸 바와 같으며, 이는 현재 유럽 방송방식에서 사용되고 있는 버스 규격중의 하나로서 ID는 8클럭 주기로 로우상태 또는 하이상태가 되며 ID가 로우 상태일 경우는 데이타 라인(DL)에 실려오는 데이타들은 8비트 직렬(Serial)어드레스가 되며, ID가 하이상태일 경우는 데이타 라인(DL)에 실려오는 데이타들은 실제 데이타가 된다.Meanwhile, the standard of the IM bus is shown in FIG. 2, which is one of the bus standards currently used in the European broadcasting method. Data loaded on the data line DL becomes an 8-bit serial address. When the ID is high, data loaded on the data line DL becomes actual data.
제3도는 1도의 일부 상세회로도로써, 팬 벡터 어드레스 디코딩부(100), 팬 벡터 데이타 리드부(200), 팬 벡터 데이타 변환부(300)를 상세히 나타내고 있다.FIG. 3 is a detailed circuit diagram of FIG. 1, which shows the fan vector address decoding unit 100, the fan vector data reading unit 200, and the fan vector data conversion unit 300 in detail.
상기 팬 벡터 어드레스 디코딩부(100) ID라인(IL)에 연결된 인버터(INV1)를 통하여 ID가 반전되어 입력됨에 따라 ID가 로우인 기간동인 인에이블되어 입력되는 클럭의 상승 에지마다 입력(A),(B)되는 데이타를 쉬프트하여 출력하는 쉬프트 레지스터(SR1)에 입력되는 데이타를 출력측과 매칭시키기 위한 비트 매칭부(110)를 연결시킨다.As the ID is inverted and input through the inverter INV1 connected to the fan vector address decoding unit 100 ID line IL, the input is enabled for each rising edge of the clock which is enabled during the period in which the ID is low. (B) The bit matching unit 110 for connecting the input data to the output side is connected to the shift register SR1 for shifting and outputting the data.
상기 비트 매칭부(110)는 상기 쉬프트 레지스터(SR1) 및 상기 쉬프트 레지스터(SR1)에 입력되는 어드레스가 팬 벡터에 대응하는 어드레스일 경우 출력측과 비트 매칭시키는 다수의 인버터(INV1)∼(INV5)에 낸드 게이트(NAND1),(NAND2)가 연결되고, 상기 낸드 게이트(NAND1),(NAND2)의 출력측에 노아 게이트(NOR)가 연결되며, 상기 낸드 게이트(NAND1),(NAND2)와 노아 게이트(NOR1)는 통상적인 앤드 게이트의 역할을 하게 된다.The bit matching unit 110 includes a plurality of inverters INV1 to INV5 that bit-match the output side when the address inputted to the shift register SR1 and the shift register SR1 is an address corresponding to a fan vector. NAND gates NAND1 and NAND2 are connected, and NOR gate NOR is connected to the output sides of the NAND gates NAND1 and NAND2, and the NAND gates NAND1, NAND2 and NOR gate NOR1. ) Serves as a typical end gate.
그리고 상기 노아 게이트(NOR1)의 출력측에 입력되는 어드레스가 팬 벡터에 대응하는 어드레스일 경우 출력이 하이상태가 되는 D플립플롭(DFF1)을 연결시키며, 상기 인버터(INV1) 및 클럭단자(CLK1)에는 상기 D플립플롭(DFF1)에 낸드 게이트(NAND3)를 통하여 클리어용 펄스를 공급하는 카운터(120)를 연결시켜 구성된다.When the address input to the output side of the NOR gate NOR1 is an address corresponding to the fan vector, the D flip-flop DFF1 whose output is high is connected to the inverter INV1 and the clock terminal CLK1. A counter 120 for supplying a clear pulse through the NAND gate NAND3 is connected to the D flip-flop DFF1.
한편, 상기 팬 벡터 데이타 리드부(200)는 상기 D플립플롭(DFF1)의 출력단자에 클리어 단자(CLR)가 연결되어 상기 D플립플롭(DFF1)의 출력이 하이상태일 경우 IM 버스의 데이타 라인(DL)을 통하여 입력되는 팬 벡터 데이타를 쉬프트하여 출력하는 쉬프트 레지스터(SR2)를 연결시킨다.On the other hand, the fan vector data lead unit 200 has a clear terminal CLR connected to an output terminal of the D flip-flop DFF1, and the data line of the IM bus when the output of the D flip-flop DFF1 is high. The shift register SR2 for shifting and outputting the fan vector data input through the DL is connected.
그리고 상기 클럭단자(CLK1) 및 앤드 게이트(AND1)에는 상기 쉬프트 레지스터(SR2)의 출력(Q0)∼(Q7)이 모두 나타나는 순간 카운팅 동작을 완료하는 카운터(210)를 연결시키며, 상기 쉬프트 레지스터(SR2) 및 카운터(210)의 카운팅 동작 완료시 상기 래치된 데이타를 출력하는 래치(220)를 연결시킨다.The clock terminal CLK1 and the AND gate AND1 are connected to a counter 210 for completing a counting operation at the moment when all of the outputs Q0 to Q7 of the shift register SR2 appear. When the counting operation of the SR2 and the counter 210 is completed, the latch 220 for outputting the latched data is connected.
또한, 상기 팬 벡터 데이타 변환부(300)는 팬 벡터 데이타 리드부(200)로부터 읽혀진 팬 벡터 데이타를 4:3 화면에 대응하는 휘도신호 및 색차신호용 팬 벡터 값으로 변환하는 색차신호 및 휘도신호용 팬 벡터 데이타 변환부(310)(320)로 되며, 상기 색차신호 및 휘도신호 팬 벡터 데이타 변환부(310),(320)는 각각 8비트 전가산기(311),(312),(321),(322)로 구성된다.In addition, the fan vector data converter 300 converts the fan vector data read from the fan vector data read unit 200 into a fan signal for a color signal and a color difference signal corresponding to a 4: 3 screen. Vector data converters 310 and 320, and the color difference signal and luminance signal fan vector data converters 310 and 320 are 8-bit full adders 311, 312, 321, and ( 322).
상기와 같이 구성된 이 발명은 IM 버스중의 ID신호의 로직상태에 따라 어드레스 또는 데이타를 읽어 4:3 화면에 맞는 팬 벡터 값으로 하여 휘도신호 및 색차신호를 출력하는 것으로, ID신호가 로우상태일 경우 IM 버스 버스의 데이타 라인(DL)에 실려오는 데이타들은 8비트 직렬 어드레스가 되고 이어서 ID신호가 하이상태가 되면 IM 버스의 데이타 라인(DL)에 실려오는 데이타들은 실제 데이타가 되며, 이 발명에서는 IM 버스를 통해 마이콤(MICOM)의로부터 팬 벡터가 10100101의 8비트의 특정 어드레스에 실려 온다고 가정하며, 상기 어드레스는 맨 좌측이 LSB이고 맨 우측이 최상위 비트(Most Sig n i f i cant Bit : 이하, MSB라 함)이다.The present invention configured as described above outputs a luminance signal and a chrominance signal by reading an address or data according to a logic state of an ID signal in an IM bus as a pan vector value suitable for a 4: 3 screen. In this case, the data loaded on the data line DL of the IM bus is an 8-bit serial address, and when the ID signal goes high, the data loaded on the data line DL of the IM bus becomes real data. Assume that the fan vector from MICOM is loaded to a specific address of 8100 of 10100101 via the IM bus, and the address is LSB at the far left and Most Sig nifi cant Bit at the right. Is).
상기와 같이 IM 버스를 통하여 특정의 어드레스가 팬 벡터 어드레스 디코딩부(100)에 입력되면 상기 팬 벡터 어드레스 디코딩부(100)는 ID신호가 로우상태인 기간동안 데이타 라인(DL)에 실려오는 8비트 직렬 데이타를 모두 읽어들여 원하는 어드레스 즉, 10100101인가를 판단해야 한다.As described above, when a specific address is input to the fan vector address decoding unit 100 through the IM bus, the fan vector address decoding unit 100 carries 8 bits loaded on the data line DL during a period in which the ID signal is low. After reading all the serial data, it is necessary to determine whether it is the desired address, that is, 10100101.
따라서 ID신호를 인버터(INV1)를 통하여 반전시켜 쉬프트 레지스터(SR1)의 클리어 단자(CLR)를 입력하면 ID신호가 로우상태인 기간동안 상기 쉬프트 레지스터(SR1)는 인에이블 상태가 되므로 쉬프트 레지스터(SR1)의입력(A),(B)으로 들어온 데이타가 쉬프트되어 출력이 Q0∼Q7까지 나오게 된다. 그러므로 ID신호가 로우 상태인 기간동안 클럭단자(CLK1)에 인가된 후, LSB는 출력 Q7에 MSB는 Q0에 출력된다.Therefore, when the ID signal is inverted through the inverter INV1 and the clear terminal CLR of the shift register SR1 is inputted, the shift register SR1 is enabled during the period in which the ID signal is low. The data entered into the inputs (A) and (B) are shifted, and the outputs are output from Q0 to Q7. Therefore, after the ID signal is applied to the clock terminal CLK1 during the low state, the LSB is output to the output Q7 and the MSB to Q0.
이때, 상기 출력 Q0∼Q7의 데이타가 상기 가정한 어드레스인 10100101가 되었을 때에만 비트 매칭부(110)의 출력이 하이가 되어 D플립플롭(DFF1)의 클럭단자(CLK1)에 상승에지가 생기게 되므로 상기 D플립플롭(DFF1)의 출력 Q는 어드레스 매칭이 되었을 때에만 로우상태에서 하이상태로 반전된다.At this time, the output of the bit matching unit 110 becomes high only when the data of the outputs Q0 to Q7 becomes the assumed address 10100101, so that the rising edge is generated at the clock terminal CLK1 of the D flip-flop DFF1. The output Q of the D flip-flop DFF1 is inverted from a low state to a high state only when address matching is made.
그런데 이러한 동작을 정확하게 수행하기 위해서는 ID신호가 로우상태인 기간중에 상기 D플립플롭(DFF1)은 이미 한번 리셋 되어주어야 하므로 클럭단자(CLK1)로부터의 클럭(IMCLK)의 3번째 상승에지 때에 카운터(120)의 출력 Q에 의해 상기 D플립플롭(DFF1)의 클리어용 펄스가 생기게 된다.In order to perform this operation correctly, the D flip-flop DFF1 must be reset once during the period in which the ID signal is low. Therefore, when the third rising edge of the clock IMCLK from the clock terminal CLK1 is reached, the counter 120 The output Q of) causes a pulse for clearing the D flip-flop DFF1.
한편, 상기 D플립플롭(DFF1)의 출력 Q가 하이인 경우는 어드레스 매칭이 된 상태이므로 D플립플롭(DFF1)의 출력이 팬 벡터 데이타 리드부(200)의 쉬프트 레지스터(SR2)의 클리어 단자(CLR)에 인가하여 IM 버스의 데이타 라인(DL)에 실려오는 팬 벡터 데이타를 받을 준비를 하게 된다. 따라서 상기 쉬프트 레지스터(SR2)의 입력에 어드레스에 이어 팬 벡터 데이터가 쉬프트 되어져 상기 쉬프트 레지스터(SR2)의 출력 Q7에 팬 벡터 데이타의 LSB가 출력되어 나타난다.On the other hand, when the output Q of the D flip-flop DFF1 is high, address matching is performed. Therefore, the output of the D flip-flop DFF1 is set to the clear terminal of the shift register SR2 of the fan vector data read unit 200. CLR) to prepare for receiving fan vector data loaded on the data line (DL) of the IM bus. Accordingly, the fan vector data is shifted to the input of the shift register SR2 following the address, and the LSB of the fan vector data is output to the output Q7 of the shift register SR2.
상기 쉬프트 레지스터(SR2)의 출력에 나타나게 될 8비트 데이타가 Q0부터 Q7까지 모두 나타나게 되는 순간 생기는 펄스에 의해 래치(220)의 클럭단자(CLK)에 상승에지(Rising Edge)가 생기므로 그때 색차신호 팬 벡터 데이타 변환부(310)의 8비트 전가산기(311),(312)에 의해 십진수 44 즉, 이진수로 101100를 더한 값인 색차신호용 팬 로드값인 PC0∼PC7로 출력되고 상기 PC0∼PC7까지의 8비트 데이타를 2배한 뒤 1을 빼주는 계산을 휘도신호 팬 벡터 데이타 변환부(320)의 8비트 전가산기(321),(322)를 통하여 수행하면 십진수 87 즉, 이진수 1010111인 휘도신호용 팬 로드값이 PY0∼PY7로 출력되며, 상기 색차신호 및 휘도신호 팬 로드값은 맨 우측이 LSB이고 맨 좌측이 MSB이다.Since the rising edge is generated at the clock terminal CLK of the latch 220 by the pulse generated when the 8-bit data appearing at the output of the shift register SR2 appears from Q0 to Q7, the color difference signal The 8-bit full adders 311 and 312 of the fan vector data conversion unit 310 output PC44 to PC7, which are the fan load values for the color difference signal, which are the decimal number 44, that is, 101101 in binary. If the calculation that doubles 8-bit data and subtracts 1 is performed through the 8-bit full adders 321 and 322 of the luminance signal fan vector data converter 320, the fan load value for the luminance signal is decimal 87, that is, binary 1010111. The color difference signal and luminance signal fan load values are LSB at the far right and MSB at the far left.
한편, 상기에서 색차신호 및 휘도신호 팬 벡터 데이타 변환부(310),(320)을 통해 색차신호용으로 44, 휘도신호용으로 87을 더하는 이유는 16:9의 화면에서 화면의 중앙이 팬 벡터값이 0이라 할 경우에 4:3화면에서는 색차신호는 44 픽셀부터, 그리고 휘도신호는 87 픽셀부터 영상이 나타나야만 화면의 중앙에서 팬 벡터값이 0이되어 4:3 화면에서 16:9 화면용 영상이 정보의 손실없이 재현되기 때문이다.On the other hand, the reason why the color difference signal and the luminance signal fan vector data converters 310 and 320 adds 44 for the color difference signal and 87 for the luminance signal is that the center of the screen has a pan vector value in a 16: 9 screen. In the case of 0, the color difference signal starts from 44 pixels on the 4: 3 screen and the luminance signal starts from 87 pixels. This is because it is reproduced without loss of information.
따라서 IM 버스에 실려온 팬 벡터 데이타를 이용해 697개의 휘도신호 샘플중 523개를 뽑아내기 위한 휘도신호 샘플카운터(400)의 초기 시작번지 값으로 상기 휘도신호 팬 벡터 데이타 변환부(320)에서 출력되는 PY0∼PY7를 사용하고 349개의 색차신호 샘플중에서 262개를 뽑아내기 위한 색차신호 샘플카운터(500)의 초기 시작번지 값으로 색차신호용 팬 벡터 데이타 변환부(310)에서 출력되는 PC0∼PC7을 사용하여 휘도신호 및 색차신호 메모리부(600),(700)에서 휘도신호 데이타 및 색차신호 데이타가 4:3화면에 맞게 출력되게 한다.Therefore, PY0 output from the luminance signal fan vector data converter 320 is an initial starting address of the luminance signal sample counter 400 for extracting 523 of 697 luminance signal samples using the fan vector data loaded on the IM bus. Luminance using PC0 to PC7 output from the color difference signal fan vector data conversion unit 310 as the initial starting address of the color difference signal sample counter 500 for extracting 262 out of 349 color difference signal samples using PY7. In the signal and color difference signal memory units 600 and 700, the luminance signal data and the color difference signal data are output to fit the 4: 3 screen.
상기에서와 같이 이 발명은 D2-MAC 방송신호의 라인 625에 화면에서 영상이 어느 위치에 디스플레이되는가에 대한 정보인 팬 벡터 데이타를 실어 송신하면 수신측에서 MAC신호의 라인 625를 디코딩하여 송신측에서 보낸 팬 벡터를 이용하여 16:9 화면을 4:3 화면으로 볼 수 있도록 16:9 화면과 4:3 화면의 수평비율인 16:12에 해당하는 만큼인 휘도신호와 색차신호의 샘플개수인 523개와 262개를 휘도신호 및 색차신호 샘플카운터(400),(500)에서 샘플링하여 색차신호 및 휘도신호 팬 벡터 데이타 변환부(310),(320)에서 출력되는 PC0∼PC7 및 PY0∼PY7을 이용하여 휘도 및 색차신호 메모리부(600),(700)에서 4:3 화면에 대응하는 휘도신호 및 색차신호가 출력되게 함으로서 16:9의 횡장화면을 위한 영상이 4:3화면에서도 정상적으로 디스플레이되게 한 것이다.As described above, in the present invention, when the fan vector data, which is information on which position is displayed on the screen, is transmitted on the line 625 of the D2-MAC broadcasting signal, the receiving side decodes the line 625 of the MAC signal at the transmitting side. 523, which is the number of samples of luminance signal and chrominance signal, which correspond to the 16: 9 horizontal ratio of 16: 9 screen and 4: 3 screen so that 16: 9 screen can be seen as 4: 3 screen using the sent fan vector. And 262 samples are sampled by the luminance signal and the color difference signal sample counters 400 and 500, and PC0 to PC7 and PY0 to PY7 output from the color difference signal and the luminance signal fan vector data converters 310 and 320 are used. The luminance and chrominance signal memory units 600 and 700 output luminance and chrominance signals corresponding to a 4: 3 screen so that images for a 16: 9 horizontal screen are normally displayed on a 4: 3 screen. will be.
이상에서 살펴본 바와 같이 이 발명은 MAC수신기에서 D2-MAC방송에 16:9화면방송을 할 경우의 팬 벡터가 기존의 4:3 화면비의 팬 벡터에 대응되도록 함으로써 16:9의 화면방송을 4:3 화면의 수상기에서도 송신측에서 송신하는 정보의 왜곡없이 영상이 디스플레이되는 화면을 얻을 수 있게 되는 효과가 있다.As described above, in the present invention, when the 16: 9 picture broadcasting is performed on D2-MAC broadcasting in the MAC receiver, the fan vector corresponds to the existing fan vector having a 4: 3 aspect ratio. Even in the receiver of three screens, it is possible to obtain a screen on which an image is displayed without distortion of information transmitted from the transmitting side.
Claims (5)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920010477A KR0147551B1 (en) | 1992-06-17 | 1992-06-17 | Pan vector interface circuit for mac display with 16:9 ratio on the 4:3 ratio monitor |
| GB9302408A GB2269507B (en) | 1992-06-17 | 1993-02-08 | Television signal and receiver therefor |
| DE4307418A DE4307418C2 (en) | 1992-06-17 | 1993-03-09 | D2-MAC receiver with a pan vector interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920010477A KR0147551B1 (en) | 1992-06-17 | 1992-06-17 | Pan vector interface circuit for mac display with 16:9 ratio on the 4:3 ratio monitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940001721A KR940001721A (en) | 1994-01-11 |
| KR0147551B1 true KR0147551B1 (en) | 1998-09-15 |
Family
ID=19334787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920010477A KR0147551B1 (en) | 1992-06-17 | 1992-06-17 | Pan vector interface circuit for mac display with 16:9 ratio on the 4:3 ratio monitor |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR0147551B1 (en) |
| DE (1) | DE4307418C2 (en) |
| GB (1) | GB2269507B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220000415U (en) | 2020-08-10 | 2022-02-17 | 김용 | Circular structure for heating water boiler |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5598514A (en) * | 1993-08-09 | 1997-01-28 | C-Cube Microsystems | Structure and method for a multistandard video encoder/decoder |
| US5910909A (en) * | 1995-08-28 | 1999-06-08 | C-Cube Microsystems, Inc. | Non-linear digital filters for interlaced video signals and method thereof |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4654696A (en) * | 1985-04-09 | 1987-03-31 | Grass Valley Group, Inc. | Video signal format |
| US4730215A (en) * | 1986-05-30 | 1988-03-08 | Rca Corporation | Compatible wide screen television system with variable image compression/expansion |
| GB8911493D0 (en) * | 1989-05-18 | 1989-07-05 | Indep Broadcasting Authority | Data transmission in the active picture period |
| DE4002588A1 (en) * | 1990-01-30 | 1991-08-01 | Thomson Brandt Gmbh | LETTERBOX COLOR TV SYSTEM WITH DESERTED ADDITIONAL INFORMATION |
| EP0509390A1 (en) * | 1991-04-18 | 1992-10-21 | Thomson Consumer Electronics Sales GmbH | Compatible transmission method for an additional information indicating the type of signal |
| JPH0514866A (en) * | 1991-06-28 | 1993-01-22 | Sony Corp | Video signal transmission method |
| JP3395196B2 (en) * | 1992-01-27 | 2003-04-07 | ソニー株式会社 | Video signal transmission method and playback device |
-
1992
- 1992-06-17 KR KR1019920010477A patent/KR0147551B1/en not_active IP Right Cessation
-
1993
- 1993-02-08 GB GB9302408A patent/GB2269507B/en not_active Expired - Fee Related
- 1993-03-09 DE DE4307418A patent/DE4307418C2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220000415U (en) | 2020-08-10 | 2022-02-17 | 김용 | Circular structure for heating water boiler |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4307418C2 (en) | 1997-06-12 |
| DE4307418A1 (en) | 1994-02-17 |
| GB9302408D0 (en) | 1993-03-24 |
| GB2269507B (en) | 1996-04-24 |
| GB2269507A (en) | 1994-02-09 |
| KR940001721A (en) | 1994-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6400767B1 (en) | Communication of HBI data in digital television data streams | |
| US4467355A (en) | Freeze-picture transmission apparatus | |
| US5200749A (en) | Format converter architecture | |
| US20060092835A1 (en) | Data transmission system between two separate terminals and method thereof | |
| US8130317B2 (en) | Method and system for performing interleaved to planar transformation operations in a mobile terminal having a video display | |
| KR0147551B1 (en) | Pan vector interface circuit for mac display with 16:9 ratio on the 4:3 ratio monitor | |
| US6351289B1 (en) | Method and apparatus that generates VBI data coding waveforms | |
| EP0276985B1 (en) | Video processing | |
| JPS58212288A (en) | Television image reproducer | |
| US5631713A (en) | Video processor with field memory for exclusively storing picture information | |
| EP0501988B1 (en) | Storage of digital image composition control signal | |
| EP1535464B1 (en) | Video apparatus | |
| GB1585028A (en) | Colour television systems | |
| KR100304908B1 (en) | Broadcasting/Recording Video Encoder of Digital TV | |
| KR100561720B1 (en) | Display system using screen split serial transmission form and displaying method thereof | |
| KR890000977B1 (en) | Color channel double scanning device for tv | |
| JP2638380B2 (en) | High-definition television receiver | |
| KR900004959B1 (en) | Moving picture image contours correcting circuit of codel | |
| JPS61144190A (en) | Signal converting device | |
| KR0129478Y1 (en) | Frame discrimination circuit in mac | |
| KR100743247B1 (en) | Method and apparatus for providing image ancilliary information using dummy data block and record media recorded program for realizing the same | |
| JP2825324B2 (en) | Television signal transmission / reception processing device | |
| JPH05260466A (en) | High definition pay television decoder | |
| JPH08322025A (en) | Different kind video system interchangeable encoder | |
| JPS62120188A (en) | Decoder device for high definition television |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080429 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |