JPWO2018043008A1 - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JPWO2018043008A1
JPWO2018043008A1 JP2018537054A JP2018537054A JPWO2018043008A1 JP WO2018043008 A1 JPWO2018043008 A1 JP WO2018043008A1 JP 2018537054 A JP2018537054 A JP 2018537054A JP 2018537054 A JP2018537054 A JP 2018537054A JP WO2018043008 A1 JPWO2018043008 A1 JP WO2018043008A1
Authority
JP
Japan
Prior art keywords
sealing body
manufacturing
protective film
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018537054A
Other languages
Japanese (ja)
Other versions
JP7096766B2 (en
Inventor
智則 篠田
智則 篠田
拓 根本
拓 根本
勇人 中西
勇人 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Publication of JPWO2018043008A1 publication Critical patent/JPWO2018043008A1/en
Priority to JP2022096710A priority Critical patent/JP7317187B2/en
Application granted granted Critical
Publication of JP7096766B2 publication Critical patent/JP7096766B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

粘着剤層を有する支持基板（１０）の前記粘着剤層に、回路面（Ｗ１）及び素子裏面（Ｗ２）を有する複数の半導体素子を、素子裏面（Ｗ２）を前記粘着剤層に向けて貼着する工程と、支持基板（１０）に貼着された前記半導体素子を封止して、封止体（３）を形成する工程と、外部端子電極を封止体（３）に形成して、支持基板（１０）に貼着された前記半導体素子と前記外部端子電極とを電気的に接続させる工程と、前記半導体素子と前記外部端子電極とを電気的に接続させた後に、支持基板（１０）を封止体（３）から剥離して前記半導体素子の素子裏面（Ｗ２）を露出させる工程と、露出した前記半導体素子の素子裏面（Ｗ２）に硬化性の保護膜形成層を形成する工程と、前記保護膜形成層を硬化させて保護膜を形成する工程と、を含む、ことを特徴とする半導体装置の製造方法。A plurality of semiconductor devices having a circuit surface (W1) and a device back surface (W2) are attached to the pressure-sensitive adhesive layer of the support substrate (10) having a pressure-sensitive adhesive layer with the device back surface (W2) facing the pressure-sensitive adhesive layer Attaching, sealing the semiconductor element attached to the support substrate (10) to form a sealing body (3), and forming an external terminal electrode on the sealing body (3) A step of electrically connecting the semiconductor element attached to the support substrate (10) and the external terminal electrode, and after electrically connecting the semiconductor element and the external terminal electrode, the support substrate 10) peeling off the sealing body (3) to expose the element back surface (W2) of the semiconductor element, and forming a curable protective film forming layer on the exposed element back surface (W2) of the semiconductor element And a step of curing the protective film forming layer to form a protective film. No method of manufacturing a semiconductor device, characterized in that.

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method of manufacturing a semiconductor device.

近年、電子機器の小型化、軽量化、及び高機能化が進んでいる。電子機器に搭載される半導体装置にも、小型化、薄型化、及び高密度化が求められている。半導体チップ（単に、チップと称する場合がある。）は、そのサイズに近いパッケージに実装されることがある。このようなパッケージは、チップスケールパッケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ；ＣＳＰ）と称されることもある。ＣＳＰを製造するプロセスの一つとして、ウエハレベルパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ；ＷＬＰ）が挙げられる。ＷＬＰにおいては、ダイシングによりパッケージを個片化する前に、チップ回路形成面に外部電極などを形成し、最終的にはチップを含むパッケージウエハをダイシングして、個片化する。ＷＬＰとしては、ファンイン（Ｆａｎ−Ｉｎ）型とファンアウト（Ｆａｎ−Ｏｕｔ）型が挙げられる。ファンアウト型のＷＬＰ（以下、ＦＯ−ＷＬＰと略記する場合がある。）においては、半導体チップを、チップサイズよりも大きな領域となるように封止部材で覆って半導体チップ封止体を形成し、再配線層や外部電極を、半導体チップの回路面だけでなく封止部材の表面領域においても形成する。   BACKGROUND In recent years, miniaturization, weight reduction, and high functionality of electronic devices have been advanced. Miniaturization, thinning, and densification are also required for semiconductor devices mounted on electronic devices. Semiconductor chips (sometimes referred to simply as chips) may be packaged in packages close to their size. Such a package is sometimes referred to as a chip scale package (CSP). A wafer level package (WLP) is mentioned as one of the processes which manufacture CSP. In WLP, before the package is singulated by dicing, an external electrode or the like is formed on the chip circuit formation surface, and finally the package wafer including the chip is diced and singulated. The WLPs include a fan-in type and a fan-out type. In the fan-out type WLP (hereinafter sometimes abbreviated as FO-WLP), the semiconductor chip is covered with a sealing member so as to be a region larger than the chip size to form a semiconductor chip sealed body. The rewiring layer and the external electrode are formed not only on the circuit surface of the semiconductor chip but also on the surface area of the sealing member.

例えば、特許文献１には、チップ仮固定用の粘着テープを用いたＷＬＰなどの製造方法が記載されている。特許文献１の方法においては、チップの回路面を、基板上の粘着テープの粘着剤層に向けて貼着する方式（フェイスダウン方式と称する場合がある。）によって、チップを貼着している。   For example, Patent Document 1 describes a manufacturing method such as WLP using an adhesive tape for temporarily fixing a chip. In the method of patent document 1, the chip is stuck by the system (it may be called a face down system) which sticks the circuit side of a chip toward the adhesive layer of the adhesive tape on a substrate. .

特開２０１２−６２３７２号公報JP 2012-62372 A

特許文献１の方法においては、チップを樹脂封止した後に、粘着テープ及び基板を、チップを樹脂により封止してなる層（チップ封止層と称する場合がある。）から剥離し、露出した回路面に電極を形成している。このように、特許文献１の方法においては、チップ回路面に電極を形成する際にチップ封止層は基板によって支持されていないため、封止樹脂の硬化に伴う応力によって、チップ封止層の反りが発生するおそれがある。チップ封止層の反りが発生すると、チップ回路面に再配線層及び電極を形成し難い。   In the method of Patent Document 1, after the chip is resin-sealed, the adhesive tape and the substrate are peeled off from the layer formed by sealing the chip with the resin (sometimes called a chip sealing layer) and exposed. An electrode is formed on the circuit surface. As described above, in the method of Patent Document 1, since the chip sealing layer is not supported by the substrate when the electrode is formed on the chip circuit surface, the stress caused by the curing of the sealing resin causes the chip sealing layer to Warpage may occur. When warpage of the chip sealing layer occurs, it is difficult to form the rewiring layer and the electrode on the chip circuit surface.

本発明の目的は、封止体の反りを抑制できる半導体装置の製造方法を提供することである。   An object of the present invention is to provide a method of manufacturing a semiconductor device capable of suppressing warpage of a sealing body.

本発明の一態様に係る半導体装置の製造方法は、回路面及び前記回路面とは反対側の素子裏面を有する複数の半導体素子を、粘着剤層を有する支持基板の前記粘着剤層に、前記素子裏面を前記粘着剤層に向けて、貼着する工程と、前記支持基板に貼着された前記半導体素子を封止して、封止体を形成する工程と、外部端子電極を前記封止体に形成して、前記支持基板に貼着された前記半導体素子と前記外部端子電極とを電気的に接続させる工程と、前記半導体素子と前記外部端子電極とを電気的に接続させた後に、前記支持基板を前記封止体から剥離して前記半導体素子の前記素子裏面を露出させる工程と、露出した前記半導体素子の前記素子裏面に硬化性の保護膜形成層を形成する工程と、前記保護膜形成層を硬化させて保護膜を形成する工程と、を含む、ことを特徴とする。   In a method of manufacturing a semiconductor device according to one aspect of the present invention, a plurality of semiconductor elements each having a circuit surface and an element back surface opposite to the circuit surface are attached to the pressure-sensitive adhesive layer of a support substrate having a pressure-sensitive adhesive layer. The process of sticking with the back surface of the element facing the pressure-sensitive adhesive layer, the process of sealing the semiconductor element bonded to the support substrate to form a sealed body, and the external terminal electrode sealed A step of electrically connecting the semiconductor element and the external terminal electrode which are formed in the body and attached to the supporting substrate, and after the semiconductor element and the external terminal electrode are electrically connected, The step of peeling the support substrate from the sealing body to expose the back surface of the semiconductor element, the step of forming a curable protective film formation layer on the back surface of the exposed semiconductor element, and the protection Cure the film forming layer to form a protective film Including a degree, and characterized in that.

本発明の一態様に係る半導体装置の製造方法において、前記保護膜を形成した後に、前記封止体を第一の支持シートに貼着する工程と、前記第一の支持シートに貼着された前記封止体を個片化する工程と、をさらに含む、ことが好ましい。   In the method for manufacturing a semiconductor device according to one aspect of the present invention, the method further includes the steps of: adhering the sealing body to a first support sheet after forming the protective film; and adhering to the first support sheet Preferably, the method further comprises the step of singulating the sealing body.

本発明の一態様に係る半導体装置の製造方法において、前記半導体素子と前記外部端子電極とを電気的に接続させた後であって、前記支持基板を前記封止体から剥離する前に、前記封止体を第二の支持シートに貼着する工程をさらに含み、前記封止体の前記外部端子電極を前記第二の支持シートに向けて貼着する、ことが好ましい。   In the method of manufacturing a semiconductor device according to one aspect of the present invention, the method may be performed after the semiconductor element and the external terminal electrode are electrically connected and before the support substrate is peeled off from the sealing body. It is preferable to further include a step of bonding a sealing body to a second support sheet, and bonding the external terminal electrode of the sealing body toward the second support sheet.

本発明の一態様に係る半導体装置の製造方法において、前記封止体を前記第二の支持シートに貼着し、前記支持基板を前記封止体から剥離した後に、露出した前記半導体素子の前記素子裏面に前記保護膜形成層を形成する、ことが好ましい。   In the method for manufacturing a semiconductor device according to one aspect of the present invention, the sealing body is attached to the second support sheet, and the supporting substrate is peeled from the sealing body, and then the exposed semiconductor element is exposed. Preferably, the protective film forming layer is formed on the back surface of the device.

本発明の一態様に係る半導体装置の製造方法において、前記保護膜を形成した後に、前記第二の支持シートに貼着された前記封止体を個片化する工程をさらに含む、ことが好ましい。   In the method of manufacturing a semiconductor device according to one aspect of the present invention, it is preferable that the method further includes the step of separating the sealing body attached to the second support sheet after forming the protective film. .

本発明の一態様に係る半導体装置の製造方法において、前記保護膜を形成した後に、前記封止体を前記第二の支持シートから剥離して、第三の支持シートに貼着する工程と、前記第三の支持シートに貼着された前記封止体を個片化する工程と、をさらに含む、ことが好ましい。   In the method of manufacturing a semiconductor device according to one aspect of the present invention, after the protective film is formed, the sealing body is peeled off from the second support sheet and attached to a third support sheet; It is preferable to further include the step of singulating the sealing body attached to the third support sheet.

本発明の一態様によれば、封止体の反りを抑制できる半導体装置の製造方法を提供することができる。   According to one aspect of the present invention, it is possible to provide a method of manufacturing a semiconductor device capable of suppressing warpage of a sealed body.

第一実施形態に係る半導体装置の製造方法を説明する断面図である。FIG. 7 is a cross-sectional view illustrating the method of manufacturing the semiconductor device according to the first embodiment. 第一実施形態に係る半導体装置の製造方法を説明する断面図である。FIG. 7 is a cross-sectional view illustrating the method of manufacturing the semiconductor device according to the first embodiment. 第一実施形態に係る半導体装置の製造方法を説明する断面図である。FIG. 7 is a cross-sectional view illustrating the method of manufacturing the semiconductor device according to the first embodiment. 図１Ａ、図１Ｂ及び図１Ｃに続いて、第一実施形態に係る製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method concerning 1st embodiment following FIG. 1A, FIG. 1B and FIG. 1C. 図１Ａ、図１Ｂ及び図１Ｃに続いて、第一実施形態に係る製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method concerning 1st embodiment following FIG. 1A, FIG. 1B and FIG. 1C. 図１Ａ、図１Ｂ及び図１Ｃに続いて、第一実施形態に係る製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method concerning 1st embodiment following FIG. 1A, FIG. 1B and FIG. 1C. 図１Ａ、図１Ｂ及び図１Ｃに続いて、第一実施形態に係る製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method concerning 1st embodiment following FIG. 1A, FIG. 1B and FIG. 1C. 図２Ａ、図２Ｂ、図２Ｃ及び図２Ｄに続いて、第一実施形態に係る製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method which concerns on 1st embodiment following FIG. 2A, FIG. 2B, FIG. 2C and FIG. 2D. 図２Ａ、図２Ｂ、図２Ｃ及び図２Ｄに続いて、第一実施形態に係る製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method which concerns on 1st embodiment following FIG. 2A, FIG. 2B, FIG. 2C and FIG. 2D. 第一実施形態で用いる両面粘着シートの断面図である。It is sectional drawing of the double-sided adhesive sheet used by 1st embodiment. 第二実施形態に係る半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the semiconductor device concerning 2nd embodiment. 第二実施形態に係る半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the semiconductor device concerning 2nd embodiment. 第二実施形態に係る半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the semiconductor device concerning 2nd embodiment. 第二実施形態に係る半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the semiconductor device concerning 2nd embodiment. 第三実施形態に係る半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the semiconductor device concerning 3rd embodiment. 第三実施形態に係る半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the semiconductor device concerning 3rd embodiment.

〔第一実施形態〕
以下、本実施形態に係る半導体装置の製造方法について説明する。
本実施形態に係る半導体装置の製造方法は、
回路面及び前記回路面とは反対側の素子裏面を有する複数の半導体素子を、粘着剤層を有する支持基板の前記粘着剤層に、前記素子裏面を前記粘着剤層に向けて、貼着する工程と、
前記支持基板に貼着された前記半導体素子を封止して、封止体を形成する工程と、
外部端子電極を前記封止体に形成して、前記支持基板に貼着された前記半導体素子と前記外部端子電極とを電気的に接続させる工程と、
前記半導体素子と前記外部端子電極とを電気的に接続させた後に、前記支持基板を前記封止体から剥離して前記半導体素子の前記素子裏面を露出させる工程と、
露出した前記半導体素子の前記素子裏面に硬化性の保護膜形成層を形成する工程と、
前記保護膜形成層を硬化させて保護膜を形成する工程と、
前記保護膜を形成した後に、前記封止体を第一の支持シートに貼着する工程と、
前記第一の支持シートに貼着された前記封止体を個片化する工程と、を含む。First Embodiment
Hereinafter, a method of manufacturing a semiconductor device according to the present embodiment will be described.
The method of manufacturing a semiconductor device according to the present embodiment is
A plurality of semiconductor devices having a circuit surface and a device back surface opposite to the circuit surface are attached to the pressure-sensitive adhesive layer of a support substrate having a pressure-sensitive adhesive layer, with the device back surface facing the pressure-sensitive adhesive layer Process,
Sealing the semiconductor element attached to the support substrate to form a sealing body;
Forming an external terminal electrode on the sealing body to electrically connect the semiconductor element attached to the support substrate to the external terminal electrode;
After electrically connecting the semiconductor element and the external terminal electrode, peeling the support substrate from the sealing body to expose the element back surface of the semiconductor element;
Forming a curable protective film-forming layer on the back surface of the exposed semiconductor element;
Curing the protective film forming layer to form a protective film;
Bonding the sealing body to a first support sheet after forming the protective film;
And Separating the sealed body attached to the first support sheet.

図１（図１Ａ、図１Ｂ及び図１Ｃ）、図２（図２Ａ、図２Ｂ、図２Ｃ及び図２Ｄ）及び図３（図３Ａ及び図３Ｂ）は、本実施形態に係る半導体装置の製造方法の一例を示す図である。   1 (FIG. 1A, FIG. 1B and FIG. 1C), FIG. 2 (FIG. 2A, FIG. 2B, FIG. 2C and FIG. 2D) and FIG. 3 (FIG. 3A and FIG. 3B) are manufacturing methods of the semiconductor device concerning this embodiment. Is a diagram illustrating an example of

（半導体チップ貼着工程）
図１Ａ及び図１Ｂには、粘着剤層を有する支持基板１０に、半導体素子としての半導体チップＣＰを貼着させる工程（半導体チップ貼着工程と称する場合がある。）を説明する断面概略図が示されている。なお、図１Ａには、半導体チップＣＰが１つ示されているが、本実施形態では、図１Ｂに示すように複数の半導体チップＣＰを粘着剤層に貼着させる。半導体チップＣＰを貼着させる際は、１つずつ貼着させてもよいし、複数の半導体チップＣＰを同時に貼着させてもよい。
本実施形態では、支持基板１０に貼着された両面粘着シート２０が備える粘着剤層に半導体チップＣＰが貼着される。(Semiconductor chip sticking process)
FIGS. 1A and 1B are schematic cross-sectional views for explaining a step of bonding a semiconductor chip CP as a semiconductor element to a support substrate 10 having a pressure-sensitive adhesive layer (sometimes referred to as a semiconductor chip bonding step). It is shown. Although one semiconductor chip CP is shown in FIG. 1A, in the present embodiment, a plurality of semiconductor chips CP are attached to an adhesive layer as shown in FIG. 1B. When the semiconductor chip CP is attached, one by one may be attached, or a plurality of semiconductor chips CP may be attached simultaneously.
In the present embodiment, the semiconductor chip CP is attached to the adhesive layer provided in the double-sided adhesive sheet 20 attached to the support substrate 10.

・両面粘着シート
図４には、両面粘着シート２０の断面概略図が示されている。
両面粘着シート２０は、基材２１と、第一の粘着剤層２２と、第二の粘着剤層２３とを、有する。基材２１は、第一の基材面２１１と、第一の基材面２１１とは反対側の第二の基材面２１２とを有する。
第一の粘着剤層２２は、第一の基材面２１１に形成されている。
第二の粘着剤層２３は、第二の基材面２１２に形成されている。
本実施形態では、第一の粘着剤層２２に半導体チップＣＰが貼着され、第二の粘着剤層２３が支持基板１０に貼着される。
図１に示すように、本実施形態で用いる半導体チップＣＰは、接続端子Ｗ３が設けられた回路面Ｗ１と、回路面Ｗ１とは反対側の素子裏面Ｗ２とを有する。本実施形態では、素子裏面Ｗ２を第一の粘着剤層２２に貼着させる。このように、回路面Ｗ１を上に向けて第一の粘着剤層２２に貼着させる方式を、フェイスアップ方式と称する場合がある。Double-Sided Pressure-Sensitive Adhesive Sheet FIG. 4 shows a schematic cross-sectional view of the double-sided pressure-sensitive adhesive sheet 20.
The double-sided pressure-sensitive adhesive sheet 20 has a base 21, a first pressure-sensitive adhesive layer 22, and a second pressure-sensitive adhesive layer 23. The base 21 has a first base surface 211 and a second base surface 212 opposite to the first base surface 211.
The first adhesive layer 22 is formed on the first base surface 211.
The second pressure-sensitive adhesive layer 23 is formed on the second base surface 212.
In the present embodiment, the semiconductor chip CP is attached to the first adhesive layer 22, and the second adhesive layer 23 is attached to the support substrate 10.
As shown in FIG. 1, the semiconductor chip CP used in the present embodiment has a circuit surface W1 provided with the connection terminal W3 and an element back surface W2 on the opposite side to the circuit surface W1. In the present embodiment, the element back surface W2 is attached to the first pressure-sensitive adhesive layer 22. Thus, the method of sticking the first adhesive layer 22 with the circuit surface W1 facing upward may be referred to as a face-up method.

第一の粘着剤層２２は、粘着剤を含有している。第一の粘着剤層２２に含まれる粘着剤は、特に限定されず、様々な種類の粘着剤を第一の粘着剤層２２に適用できる。第一の粘着剤層２２に含まれる粘着剤としては、例えば、ゴム系、アクリル系、シリコーン系、ポリエステル系、及びウレタン系等からなる群から選択される粘着剤が挙げられる。なお、粘着剤の種類は、用途及び貼着される被着体の種類等を考慮して選択される。第一の粘着剤層２２にエネルギー線重合性化合物が配合されている場合には、第一の粘着剤層２２に支持基板１０側からエネルギー線を照射し、エネルギー線重合性化合物を硬化させる。エネルギー線重合性化合物を硬化させると、第一の粘着剤層２２の凝集力が高まり、第一の粘着剤層２２と半導体チップＣＰとの間の粘着力、並びに第一の粘着剤層２２と封止部材との間の粘着力を低下、又は消失させることができる。エネルギー線としては、例えば、紫外線（ＵＶ）及び電子線（ＥＢ）等が挙げられ、紫外線が好ましい。
第一の粘着剤層２２は、加熱によって発泡する発泡剤を含有しても良い。この場合、加熱によって発泡剤を発泡させることにより、第一の粘着剤層２２と半導体チップＣＰとの間の粘着力、並びに第一の粘着剤層２２と封止部材との間の粘着力を低下、又は消失させることができる。
第二の粘着剤層２３も、粘着剤を含有している。第二の粘着剤層２３に含まれる粘着剤は特に限定されず、支持基板１０と両面粘着シート２０とを固定できる材質であればよい。第二の粘着剤層２３に含まれる粘着剤は、必要に応じて両面粘着シート２０を支持基板１０から剥離できるような粘着剤であることが好ましい。The first pressure-sensitive adhesive layer 22 contains a pressure-sensitive adhesive. The pressure-sensitive adhesive contained in the first pressure-sensitive adhesive layer 22 is not particularly limited, and various types of pressure-sensitive adhesives can be applied to the first pressure-sensitive adhesive layer 22. Examples of the pressure-sensitive adhesive contained in the first pressure-sensitive adhesive layer 22 include pressure-sensitive adhesives selected from the group consisting of rubbers, acrylics, silicones, polyesters, urethanes, and the like. In addition, the kind of adhesive is selected in consideration of a use, the kind of to-be-adhered body, etc. which are stuck. When the energy beam polymerizable compound is blended in the first adhesive layer 22, the energy beam is irradiated to the first adhesive layer 22 from the supporting substrate 10 side to cure the energy beam polymerizable compound. When the energy beam polymerizable compound is cured, the cohesion of the first pressure-sensitive adhesive layer 22 is enhanced, and the adhesion between the first pressure-sensitive adhesive layer 22 and the semiconductor chip CP, and the first pressure-sensitive adhesive layer 22 Adhesiveness with the sealing member can be reduced or eliminated. As the energy ray, for example, ultraviolet ray (UV), electron beam (EB) and the like can be mentioned, and ultraviolet ray is preferable.
The first pressure-sensitive adhesive layer 22 may contain a foaming agent that foams by heating. In this case, by foaming the foaming agent by heating, the adhesion between the first adhesive layer 22 and the semiconductor chip CP, and the adhesion between the first adhesive layer 22 and the sealing member can be obtained. It can be reduced or eliminated.
The second pressure-sensitive adhesive layer 23 also contains a pressure-sensitive adhesive. The pressure-sensitive adhesive contained in the second pressure-sensitive adhesive layer 23 is not particularly limited as long as the material can fix the support substrate 10 and the double-sided pressure-sensitive adhesive sheet 20. The pressure-sensitive adhesive contained in the second pressure-sensitive adhesive layer 23 is preferably a pressure-sensitive adhesive capable of peeling the double-sided pressure-sensitive adhesive sheet 20 from the support substrate 10 as necessary.

・支持基板
支持基板１０は、半導体チップＣＰ及び封止体を支持するための基板である。支持基板１０は、半導体チップＣＰ及び封止体を支持することができる材質で形成されていれば特に限定されない。支持基板１０は、硬質材料で形成されていることが好ましい。本実施形態において、支持基板１０は、ガラス製であることが好ましい。また、支持基板１０は、硬質プラスチックフィルム製であることも好ましい。Support Substrate The support substrate 10 is a substrate for supporting the semiconductor chip CP and the sealing body. The support substrate 10 is not particularly limited as long as it is formed of a material capable of supporting the semiconductor chip CP and the sealing body. The support substrate 10 is preferably formed of a hard material. In the present embodiment, the support substrate 10 is preferably made of glass. Further, the support substrate 10 is also preferably made of a hard plastic film.

（封止工程）
図１Ｃには、複数の半導体チップＣＰを封止する工程（封止工程と称する場合がある。）を説明する断面概略図が示されている。
封止部材３０を用いて複数の半導体チップＣＰを封止する方法は、特に限定されない。本実施形態では、半導体チップＣＰの回路面Ｗ１側が封止部材３０で覆われないように、封止部材３０を用いて封止することにより封止体３が形成される。複数の半導体チップＣＰの間にも封止部材３０が充填されている。図１Ｃに示すように、封止体３の表面において、半導体チップＣＰの回路面Ｗ１及び接続端子Ｗ３が露出する。
封止部材３０の材質としては、樹脂製であることが好ましく、例えば、エポキシ樹脂などが挙げられる。封止部材３０として用いられるエポキシ樹脂には、例えば、フェノール樹脂、エラストマー、無機充填材、及び硬化促進剤などが含まれていてもよい。例えば、液状の封止樹脂を用いて半導体チップＣＰの回路面Ｗ１側が封止部材３０で覆われないように封止できる。
封止工程と次の工程との間に封止部材３０をさらに硬化させる工程（追加の硬化工程と称する場合がある。）を実施してもよい。この工程では、封止樹脂層を加熱して硬化を促進させる方法が例として挙げられる。なお、追加の硬化工程を実施せずに封止工程における加熱によって封止部材３０を十分に硬化させてもよい。(Sealing process)
FIG. 1C is a schematic cross-sectional view for explaining a step of sealing a plurality of semiconductor chips CP (sometimes referred to as a sealing step).
The method for sealing the plurality of semiconductor chips CP using the sealing member 30 is not particularly limited. In the present embodiment, the sealing body 3 is formed by sealing using the sealing member 30 so that the circuit surface W1 side of the semiconductor chip CP is not covered with the sealing member 30. The sealing member 30 is also filled between the plurality of semiconductor chips CP. As shown in FIG. 1C, on the surface of the sealing body 3, the circuit surface W1 of the semiconductor chip CP and the connection terminal W3 are exposed.
As a material of the sealing member 30, it is preferable that it is resin-made, for example, an epoxy resin etc. are mentioned. The epoxy resin used as the sealing member 30 may contain, for example, a phenol resin, an elastomer, an inorganic filler, and a curing accelerator. For example, sealing can be performed using a liquid sealing resin so that the circuit surface W1 side of the semiconductor chip CP is not covered by the sealing member 30.
A step of further curing the sealing member 30 (which may be referred to as an additional curing step) may be performed between the sealing step and the next step. In this process, a method of heating the sealing resin layer to promote curing is mentioned as an example. In addition, you may fully harden the sealing member 30 by the heating in a sealing process, without implementing an additional hardening process.

（再配線層形成工程）
図２Ａには、半導体チップＣＰと電気的に接続する再配線層４を形成する工程（再配線層形成工程と称する場合がある。）を説明する断面概略図が示されている。
本実施形態では、再配線層４と、封止体３の表面に露出している接続端子Ｗ３とを電気的に接続させる。本実施形態においては、再配線層４を、回路面Ｗ１及び封止体３の面の上に形成する。再配線層４を形成する方法は、従来公知の方法を採用することができる。
再配線層４は、外部端子電極を接続させるための外部電極パッド４１を有する。本実施形態では、複数の外部電極パッド４１が、再配線層４の表面側に形成されている。(Rewiring layer formation process)
FIG. 2A is a schematic cross-sectional view for explaining the step of forming the redistribution layer 4 electrically connected to the semiconductor chip CP (which may be referred to as the redistribution layer formation step).
In the present embodiment, the rewiring layer 4 and the connection terminal W3 exposed on the surface of the sealing body 3 are electrically connected. In the present embodiment, the redistribution layer 4 is formed on the circuit surface W1 and the surface of the sealing body 3. A conventionally known method can be employed as a method of forming the redistribution layer 4.
The redistribution layer 4 has an external electrode pad 41 for connecting an external terminal electrode. In the present embodiment, the plurality of external electrode pads 41 are formed on the surface side of the redistribution layer 4.

（外部端子電極接続工程）
図２Ｂには、再配線層４に外部端子電極５を電気的に接続させる工程（外部端子電極接続工程と称する場合がある。）を説明する断面概略図が示されている。この外部端子電極接続工程により、半導体チップＣＰと外部端子電極５とが電気的に接続される。
本実施形態では、外部電極パッド４１に、はんだボール等の外部端子電極５を載置し、はんだ接合などにより、外部端子電極５と外部電極パッド４１とを電気的に接続させる。はんだボールの材質は、特に限定されない。はんだボールの材質としては、例えば、含鉛はんだ及び無鉛はんだ等が挙げられる。(External terminal electrode connection process)
FIG. 2B is a schematic cross-sectional view for explaining the step of electrically connecting the external terminal electrode 5 to the redistribution layer 4 (sometimes referred to as the external terminal electrode connection step). In the external terminal electrode connecting step, the semiconductor chip CP and the external terminal electrode 5 are electrically connected.
In the present embodiment, the external terminal electrode 5 such as a solder ball is mounted on the external electrode pad 41, and the external terminal electrode 5 and the external electrode pad 41 are electrically connected by solder bonding or the like. The material of the solder ball is not particularly limited. Examples of the material of the solder ball include lead-containing solder and lead-free solder.

（支持基板剥離工程）
図２Ｃには、支持基板１０を封止体３から剥離して半導体チップＣＰの素子裏面Ｗ２を露出させる工程（支持基板剥離工程と称する場合がある。）を説明する断面概略図が示されている。
支持基板１０を封止体３から剥離する方法は特に限定されない。支持基板剥離工程の方法としては、支持基板１０を両面粘着シート２０から剥離した後に、両面粘着シート２０を封止体３から剥離する方法が挙げられる。また、支持基板剥離工程の方法としては、支持基板１０と両面粘着シート２０とを一体として封止体３から剥離する方法が挙げられる。
第一の粘着剤層２２にエネルギー線重合性化合物が配合されている場合には、第一の粘着剤層２２に支持基板１０側からエネルギー線を照射し、エネルギー線重合性化合物を硬化させる。エネルギー線重合性化合物を硬化させると、第一の粘着剤層２２の凝集力が高まり、第一の粘着剤層２２と封止体３との間の粘着力を低下、又は消失させることができる。エネルギー線としては、例えば、紫外線（ＵＶ）及び電子線（ＥＢ）等が挙げられ、紫外線が好ましい。第一の粘着剤層２２と封止体３との間の粘着力を低下、又は消失させる方法は、エネルギー線照射に限定されない。この粘着力を低下させる方法、又は消失させる方法としては、例えば、加熱による方法、加熱及びエネルギー線照射による方法、並びに冷却による方法が挙げられる。(Supporting substrate peeling process)
FIG. 2C is a schematic cross-sectional view for explaining the step of peeling the support substrate 10 from the sealing body 3 to expose the element back surface W2 of the semiconductor chip CP (sometimes referred to as a support substrate peeling step). There is.
The method of peeling the support substrate 10 from the sealing body 3 is not particularly limited. As a method of a support substrate peeling process, after peeling the support substrate 10 from the double-sided adhesive sheet 20, the method of peeling the double-sided adhesive sheet 20 from the sealing body 3 is mentioned. Moreover, as a method of a support substrate peeling process, the method of peeling the support substrate 10 and the double-sided adhesive sheet 20 integrally from the sealing body 3 is mentioned.
When the energy beam polymerizable compound is blended in the first adhesive layer 22, the energy beam is irradiated to the first adhesive layer 22 from the supporting substrate 10 side to cure the energy beam polymerizable compound. When the energy beam polymerizable compound is cured, the cohesion of the first pressure-sensitive adhesive layer 22 can be increased, and the adhesion between the first pressure-sensitive adhesive layer 22 and the sealing body 3 can be reduced or eliminated. . As the energy ray, for example, ultraviolet ray (UV), electron beam (EB) and the like can be mentioned, and ultraviolet ray is preferable. The method for reducing or eliminating the adhesion between the first pressure-sensitive adhesive layer 22 and the sealing body 3 is not limited to energy ray irradiation. Examples of the method of reducing or eliminating the adhesion include a method by heating, a method by heating and energy ray irradiation, and a method by cooling.

（保護膜形成層形成工程）
図２Ｄには、露出した半導体チップＣＰの素子裏面Ｗ２に硬化性の保護膜形成層６０を形成する工程（保護膜形成層形成工程と称する場合がある。）を説明する断面概略図が示されている。本実施形態では、封止体３の裏面（再配線層４等が形成されている面とは反対側の面）側に、保護膜形成層６０を形成することで、素子裏面Ｗ２を覆う。
本実施形態における保護膜形成層６０としては、例えば、熱硬化性、及びエネルギー線硬化性のいずれかの保護膜形成層を用いることができる。本実施形態における保護膜形成層６０は、外部からエネルギーを受けて硬化する硬化性の接着剤組成物を含有する材料を用いて形成されることが好ましい。当該硬化性の接着剤組成物を含有する接着シートを封止体３の裏面に貼付し、保護膜形成層６０を形成して、素子裏面Ｗ２を覆うことがより好ましい。
外部から供給されるエネルギーとしては、例えば、紫外線、電子線、及び熱などが挙げられる。保護膜形成層６０は、紫外線硬化型接着剤、及び熱硬化型接着剤の少なくともいずれか一種を含有していることが好ましい。保護膜形成層６０は、熱硬化型接着剤を含有する熱硬化性の層であることも好ましく、紫外線硬化型接着剤を含有する紫外線硬化性の層であることも好ましい。
保護膜形成層６０を形成した後、保護膜形成層６０を硬化させて保護膜６０Ａ（図３Ａ参照）を形成する工程（保護膜形成工程と称する場合がある。）を実施する。(Protective film formation layer formation process)
FIG. 2D is a schematic cross-sectional view for explaining the step of forming a curable protective film forming layer 60 on the element back surface W2 of the exposed semiconductor chip CP (sometimes referred to as the protective film forming layer forming step). ing. In the present embodiment, the element back surface W2 is covered by forming the protective film formation layer 60 on the back surface side (surface opposite to the surface on which the rewiring layer 4 and the like are formed) of the sealing body 3.
As the protective film formation layer 60 in the present embodiment, for example, a protective film formation layer having any of thermosetting and energy ray curing can be used. The protective film formation layer 60 in the present embodiment is preferably formed using a material containing a curable adhesive composition that receives energy from the outside and cures. It is more preferable that the adhesive sheet containing the said curable adhesive composition is stuck on the back surface of the sealing body 3, the protective film formation layer 60 is formed, and element back surface W2 is covered.
As energy supplied from the outside, an ultraviolet-ray, an electron beam, heat, etc. are mentioned, for example. The protective film-forming layer 60 preferably contains at least one of an ultraviolet curing adhesive and a thermosetting adhesive. The protective film formation layer 60 is also preferably a thermosetting layer containing a thermosetting adhesive, and is also preferably a UV curable layer containing a UV curable adhesive.
After forming the protective film formation layer 60, the step of curing the protective film formation layer 60 to form a protective film 60A (see FIG. 3A) (sometimes referred to as a protective film formation step) is performed.

（第一の支持シート貼着工程）
図３Ａには、保護膜形成層６０を硬化させて保護膜６０Ａを形成した後、リングフレームＲＦが貼着された第一の支持シート７０に封止体３を貼着する工程（第一の支持シート貼着工程と称する場合がある。）を説明する断面概略図が示されている。
本実施形態における第一の支持シート７０は、半導体装置の製造工程で使用されるダイシングシートであることが好ましい。ダイシングシートとしての第一の支持シート７０は、基材フィルム及び粘着剤層を有することが好ましい。保護膜６０Ａを第一の支持シート７０の粘着剤層に向けて、第一の支持シート７０に封止体３を貼着する。この場合、第一の支持シート７０の粘着剤層の上に、リングフレームＲＦを載置し、リングフレームＲＦを軽く押圧し、リングフレームＲＦと第一の支持シート７０とを固定する。その後、リングフレームＲＦの環形状の内側にて露出する粘着剤層を封止体３の保護膜６０Ａに押し当てて、第一の支持シート７０に封止体３を固定する。(First support sheet sticking process)
In FIG. 3A, after the protective film forming layer 60 is cured to form the protective film 60A, a step of attaching the sealing body 3 to the first support sheet 70 to which the ring frame RF is attached (first step The cross-sectional schematic explaining the support sheet sticking process may be called.) Is shown.
The first support sheet 70 in the present embodiment is preferably a dicing sheet used in the manufacturing process of the semiconductor device. The first support sheet 70 as a dicing sheet preferably has a base film and an adhesive layer. With the protective film 60A directed to the adhesive layer of the first support sheet 70, the sealing body 3 is attached to the first support sheet 70. In this case, the ring frame RF is placed on the adhesive layer of the first support sheet 70, and the ring frame RF is lightly pressed to fix the ring frame RF and the first support sheet 70. Thereafter, the pressure-sensitive adhesive layer exposed inside the ring shape of the ring frame RF is pressed against the protective film 60A of the sealing body 3 to fix the sealing body 3 to the first support sheet 70.

（個片化工程）
図３Ｂには、第一の支持シート７０に貼着された封止体３を個片化する工程（個片化工程と称する場合がある。）を説明する断面概略図が示されている。
本実施形態では、封止体３を半導体チップＣＰ単位で個片化する。封止体３を個片化する方法は、特に限定されない。個片化する方法としては、例えば、ダイシングソーなどの切断手段を用いて個片化する方法、及びレーザー照射法などが挙げられる。
封止体３を個片化することで、半導体装置としての半導体パッケージ１が製造される。(Dividing process)
FIG. 3B is a schematic cross-sectional view for explaining the step of singulating the sealing body 3 attached to the first support sheet 70 (sometimes referred to as a singulation step).
In the present embodiment, the sealing body 3 is singulated in units of the semiconductor chip CP. The method for singulating the sealing body 3 is not particularly limited. As a method of separating into pieces, for example, a method of separating into pieces by using a cutting means such as a dicing saw, a laser irradiation method and the like can be mentioned.
By dividing the sealing body 3 into individual pieces, the semiconductor package 1 as a semiconductor device is manufactured.

本実施形態の半導体装置の製造方法は、半導体パッケージ１を、プリント配線基板等に実装する工程（実装工程と称する場合がある。）を含むことも好ましい。半導体パッケージ１は、素子裏面Ｗ２に保護膜６０Ａが付いたまま第一の支持シート７０からピックアップされる。   It is also preferable that the method for manufacturing a semiconductor device of the present embodiment includes a step of mounting the semiconductor package 1 on a printed wiring board or the like (sometimes referred to as a mounting step). The semiconductor package 1 is picked up from the first support sheet 70 with the protective film 60A attached to the element back surface W2.

・実施形態の効果
本実施形態によれば、封止工程において、支持基板１０によって半導体チップＣＰが支持されているので、封止部材３０で半導体チップＣＰを封止した際の反りを抑制できる。
本実施形態によれば、支持基板１０で封止体３を支持したままで、再配線層形成工程及び外部端子電極接続工程を実施できる。封止体が反っていると封止体の表面が湾曲し、再配線層及び外部端子電極を形成し難いが、封止体３の反りが抑制されているので、封止体３中の複数の半導体チップＣＰに対して再配線層４及び外部端子電極５を精度良く形成できる。
また、封止体３は、支持基板１０で支持されているので、封止体３のハンドリング性が向上する。特に、半導体チップＣＰの厚み及び封止体３の厚みが薄い場合には、本実施形態に係る半導体素子の製造方法は有効である。Effect of the Embodiment According to the present embodiment, since the semiconductor chip CP is supported by the support substrate 10 in the sealing step, it is possible to suppress the warpage when the semiconductor chip CP is sealed by the sealing member 30.
According to the present embodiment, the rewiring layer forming step and the external terminal electrode connecting step can be performed while the sealing body 3 is supported by the support substrate 10. When the sealing body is warped, the surface of the sealing body is curved and it is difficult to form the rewiring layer and the external terminal electrode, but since the warpage of the sealing body 3 is suppressed, a plurality of them in the sealing body 3 The rewiring layer 4 and the external terminal electrode 5 can be accurately formed on the semiconductor chip CP.
Moreover, since the sealing body 3 is supported by the support substrate 10, the handling property of the sealing body 3 is improved. In particular, when the thickness of the semiconductor chip CP and the thickness of the sealing body 3 are thin, the method of manufacturing a semiconductor element according to the present embodiment is effective.

〔第二実施形態〕
次に、本発明の第二実施形態について説明する。
本実施形態に係る半導体装置の製造方法は、
回路面及び前記回路面とは反対側の素子裏面を有する複数の半導体素子を、粘着剤層を有する支持基板の前記粘着剤層に、前記素子裏面を前記粘着剤層に向けて、貼着する工程と、
前記支持基板に貼着された前記半導体素子を封止して、封止体を形成する工程と、
外部端子電極を前記封止体に形成して、前記支持基板に貼着された前記半導体素子と前記外部端子電極とを電気的に接続させる工程と、
前記半導体素子と前記外部端子電極とを電気的に接続させた後に、前記封止体を前記第二の支持シートに貼着する工程と、
前記封止体を前記第二の支持シートに貼着した後に、前記支持基板を前記封止体から剥離して前記半導体素子の前記素子裏面を露出させる工程と、
露出した前記半導体素子の前記素子裏面に硬化性の保護膜形成層を形成する工程と、
前記保護膜形成層を硬化させて保護膜を形成する工程と、
前記第二の支持シートに貼着された前記封止体を個片化する工程と、を含む。
前記封止体は、前記外部端子電極を第二の支持シートに向けて第二の支持シートに貼着される。Second Embodiment
Next, a second embodiment of the present invention will be described.
The method of manufacturing a semiconductor device according to the present embodiment is
A plurality of semiconductor devices having a circuit surface and a device back surface opposite to the circuit surface are attached to the pressure-sensitive adhesive layer of a support substrate having a pressure-sensitive adhesive layer, with the device back surface facing the pressure-sensitive adhesive layer Process,
Sealing the semiconductor element attached to the support substrate to form a sealing body;
Forming an external terminal electrode on the sealing body to electrically connect the semiconductor element attached to the support substrate to the external terminal electrode;
Bonding the sealing body to the second support sheet after electrically connecting the semiconductor element and the external terminal electrode;
After the sealing body is attached to the second support sheet, the supporting substrate is peeled off from the sealing body to expose the back surface of the semiconductor element;
Forming a curable protective film-forming layer on the back surface of the exposed semiconductor element;
Curing the protective film forming layer to form a protective film;
And Separating the sealing body attached to the second support sheet.
The sealing body is attached to the second support sheet with the external terminal electrode directed to the second support sheet.

本実施形態に係る半導体装置の製造方法において、第一実施形態の半導体チップ貼着工程から外部端子電極接続工程までと同様の工程が実施される。
本実施形態に係る半導体装置の製造方法は、外部端子電極接続工程の後の工程が、第一実施形態と主に相違する。第二実施形態は、その他の点において第一実施形態と同様であるため、説明を省略又は簡略化する。In the method of manufacturing a semiconductor device according to the present embodiment, the same steps as the semiconductor chip attaching step of the first embodiment to the external terminal electrode connecting step are performed.
The method of manufacturing a semiconductor device according to this embodiment is mainly different from the first embodiment in the steps after the external terminal electrode connecting step. The second embodiment is the same as the first embodiment in other points, so the description will be omitted or simplified.

図５（図５Ａ、図５Ｂ、図５Ｃ及び図５Ｄ）は、本実施形態に係る半導体装置の製造方法の一例を示す図である。   FIG. 5 (FIG. 5A, FIG. 5B, FIG. 5C and FIG. 5D) is a figure which shows an example of the manufacturing method of the semiconductor device which concerns on this embodiment.

（第二の支持シート貼着工程）
図５Ａには、半導体チップＣＰに外部端子電極５を電気的に接続させた後であって、支持基板１０を封止体３から剥離する前に、封止体３を第二の支持シート７１に貼着する工程（第二の支持シート貼着工程と称する場合がある。）を説明する断面概略図が示されている。
第二の支持シート貼着工程では、支持基板１０で支持された状態の封止体３を第二の支持シート７１に貼着する。封止体３は、外部端子電極５を第二の支持シート７１に向けて貼着される。本実施形態においても、第二の支持シート７１は、基材フィルム及び粘着剤層を有することが好ましい。本実施形態においても、リングフレームＲＦが貼着された第二の支持シート７１に封止体３を支持させることが好ましい。また、第二の支持シート７１は、半導体装置の製造工程で使用されるダイシングシートであることが好ましい。(Second support sheet sticking process)
In FIG. 5A, after the external terminal electrode 5 is electrically connected to the semiconductor chip CP, before the support substrate 10 is peeled off from the sealing body 3, the sealing body 3 is used as a second supporting sheet 71. The cross-sectional schematic explaining the process (it may call a 2nd support sheet sticking process) stuck to is shown.
In the second support sheet attaching step, the sealing body 3 supported by the support substrate 10 is attached to the second support sheet 71. The sealing body 3 is pasted with the external terminal electrode 5 facing the second support sheet 71. Also in the present embodiment, the second support sheet 71 preferably has a base film and an adhesive layer. Also in the present embodiment, it is preferable that the sealing body 3 be supported by the second support sheet 71 to which the ring frame RF is attached. The second support sheet 71 is preferably a dicing sheet used in the manufacturing process of the semiconductor device.

（支持基板剥離工程）
図５Ｂには、封止体３を第二の支持シート７１に貼着した後に、支持基板１０を封止体３から剥離して半導体チップＣＰの素子裏面Ｗ２を露出させる工程（支持基板剥離工程）を説明する断面概略図が示されている。
本実施形態においても、支持基板１０を封止体３から剥離する方法は、特に限定されない。例えば、第一実施形態で説明した方法などを採用できる。本実施形態の支持基板剥離工程の方法としては、支持基板１０を両面粘着シート２０から剥離した後に、両面粘着シート２０を封止体３から剥離する方法が挙げられる。また、本実施形態の支持基板剥離工程の方法としては、支持基板１０と両面粘着シート２０とを一体として封止体３から剥離する方法が挙げられる。(Supporting substrate peeling process)
5B, after attaching the sealing body 3 to the second support sheet 71, peeling the support substrate 10 from the sealing body 3 to expose the element back surface W2 of the semiconductor chip CP (support substrate peeling step A schematic cross-sectional view is shown.
Also in the present embodiment, the method of peeling the support substrate 10 from the sealing body 3 is not particularly limited. For example, the method described in the first embodiment can be employed. As a method of the support substrate peeling process of this embodiment, after peeling the support substrate 10 from the double-sided adhesive sheet 20, the method of peeling the double-sided adhesive sheet 20 from the sealing body 3 is mentioned. Moreover, as a method of the support substrate peeling process of this embodiment, the method of peeling the support substrate 10 and the double-sided adhesive sheet 20 integrally from the sealing body 3 is mentioned.

（保護膜形成層形成工程）
図５Ｃには、露出した半導体チップＣＰの素子裏面Ｗ２に硬化性の保護膜形成層６０を形成する工程（保護膜形成層形成工程）を説明する断面概略図が示されている。
本実施形態においては、第二の支持シート７１に支持された封止体３に保護膜形成層６０を形成する。封止体３の裏面（再配線層４等が形成されている面とは反対側の面）側に、保護膜形成層６０を形成することで、素子裏面Ｗ２を覆う。
本実施形態の保護膜形成層６０の形成方法は、第一実施形態の保護膜形成層６０の場合と同様である。第二の支持シート７１が、耐熱性を備えている場合は、熱硬化時の残存応力の発生、及び糊残りなどを抑制できることから、保護膜形成層６０は、熱硬化型接着剤を含有する熱硬化性の層であることが好ましい。保護膜形成層６０は、紫外線硬化型接着剤を含有する紫外線硬化性の層であることも好ましい。
本実施形態においても、第二の支持シート７１に支持された封止体３の保護膜形成層６０を硬化させて保護膜６０Ａ（図５Ｄ参照）を形成する工程（保護膜形成工程）を実施する。保護膜形成層６０を硬化させる方法は、第一実施形態と同様である。(Protective film formation layer formation process)
FIG. 5C is a schematic cross-sectional view for explaining the step of forming a curable protective film forming layer 60 on the element back surface W2 of the exposed semiconductor chip CP (protective film forming layer forming step).
In the present embodiment, the protective film forming layer 60 is formed on the sealing body 3 supported by the second support sheet 71. The element back surface W2 is covered by forming a protective film formation layer 60 on the back surface (surface opposite to the surface on which the redistribution layer 4 and the like are formed) of the sealing body 3.
The formation method of the protective film formation layer 60 of this embodiment is the same as that of the case of the protective film formation layer 60 of 1st embodiment. When the second support sheet 71 has heat resistance, the protective film-forming layer 60 contains a thermosetting adhesive because generation of residual stress at the time of heat curing and adhesive residue can be suppressed. It is preferable that it is a thermosetting layer. It is also preferable that the protective film formation layer 60 is an ultraviolet curable layer containing an ultraviolet curable adhesive.
Also in the present embodiment, the step of forming the protective film 60A (see FIG. 5D) by curing the protective film forming layer 60 of the sealing body 3 supported by the second support sheet 71 is performed (protective film forming step) Do. The method of curing the protective film forming layer 60 is the same as that of the first embodiment.

（個片化工程）
図５Ｄには、第二の支持シート７１に貼着された封止体３を個片化する工程（個片化工程）を説明する断面概略図が示されている。
本実施形態においても、第一実施形態と同様に封止体３を個片化する。封止体３を個片化することで、半導体装置としての半導体パッケージ１が製造される。(Dividing process)
FIG. 5D is a schematic cross-sectional view for explaining the step of separating the sealing body 3 attached to the second support sheet 71 into individual pieces (individualization step).
Also in the present embodiment, the sealing body 3 is singulated in the same manner as in the first embodiment. By dividing the sealing body 3 into individual pieces, the semiconductor package 1 as a semiconductor device is manufactured.

本実施形態の半導体装置の製造方法は、半導体パッケージ１を、プリント配線基板等に実装する工程（実装工程と称する場合がある。）を含むことも好ましい。半導体パッケージ１は、素子裏面Ｗ２に保護膜６０Ａが付いたまま第二の支持シート７１からピックアップされる。   It is also preferable that the method for manufacturing a semiconductor device of the present embodiment includes a step of mounting the semiconductor package 1 on a printed wiring board or the like (sometimes referred to as a mounting step). The semiconductor package 1 is picked up from the second support sheet 71 with the protective film 60A attached to the element back surface W2.

・実施形態の効果
本実施形態によれば、第一実施形態と同様の効果を奏する。
さらに、本実施形態によれば、支持基板剥離工程は、第二の支持シート７１に支持された封止体３に対して実施できるので、支持基板１０を封止体３から剥離し易くなる。
さらに、本実施形態によれば、支持基板１０を剥離した後の封止体３は、第二の支持シート７１に支持されているので、保護膜形成層形成工程を実施し易い。
第二の支持シート７１がダイシングシートである場合、支持基板剥離工程から個片化工程まで、封止体３を第二の支持シート７１で支持したままで実施できるので、半導体装置の製造工程を簡略化できる。-Effect of Embodiment According to this embodiment, the same effect as that of the first embodiment can be obtained.
Furthermore, according to the present embodiment, since the support substrate peeling process can be performed on the sealing body 3 supported by the second support sheet 71, the supporting substrate 10 can be easily peeled from the sealing body 3.
Furthermore, according to the present embodiment, since the sealing body 3 after peeling off the support substrate 10 is supported by the second support sheet 71, it is easy to carry out the protective film forming layer forming step.
When the second support sheet 71 is a dicing sheet, the sealing body 3 can be carried with the second support sheet 71 from the supporting substrate peeling step to the singulation step, so the semiconductor device manufacturing process can be performed. It can be simplified.

〔第三実施形態〕
次に、本発明の第三実施形態について説明する。
本実施形態に係る半導体装置の製造方法は、
回路面及び前記回路面とは反対側の素子裏面を有する複数の半導体素子を、粘着剤層を有する支持基板の前記粘着剤層に、前記素子裏面を前記粘着剤層に向けて、貼着する工程と、
前記支持基板に貼着された前記半導体素子を封止して、封止体を形成する工程と、
外部端子電極を前記封止体に形成して、前記支持基板に貼着された前記半導体素子と前記外部端子電極とを電気的に接続させる工程と、
前記半導体素子と前記外部端子電極とを電気的に接続させた後に、前記封止体を前記第二の支持シートに貼着する工程と、
前記封止体を前記第二の支持シートに貼着した後に、前記支持基板を前記封止体から剥離して前記半導体素子の前記素子裏面を露出させる工程と、
露出した前記半導体素子の前記素子裏面に硬化性の保護膜形成層を形成する工程と、
前記保護膜形成層を硬化させて保護膜を形成する工程と、
前記保護膜を形成した後に、前記封止体を前記第二の支持シートから剥離して、第三の支持シートに貼着する工程と、
前記第三の支持シートに貼着された前記封止体を個片化する工程と、を含む。
前記封止体を前記第二の支持シートに貼着する際、前記封止体は、前記外部端子電極を第二の支持シートに向けて貼着される。
前記封止体を前記第三の支持シートに貼着する際、前記封止体は、前記保護膜を前記第三の支持シートに向けて貼着される。Third Embodiment
Next, a third embodiment of the present invention will be described.
The method of manufacturing a semiconductor device according to the present embodiment is
A plurality of semiconductor devices having a circuit surface and a device back surface opposite to the circuit surface are attached to the pressure-sensitive adhesive layer of a support substrate having a pressure-sensitive adhesive layer, with the device back surface facing the pressure-sensitive adhesive layer Process,
Sealing the semiconductor element attached to the support substrate to form a sealing body;
Forming an external terminal electrode on the sealing body to electrically connect the semiconductor element attached to the support substrate to the external terminal electrode;
Bonding the sealing body to the second support sheet after electrically connecting the semiconductor element and the external terminal electrode;
After the sealing body is attached to the second support sheet, the supporting substrate is peeled off from the sealing body to expose the back surface of the semiconductor element;
Forming a curable protective film-forming layer on the back surface of the exposed semiconductor element;
Curing the protective film forming layer to form a protective film;
After forming the protective film, peeling the sealing body from the second support sheet and attaching it to a third support sheet;
And Separating the sealing body attached to the third support sheet.
When the sealing body is attached to the second support sheet, the sealing body is attached with the external terminal electrode facing the second support sheet.
When the sealing body is attached to the third support sheet, the sealing body is attached with the protective film facing the third support sheet.

本実施形態に係る半導体装置の製造方法において、第一実施形態の半導体チップ貼着工程から外部端子電極接続工程までと同様の工程が実施される。
また、本実施形態に係る半導体装置の製造方法において、外部端子電極接続工程の後、第二実施形態の第二の支持シート貼着工程から保護膜形成工程までと同様の工程が実施される。
本実施形態に係る半導体装置の製造方法は、保護膜形成工程の後の工程が、第一実施形態及び第二実施形態と主に相違する。第三実施形態は、その他の点において第一実施形態及び第二実施形態と同様であるため、説明を省略又は簡略化する。In the method of manufacturing a semiconductor device according to the present embodiment, the same steps as the semiconductor chip attaching step of the first embodiment to the external terminal electrode connecting step are performed.
Further, in the method of manufacturing a semiconductor device according to the present embodiment, after the external terminal electrode connecting step, the same steps as the second support sheet attaching step to the protective film forming step of the second embodiment are performed.
The method of manufacturing a semiconductor device according to the present embodiment is mainly different from the first embodiment and the second embodiment in the steps after the protective film forming step. The third embodiment is the same as the first and second embodiments in the other points, so the description will be omitted or simplified.

図６（図６Ａ及び図６Ｂ）は、本実施形態に係る半導体装置の製造方法の一例を示す図である。   FIG. 6 (FIG. 6A and FIG. 6B) is a figure which shows an example of the manufacturing method of the semiconductor device based on this embodiment.

（第三の支持シート貼着工程）
図６Ａには、保護膜６０Ａを形成した後に、封止体３を第二の支持シート７１から剥離して、第三の支持シート７２に貼着する工程（第三の支持シート貼着工程と称する場合がある。）を説明する断面概略図が示されている。
第三の支持シート貼着工程では、保護膜６０Ａを形成した封止体３を第三の支持シート７２に貼着する。封止体３は、保護膜６０Ａを第三の支持シート７２に向けて貼着される。本実施形態における第三の支持シート７２も、第一実施形態と同様、半導体装置の製造工程で使用されるダイシングシートであることが好ましい。本実施形態においても、リングフレームＲＦ２が貼着された第三の支持シート７２に封止体３を支持させることが好ましい。(Third support sheet sticking process)
In FIG. 6A, after forming the protective film 60A, the step of peeling the sealing body 3 from the second support sheet 71 and attaching it to the third support sheet 72 (third support sheet attaching step and A schematic cross-sectional view is shown which may be referred to.
In the third support sheet attaching step, the sealing body 3 on which the protective film 60A is formed is attached to the third support sheet 72. The sealing body 3 is pasted with the protective film 60A directed to the third support sheet 72. Similar to the first embodiment, the third support sheet 72 in the present embodiment is also preferably a dicing sheet used in the manufacturing process of the semiconductor device. Also in the present embodiment, it is preferable that the sealing body 3 be supported by the third support sheet 72 to which the ring frame RF2 is attached.

（個片化工程）
図６Ｂには、第三の支持シート７２に貼着された封止体３を個片化する工程（個片化工程）を説明する断面概略図が示されている。
本実施形態においても、第一実施形態と同様に封止体３を個片化する。封止体３を個片化することで、半導体装置としての半導体パッケージ１が製造される。(Dividing process)
FIG. 6B is a schematic cross-sectional view for explaining the step of separating the sealing body 3 attached to the third support sheet 72 into pieces.
Also in the present embodiment, the sealing body 3 is singulated in the same manner as in the first embodiment. By dividing the sealing body 3 into individual pieces, the semiconductor package 1 as a semiconductor device is manufactured.

本実施形態の半導体装置の製造方法は、半導体パッケージ１を、プリント配線基板等に実装する工程（実装工程と称する場合がある。）を含むことも好ましい。半導体パッケージ１は、素子裏面Ｗ２に保護膜６０Ａが付いたまま第三の支持シート７２からピックアップされる。   It is also preferable that the method for manufacturing a semiconductor device of the present embodiment includes a step of mounting the semiconductor package 1 on a printed wiring board or the like (sometimes referred to as a mounting step). The semiconductor package 1 is picked up from the third support sheet 72 while the protective film 60A is attached to the element back surface W2.

・実施形態の効果
本実施形態によれば、第一実施形態と同様の効果を奏する。
さらに、本実施形態においても、第二実施形態と同様、支持基板剥離工程は、第二の支持シート７１に支持された封止体３に対して実施できるので、支持基板１０を封止体３から剥離し易くなる。
さらに、本実施形態においても、第二実施形態と同様、支持基板１０を剥離した後の封止体３は、第二の支持シート７１に支持されているので、保護膜形成層形成工程を実施し易い。
本実施形態によれば、第二の支持シート７１がダイシングシートとしての特性を有していない場合でも、ダイシングシートとしての第三の支持シート７２に封止体３を貼着することで封止体３を個片化し、半導体パッケージ１を得ることができる。-Effect of Embodiment According to this embodiment, the same effect as that of the first embodiment can be obtained.
Furthermore, also in the present embodiment, as in the second embodiment, the supporting substrate peeling step can be performed on the sealing body 3 supported by the second supporting sheet 71, so the supporting substrate 10 is sealed in the sealing body 3 It becomes easy to peel off.
Furthermore, also in the present embodiment, as in the second embodiment, since the sealing body 3 after peeling the support substrate 10 is supported by the second support sheet 71, the protective film forming layer forming step is performed. Easy to do.
According to the present embodiment, even when the second support sheet 71 does not have the characteristics as a dicing sheet, the sealing body 3 is attached to the third support sheet 72 as a dicing sheet to perform sealing. The body 3 can be singulated to obtain the semiconductor package 1.

〔実施形態の変形〕
本発明は、前記実施形態に何ら限定されない。本発明は、本発明の目的を達成できる範囲で、前記実施形態を変形した態様などを含む。[Modification of the embodiment]
The present invention is not limited to the above embodiment. The present invention includes the modes etc. which changed the above-mentioned embodiment in the range which can achieve the object of the present invention.

前記実施形態に係る半導体装置の製造方法のいずれかにおいて、保護膜にレーザー印字する工程（レーザー印字工程と称する場合がある。）を実施してもよい。
レーザー印字はレーザーマーキング法により行われ、レーザー光の照射により保護膜の表面を削り取ることで保護膜に品番等をマーキングする。
レーザー印字工程においては、保護膜に、直接、レーザー光を照射してもよいし、支持シート越しにレーザー光を照射してもよい。
例えば、前記実施形態に係る半導体装置の製造方法のいずれかにおいては、レーザー印字工程は、保護膜を形成した後であって、支持シートに貼着された封止体を個片化する工程よりも前に実施することが好ましい。前記実施形態に係る半導体装置の製造方法のいずれかによれば封止体の反りが抑制できるため、レーザー印字工程を実施する場合にレーザー光の焦点が正確に定まり、精度よくマーキングできる。In any of the methods for manufacturing a semiconductor device according to the above embodiments, a step of laser printing on the protective film (sometimes referred to as a laser printing step) may be performed.
Laser printing is performed by a laser marking method, and the protective film is marked with a product number or the like by scraping the surface of the protective film by laser light irradiation.
In the laser printing step, the protective film may be directly irradiated with laser light, or may be irradiated with laser light through the support sheet.
For example, in any of the semiconductor device manufacturing methods according to the above-described embodiments, the laser printing step is performed after the protective film is formed, and the sealing body attached to the support sheet is singulated. It is preferable to carry out before. According to any of the semiconductor device manufacturing methods of the above embodiments, warpage of the sealing body can be suppressed. Therefore, when the laser printing process is performed, the focal point of the laser light can be accurately determined and marking can be performed with high accuracy.

前記実施形態に係る半導体装置の製造方法、並びに実施形態の変形に係る半導体装置の製造方法のいずれかにおいて、支持基板剥離工程と保護膜形成層形成工程との間に、封止体の露出した素子裏面側を研削する工程（封止体研削工程と称する場合がある。）を実施してもよい。この研削工程を実施することにより、封止体の厚みを薄くすることができ、半導体装置の薄型化を図ることができる。封止体研削工程を実施した場合、封止体の研削面に保護膜形成層を形成する。   In any of the method of manufacturing a semiconductor device according to the embodiment and the method of manufacturing a semiconductor device according to a modification of the embodiment, the sealing body is exposed between the supporting substrate peeling step and the protective film forming layer forming step. You may implement the process (It may call a sealing body grinding process.) Which grinds the element back surface side. By performing this grinding step, the thickness of the sealing body can be reduced, and the thickness of the semiconductor device can be reduced. When a sealing body grinding process is implemented, a protective film formation layer is formed in the grinding surface of a sealing body.

前記実施形態においては、支持基板１０に両面粘着シート２０を貼付し、両面粘着シート２０が有する第一の粘着剤層２２に半導体チップＣＰを貼着させる態様を例に挙げて説明したが、本発明はこのような態様に限定されない。
例えば、前記実施形態に係る半導体装置の製造方法、並びに実施形態の変形に係る半導体装置の製造方法のいずれかにおいて、支持基板の表面に粘着剤層を形成し、この粘着剤層に半導体素子を貼着させてもよい。この場合の粘着剤層は、第一の粘着剤層２２と同様の粘着剤を含有していることが好ましい。In the embodiment, the double-sided adhesive sheet 20 is attached to the support substrate 10, and the semiconductor chip CP is attached to the first adhesive layer 22 of the double-sided adhesive sheet 20. The invention is not limited to such an embodiment.
For example, in any of the method of manufacturing a semiconductor device according to the embodiment and the method of manufacturing a semiconductor device according to a modification of the embodiment, an adhesive layer is formed on the surface of a support substrate, and a semiconductor element is formed on the adhesive layer. You may stick it. In this case, the pressure-sensitive adhesive layer preferably contains the same pressure-sensitive adhesive as the first pressure-sensitive adhesive layer 22.

封止部材を用いて複数の半導体チップＣＰを封止する方法は、前記実施形態で説明した方法に限定されない。例えば、前記実施形態に係る半導体装置の製造方法、並びに実施形態の変形に係る半導体装置の製造方法のいずれかにおいて、支持基板１０に支持された状態の複数の半導体チップＣＰを金型内に載置し、金型内に流動性を有する封止樹脂材料を注入し、封止樹脂材料を加熱硬化させて封止樹脂層を形成する方法を採用してもよい。
また、前記実施形態に係る半導体装置の製造方法、並びに実施形態の変形に係る半導体装置の製造方法のいずれかにおいて、シート状の封止樹脂を複数の半導体チップＣＰの回路面Ｗ１を覆うように載置し、シート状の封止樹脂を半導体チップＣＰを覆うように載置し、封止樹脂を加熱硬化させて、封止樹脂層を形成する方法を採用してもよい。
シート状の封止樹脂を用いる場合には、真空ラミネート法により半導体チップＣＰを封止することが好ましい。The method of sealing the plurality of semiconductor chips CP using the sealing member is not limited to the method described in the above embodiment. For example, in any of the method of manufacturing a semiconductor device according to the embodiment and the method of manufacturing a semiconductor device according to a modification of the embodiment, a plurality of semiconductor chips CP supported by the support substrate 10 are mounted in a mold. Alternatively, a method may be employed in which a sealing resin material having fluidity is injected into a mold, and the sealing resin material is heated and cured to form a sealing resin layer.
Further, in any of the method of manufacturing the semiconductor device according to the embodiment and the method of manufacturing the semiconductor device according to the modification of the embodiment, the sheet-like sealing resin is used to cover the circuit surface W1 of the plurality of semiconductor chips CP. A method may be adopted in which the sheet-like sealing resin is placed so as to cover the semiconductor chip CP, and the sealing resin is heated and cured to form a sealing resin layer.
When a sheet-like sealing resin is used, it is preferable to seal the semiconductor chip CP by vacuum lamination.

前記実施形態に係る半導体装置の製造方法、並びに実施形態の変形に係る半導体装置の製造方法のいずれかの封止工程においては、封止部材３０で半導体チップＣＰの回路面Ｗ１側を覆ってもよい。この場合、封止体３の表面に半導体チップＣＰの接続端子Ｗ３を露出させる工程（接続端子露出工程と称する場合がある。）を実施する。
この接続端子露出工程では、半導体チップＣＰの回路面Ｗ１や接続端子Ｗ３を覆う封止体３の表面側の封止樹脂層の一部又は全体を除去して接続端子Ｗ３を露出させる。半導体チップＣＰの接続端子Ｗ３を露出させる方法は特に限定されない。半導体チップＣＰの接続端子Ｗ３を露出させる方法としては、例えば、封止樹脂層を研削して接続端子Ｗ３を露出させる方法、封止樹脂層をレーザー照射等の方法により除去して接続端子Ｗ３を露出させる方法、及び封止樹脂層をエッチング法により除去して接続端子Ｗ３を露出させる方法などが挙げられる。接続端子Ｗ３と、再配線層４及び外部端子電極５とが電気的に接続可能であれば、接続端子Ｗ３の全体を露出させてもよいし、接続端子Ｗ３の一部を露出させてもよい。In the sealing process of the semiconductor device manufacturing method according to the embodiment and the semiconductor device manufacturing method according to the modification of the embodiment, the sealing member 30 may cover the circuit surface W1 side of the semiconductor chip CP. Good. In this case, the step of exposing the connection terminal W3 of the semiconductor chip CP on the surface of the sealing body 3 (sometimes referred to as a connection terminal exposure step) is performed.
In the connection terminal exposing step, a part or the whole of the sealing resin layer on the surface side of the sealing body 3 covering the circuit surface W1 of the semiconductor chip CP and the connection terminal W3 is removed to expose the connection terminal W3. The method for exposing the connection terminal W3 of the semiconductor chip CP is not particularly limited. As a method of exposing the connection terminal W3 of the semiconductor chip CP, for example, a method of grinding the sealing resin layer to expose the connection terminal W3, removing the sealing resin layer by a method such as laser irradiation, and the connection terminal W3. A method of exposing, a method of removing the sealing resin layer by an etching method, and a method of exposing the connection terminal W3 may be mentioned. As long as the connection terminal W3 is electrically connected to the redistribution layer 4 and the external terminal electrode 5, the entire connection terminal W3 may be exposed or a part of the connection terminal W3 may be exposed. .

半導体パッケージは、前記実施形態、並びに実施形態の変形において説明した態様に限定されない。封止体における半導体素子の領域外に外部電極パッドをファンアウトさせ、当該外部電極パッドに外部端子電極を接続させたＦＯ−ＷＬＰ型の半導体パッケージであってもよい。   The semiconductor package is not limited to the embodiments described above and the aspects described in the variations of the embodiments. It may be a FO-WLP semiconductor package in which external electrode pads are fanned out of the area of the semiconductor element in the sealing body and external terminal electrodes are connected to the external electrode pads.

前記実施形態、並びに実施形態の変形では、封止体を半導体素子単位で個片化する態様を例に挙げて説明したが、本発明はこのような態様に限定されない。例えば、複数の半導体素子を含むように封止体を個片化することにより、複数の半導体素子を含んだ半導体パッケージを製造してもよい。   Although the embodiments and the variations of the embodiments have been described by taking the aspect in which the sealing body is separated into semiconductor device units as an example, the present invention is not limited to such aspects. For example, a semiconductor package including a plurality of semiconductor elements may be manufactured by dividing the sealing body into a plurality of semiconductor elements.

１…半導体パッケージ（半導体装置）、３…封止体、５…外部端子電極、１０…支持基板、２２…第一の粘着剤層（粘着剤層）、３０…封止部材、６０…保護膜形成層、６０Ａ…保護膜、７０…第一の支持シート、７１…第二の支持シート、７２…第三の支持シート、ＣＰ…半導体チップ（半導体素子）、Ｗ１…回路面、Ｗ２…素子裏面、Ｗ３…接続端子。   DESCRIPTION OF SYMBOLS 1 ... Semiconductor package (semiconductor device), 3 ... Sealing body, 5 ... External terminal electrode, 10 ... Support substrate, 22 ... 1st adhesive layer (adhesive layer) 30, 30 ... Sealing member, 60 ... Protective film Formation layer, 60A: protection film, 70: first support sheet, 71: second support sheet, 72: third support sheet, CP: semiconductor chip (semiconductor element), W1: circuit surface, W2: element back surface , W3 ... connection terminal.

Claims (6)

回路面及び前記回路面とは反対側の素子裏面を有する複数の半導体素子を、粘着剤層を有する支持基板の前記粘着剤層に、前記素子裏面を前記粘着剤層に向けて、貼着する工程と、
前記支持基板に貼着された前記半導体素子を封止して、封止体を形成する工程と、
外部端子電極を前記封止体に形成して、前記支持基板に貼着された前記半導体素子と前記外部端子電極とを電気的に接続させる工程と、
前記半導体素子と前記外部端子電極とを電気的に接続させた後に、前記支持基板を前記封止体から剥離して前記半導体素子の前記素子裏面を露出させる工程と、
露出した前記半導体素子の前記素子裏面に硬化性の保護膜形成層を形成する工程と、
前記保護膜形成層を硬化させて保護膜を形成する工程と、を含む、
ことを特徴とする半導体装置の製造方法。A plurality of semiconductor devices having a circuit surface and a device back surface opposite to the circuit surface are attached to the pressure-sensitive adhesive layer of a support substrate having a pressure-sensitive adhesive layer, with the device back surface facing the pressure-sensitive adhesive layer Process,
Sealing the semiconductor element attached to the support substrate to form a sealing body;
Forming an external terminal electrode on the sealing body to electrically connect the semiconductor element attached to the support substrate to the external terminal electrode;
After electrically connecting the semiconductor element and the external terminal electrode, peeling the support substrate from the sealing body to expose the element back surface of the semiconductor element;
Forming a curable protective film-forming layer on the back surface of the exposed semiconductor element;
Curing the protective film-forming layer to form a protective film.
And manufacturing a semiconductor device. 請求項１に記載の半導体装置の製造方法において、
前記保護膜を形成した後に、前記封止体を第一の支持シートに貼着する工程と、
前記第一の支持シートに貼着された前記封止体を個片化する工程と、をさらに含む、
ことを特徴とする半導体装置の製造方法。In the method of manufacturing a semiconductor device according to claim 1,
Bonding the sealing body to a first support sheet after forming the protective film;
And D. separating the sealing body attached to the first support sheet.
And manufacturing a semiconductor device. 請求項１に記載の半導体装置の製造方法において、
前記半導体素子と前記外部端子電極とを電気的に接続させた後であって、前記支持基板を前記封止体から剥離する前に、前記封止体を第二の支持シートに貼着する工程をさらに含み、
前記封止体の前記外部端子電極を前記第二の支持シートに向けて貼着する、
ことを特徴とする半導体装置の製造方法。In the method of manufacturing a semiconductor device according to claim 1,
A step of adhering the sealing body to a second support sheet after the semiconductor element and the external terminal electrode are electrically connected and before the supporting substrate is peeled off from the sealing body Further include
Sticking the external terminal electrode of the sealing body toward the second support sheet,
And manufacturing a semiconductor device. 請求項３に記載の半導体装置の製造方法において、
前記封止体を前記第二の支持シートに貼着し、前記支持基板を前記封止体から剥離した後に、露出した前記半導体素子の前記素子裏面に前記保護膜形成層を形成する、
ことを特徴とする半導体装置の製造方法。In the method of manufacturing a semiconductor device according to claim 3,
The sealing body is attached to the second support sheet, and after peeling the support substrate from the sealing body, the protective film forming layer is formed on the back surface of the exposed semiconductor element.
And manufacturing a semiconductor device. 請求項４に記載の半導体装置の製造方法において、
前記保護膜を形成した後に、前記第二の支持シートに貼着された前記封止体を個片化する工程をさらに含む、
ことを特徴とする半導体装置の製造方法。In the method of manufacturing a semiconductor device according to claim 4,
After the formation of the protective film, the method further includes the step of singulating the sealing body attached to the second support sheet,
And manufacturing a semiconductor device. 請求項４に記載の半導体装置の製造方法において、
前記保護膜を形成した後に、前記封止体を前記第二の支持シートから剥離して、第三の支持シートに貼着する工程と、
前記第三の支持シートに貼着された前記封止体を個片化する工程と、をさらに含む、
ことを特徴とする半導体装置の製造方法。In the method of manufacturing a semiconductor device according to claim 4,
After forming the protective film, peeling the sealing body from the second support sheet and attaching it to a third support sheet;
And Separating the sealing body attached to the third support sheet.
And manufacturing a semiconductor device.
JP2018537054A 2016-08-31 2017-08-02 Manufacturing method of semiconductor device Active JP7096766B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022096710A JP7317187B2 (en) 2016-08-31 2022-06-15 Semiconductor device manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016169152 2016-08-31
JP2016169152 2016-08-31
PCT/JP2017/027956 WO2018043008A1 (en) 2016-08-31 2017-08-02 Semiconductor device manufacturing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022096710A Division JP7317187B2 (en) 2016-08-31 2022-06-15 Semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JPWO2018043008A1 true JPWO2018043008A1 (en) 2019-06-24
JP7096766B2 JP7096766B2 (en) 2022-07-06

Family

ID=61301917

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018537054A Active JP7096766B2 (en) 2016-08-31 2017-08-02 Manufacturing method of semiconductor device
JP2022096710A Active JP7317187B2 (en) 2016-08-31 2022-06-15 Semiconductor device manufacturing method

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022096710A Active JP7317187B2 (en) 2016-08-31 2022-06-15 Semiconductor device manufacturing method

Country Status (5)

Country Link
JP (2) JP7096766B2 (en)
KR (2) KR102385965B1 (en)
CN (1) CN109463007B (en)
TW (2) TWI773341B (en)
WO (1) WO2018043008A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7238301B2 (en) * 2018-09-05 2023-03-14 株式会社レゾナック Material selection method and panel manufacturing method
JP7395898B2 (en) * 2019-09-18 2023-12-12 大日本印刷株式会社 Components for semiconductor multi-sided mounting boards, semiconductor multi-sided mounting boards, and semiconductor components
WO2022185489A1 (en) * 2021-03-04 2022-09-09 昭和電工マテリアルズ株式会社 Method for manufacturing semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332643A (en) * 2000-05-19 2001-11-30 Iep Technologies:Kk Semiconductor device and its manufacturing method
JP2006222164A (en) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2013074184A (en) * 2011-09-28 2013-04-22 Nitto Denko Corp Semiconductor device manufacturing method
JP2013128060A (en) * 2011-12-19 2013-06-27 Nitto Denko Corp Semiconductor device manufacturing method
JP2014197568A (en) * 2011-10-19 2014-10-16 パナソニック株式会社 Method for manufacturing semiconductor package, semiconductor package and semiconductor device
JP2016025281A (en) * 2014-07-23 2016-02-08 株式会社ジェイデバイス Semiconductor device and method for manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3456462B2 (en) * 2000-02-28 2003-10-14 日本電気株式会社 Semiconductor device and manufacturing method thereof
JP4719042B2 (en) * 2006-03-16 2011-07-06 株式会社東芝 Manufacturing method of semiconductor device
JP2009032929A (en) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd Semiconductor device and method of manufacturing the same
JP5456440B2 (en) * 2009-01-30 2014-03-26 日東電工株式会社 Dicing tape integrated wafer back surface protection film
JP5718005B2 (en) 2010-09-14 2015-05-13 日東電工株式会社 A heat-resistant adhesive tape for manufacturing a semiconductor device and a method for manufacturing a semiconductor device using the tape.
WO2013057949A2 (en) * 2011-10-19 2013-04-25 Panasonic Corporation Manufacturing method for semiconductor package, semiconductor package, and semiconductor device
US9385102B2 (en) * 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
CN103887251B (en) * 2014-04-02 2016-08-24 华进半导体封装先导技术研发中心有限公司 Fan-out-type wafer level packaging structure and manufacturing process
CN104103528A (en) * 2014-07-22 2014-10-15 华进半导体封装先导技术研发中心有限公司 Fan out type square piece level semiconductor three dimension chip packaging technology
CN204497228U (en) * 2015-03-16 2015-07-22 苏州晶方半导体科技股份有限公司 Chip-packaging structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332643A (en) * 2000-05-19 2001-11-30 Iep Technologies:Kk Semiconductor device and its manufacturing method
JP2006222164A (en) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2013074184A (en) * 2011-09-28 2013-04-22 Nitto Denko Corp Semiconductor device manufacturing method
JP2014197568A (en) * 2011-10-19 2014-10-16 パナソニック株式会社 Method for manufacturing semiconductor package, semiconductor package and semiconductor device
JP2013128060A (en) * 2011-12-19 2013-06-27 Nitto Denko Corp Semiconductor device manufacturing method
JP2016025281A (en) * 2014-07-23 2016-02-08 株式会社ジェイデバイス Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20220045255A (en) 2022-04-12
JP2022123045A (en) 2022-08-23
JP7096766B2 (en) 2022-07-06
TWI732921B (en) 2021-07-11
KR20190045091A (en) 2019-05-02
TW202137340A (en) 2021-10-01
JP7317187B2 (en) 2023-07-28
KR102487681B1 (en) 2023-01-11
CN109463007A (en) 2019-03-12
WO2018043008A1 (en) 2018-03-08
TWI773341B (en) 2022-08-01
CN109463007B (en) 2022-11-08
KR102385965B1 (en) 2022-04-12
TW201826405A (en) 2018-07-16

Similar Documents

Publication Publication Date Title
JP7317187B2 (en) Semiconductor device manufacturing method
JP4757398B2 (en) Manufacturing method of semiconductor device
TWI414027B (en) Chip-sized package and fabrication method thereof
KR100693664B1 (en) Filling Paste Structure and Process for WL-CSP
US8124471B2 (en) Method of post-mold grinding a semiconductor package
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
JP2004207306A (en) Semiconductor device and its manufacturing method
JP2005064499A (en) Method of manufacturing semiconductor device
JP2006303481A (en) Solid-stage imaging device and manufacturing method thereof
JPH11204551A (en) Manufacture of semiconductor device
KR101681360B1 (en) Method for Manufacturing Electronic Component Package
JP6482866B2 (en) Manufacturing method of semiconductor device
JP2014187167A (en) Semiconductor device and manufacturing method of the same
JP2011159694A (en) Method of manufacturing semiconductor device, semiconductor device obtained thereby, and dicing film integrated type chip protective film used therefor
KR20100066384A (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
TWI697968B (en) Manufacturing method of semiconductor device
US20090025882A1 (en) Die molding for flip chip molded matrix array package using uv curable tape
JP2000228465A (en) Semiconductor device and its manufacture
JP2008016606A (en) Semiconductor device, and its manufacturing method
JP7226664B2 (en) Semiconductor device manufacturing method
JP7226669B2 (en) Semiconductor device manufacturing method
KR20140128714A (en) method for strengthening the joint strength of the solder bump and wafer
JPWO2003003445A1 (en) Underfill sheet material, semiconductor chip underfill method, and semiconductor chip mounting method
JP7243934B2 (en) Semiconductor device manufacturing method
JP2005026633A (en) Manufacturing method of semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220624

R150 Certificate of patent or registration of utility model

Ref document number: 7096766

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150