JPWO2017203859A1 - Electronic circuit apparatus and method - Google Patents
Electronic circuit apparatus and method Download PDFInfo
- Publication number
- JPWO2017203859A1 JPWO2017203859A1 JP2018519131A JP2018519131A JPWO2017203859A1 JP WO2017203859 A1 JPWO2017203859 A1 JP WO2017203859A1 JP 2018519131 A JP2018519131 A JP 2018519131A JP 2018519131 A JP2018519131 A JP 2018519131A JP WO2017203859 A1 JPWO2017203859 A1 JP WO2017203859A1
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- solder
- electrode
- insulating member
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
電子部品の電極と回路基板の導体を接合する導電性接合材の高さを確保しつつ、導電性接合材の内部のボイドを低減することができる電子回路装置及び方法を提供する。電子制御装置100(電子回路装置)は、電子部品1と、回路基板6と、導電性接合材3と、非金属部材7(絶縁性部材)と、を備える。電子部品1は、電極2を有し、回路基板6は、電極2に対向する導体5を有する。導電性接合材3は、電極2と導体5とを接合する。非金属部材7(絶縁性部材)は、導電性接合材3の中に配置され、導体5と電極2に接する。Provided are an electronic circuit device and a method capable of reducing voids inside a conductive bonding material while ensuring the height of a conductive bonding material for bonding an electrode of an electronic component and a conductor of a circuit board. The electronic control device 100 (electronic circuit device) includes an electronic component 1, a circuit board 6, a conductive bonding material 3, and a nonmetallic member 7 (insulating member). The electronic component 1 has an electrode 2, and the circuit board 6 has a conductor 5 that faces the electrode 2. The conductive bonding material 3 bonds the electrode 2 and the conductor 5 together. The nonmetallic member 7 (insulating member) is disposed in the conductive bonding material 3 and is in contact with the conductor 5 and the electrode 2.
Description
本発明は、電子回路装置及び方法に関する。 The present invention relates to an electronic circuit device and method.
電子制御装置(電子回路装置)の小型化・高密度実装化、また、高温環境下への搭載位置の変更により、電子制御装置の高寿命化が要求されている。電子制御装置の製品寿命を決定する1つのファクタとして、はんだ接続部の寿命がある。 The electronic control device (electronic circuit device) is required to have a long service life by downsizing and high-density mounting and changing the mounting position in a high temperature environment. One factor that determines the product life of the electronic control device is the life of the solder joint.
電子部品と基板のはんだ接続部には、温度変化の環境下において、電子部品と基板の線膨張係数差に起因した応力が発生する。温度変化によって発生する応力が、繰り返しかかることではんだにはせん断ひずみが生じ、やがて破壊に至る。この繰り返し応力によってはんだに生じる破壊を熱疲労破壊と呼び、熱疲労破壊によって破断に至るまでの寿命を熱疲労破壊寿命と呼ぶ。 A stress caused by a difference in linear expansion coefficient between the electronic component and the substrate is generated in the solder connection portion between the electronic component and the substrate in an environment of temperature change. The stress generated by the temperature change is repeatedly applied, so that the solder undergoes shear strain and eventually breaks. The failure that occurs in the solder due to this repeated stress is called thermal fatigue failure, and the life until failure due to thermal fatigue failure is called the thermal fatigue failure life.
はんだの熱疲労破壊を抑制するための策として、はんだの接続高さのコントロールがある。はんだの接続高さが低い程、はんだ接続部に発生するせん断ひずみは拡大し、熱疲労破壊寿命は短寿命となる。一方、はんだ接続高さが高いとはんだ接続部に発生するせん断ひずみは縮小し、熱疲労破壊寿命は長寿命となる。 As a measure for suppressing thermal fatigue failure of the solder, there is control of the connection height of the solder. The lower the solder connection height, the greater the shear strain generated in the solder connection part, and the shorter the thermal fatigue failure life. On the other hand, when the solder connection height is high, the shear strain generated in the solder connection portion is reduced, and the thermal fatigue failure life is long.
電子部品と基板のはんだ接続部の接続高さを稼ぐことではんだの熱疲労寿命を向上させる技術が開示されている(例えば、特許文献1参照)。この特許文献1には、「実装面の対向領域内にリード端子に接続されない未接続ランドの少なくとも一部が配置され、この未接続ランド上に半導体装置における本体部の下面に接触する高さ調整用はんだは、一部がソルダーレジスト上に配置されるはんだペーストが、リフロー処理時に溶融し表面張力により未接続ランド上に集まって盛り上がるように形成されることで、本体部の下面に対して押し上げるように接触する。」と記載されている。
A technique for improving the thermal fatigue life of solder by increasing the connection height between the electronic component and the solder connection portion of the substrate is disclosed (for example, see Patent Document 1). In this
また、同様に、はんだの接続高さを稼ぐことによりはんだ接続部の長期接続信頼性を向上させる技術が開示されている(例えば、特許文献2参照)。この特許文献2には、「半導体素子の電極パッドと基板上の電極パッドとをはんだボールによって接続する。はんだボールは、金属製コア部と、金属製コア部の周囲に設けられ、前記コア部よりも剛性が低く融点が低いはんだ部とで構成されている。はんだボールを半導体素子にリフローによって接続する。その後、はんだボールが付いた半導体素子と基板を超音波にて接続し、基板側において金属コアと電極を直接接続する。」と記載されている。
Similarly, a technique for improving the long-term connection reliability of the solder connection portion by increasing the connection height of the solder is disclosed (for example, see Patent Document 2). In this
特許文献1及び2に開示されるような技術によれば、電子部品の電極と回路基板の導体を接合するはんだ(導電性接合材)の高さを確保することができる。
According to the techniques disclosed in
一方、はんだの内部に発生するボイドによりはんだの接続信頼性が低下するという問題が知られている。 On the other hand, the problem that the connection reliability of solder falls by the void which generate | occur | produces inside a solder is known.
本発明の目的は、電子部品の電極と回路基板の導体を接合する導電性接合材の高さを確保しつつ、導電性接合材の内部のボイドを低減することができる電子回路装置及び方法を提供することにある。 An object of the present invention is to provide an electronic circuit device and method capable of reducing the voids in the conductive bonding material while ensuring the height of the conductive bonding material for bonding the electrode of the electronic component and the conductor of the circuit board. It is to provide.
上記目的を達成するために、本発明は、電極を有する電子部品と、前記電極に対向する導体を有する回路基板と、前記電極と前記導体とを接合する導電性接合材と、前記導電性接合材の中に配置され、前記導体と前記電極に接する絶縁性部材と、を備える。 In order to achieve the above object, the present invention provides an electronic component having an electrode, a circuit board having a conductor opposed to the electrode, a conductive bonding material for bonding the electrode and the conductor, and the conductive bonding. An insulating member disposed in the material and in contact with the conductor and the electrode.
本発明によれば、電子部品の電極と回路基板の導体を接合する導電性接合材の高さを確保しつつ、導電性接合材の内部のボイドを低減することができる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。 ADVANTAGE OF THE INVENTION According to this invention, the void inside an electroconductive joining material can be reduced, ensuring the height of the electroconductive joining material which joins the electrode of an electronic component, and the conductor of a circuit board. Problems, configurations, and effects other than those described above will be clarified by the following description of embodiments.
以下、図面を用いて、本発明の第1〜第2の実施形態に関わる電子制御装置の構成及び製造方法について説明する。なお、各図において、同一符号は同一部分を示す。 Hereinafter, the configuration and manufacturing method of the electronic control device according to the first and second embodiments of the present invention will be described with reference to the drawings. In each figure, the same numerals indicate the same parts.
(全体構成)
初めに、図9を用いて、電子制御装置100(電子回路装置)の全体構成を説明する。図9は、本発明の第1〜第2の実施形態に関わる電子制御装置100の一例を示す断面図である。(overall structure)
First, the overall configuration of the electronic control device 100 (electronic circuit device) will be described with reference to FIG. FIG. 9 is a cross-sectional view illustrating an example of the
電子制御装置100は、主として、カバー31、ベース32、コネクタ21、回路基板6を備える。なお、カバー31及びベース32は、筐体を構成し、回路基板6を収容する。
The
図9では、電子部品1及び半導体パッケージ11(電子部品)は、導電性接合材3を介して回路基板6に電気的に接続されている。コネクタ21は、回路基板6に接続されるコネクタ端子22を有し、外部コネクタと嵌合する。カバー31とコネクタ21の間、カバー31とベース32の間、コネクタ21とベース32の間は、シール材41でシールされている。
In FIG. 9, the
ベース32は、半導体パッケージ11へ向けて突出するボス32aを有する。半導体パッケージ11が搭載される回路基板6の面(表面)と反対側の面(裏面)と、ボス32aの先端側の面との間には、放熱部材42が配置される。
The
(第1の実施形態)
図1は第1の実施形態の電子制御装置100の要部を示す断面図である。電子部品1の電極2と回路基板6の導体5(配線)とが導電性接合材3により接続されている。ここで、電子部品1は、例えばチップ抵抗3216サイズ(3.2mm×1.6mm)とし、導電性接合材3にははんだを用いる。なお、図1に示すチップ抵抗は、リードレスなチップ部品である。(First embodiment)
FIG. 1 is a cross-sectional view illustrating a main part of the
また、回路基板6はプリント基板とし、配線を保護するためのソルダーレジスト4および導体5を備え、導体5のはんだが接続される領域(電極パッド)に非金属部材7を備えた基板である。非金属部材7は、ソルダーレジスト4と同一の材料とし、電子制御装置100においては電子部品1の電極2と相対する導体5の間にはんだに覆われるかたちで存在する。
The
換言すれば、図1に示すように、電子部品1は、電極2を有し、回路基板6は、電極2に対向する導体5を有する。導電性接合材3は、電極2と導体5とを接合する。非金属部材7(絶縁性部材)は、導電性接合材3の中に配置され、導体5と電極2に接する。つまり、非金属部材7は、電極2と導体5とを結ぶ方向に高さを有し、導体5から電極2へ向けて突出する。なお、図1に示す2つの非金属部材7(第1の絶縁性部材と第2の絶縁性部材)の導体5(第1の導体と第2の導体)の表面からの高さは同じである。
In other words, as illustrated in FIG. 1, the
図2は電子部品1実装前の回路基板6の上面図、図3は図2のX−X’断面図である。図1で説明した通り、電子部品1がはんだ付けされる導体5上に、非金属部材7を配置している。非金属部材7は回路基板6の表層の保護膜として塗布するソルダーレジスト4と同一の材料である。
2 is a top view of the
換言すれば、非金属部材7(絶縁性部材)は、回路基板6を保護するソルダーレジスト4と同じ材料でできている。非金属部材7は、回路基板6を保護するソルダーレジスト4と分離され、孤立している。図2に示すように、2つの非金属部材7(第1の絶縁性部材と前記第2の絶縁性部材)は、2つの導体5(第1の導体と第2の導体)の配列方向に一列に配置される。
In other words, the non-metallic member 7 (insulating member) is made of the same material as the solder resist 4 that protects the
(第1の製造方法)
次に、図10を用いて、第1の実施形態の電子制御装置100の製造工程について説明する。本実施形態の電子制御装置100は、従来のプリント基板および電子制御装置の製造工程と同一の工程で製造できる。第1の実施形態の特徴である非金属部材7は、一例として、プリント基板製造工程の「ソルダーレジスト塗布・露光・現像」の既存の製造工程において形成する。(First manufacturing method)
Next, the manufacturing process of the
具体的には、ソルダーレジストを例えばスプレー方式あるいは印刷方式等により基板全面に塗布する(S10)。その後、「露光」工程において、ソルダーレジストを形成する部分をフォトマスクを用いて露光により硬化する(S15)。この時に、導体5のはんだ付け領域にソルダーレジストを硬化させる。次の「現像」工程において、ソルダーレジストの不要となる未硬化部分を洗い流す(S20)。この結果形成した非金属部材7は、例えばφ0.1mmの円柱とする。
Specifically, a solder resist is applied to the entire surface of the substrate by, for example, a spray method or a printing method (S10). Thereafter, in the “exposure” step, the portion where the solder resist is to be formed is cured by exposure using a photomask (S15). At this time, the solder resist is hardened in the soldering region of the
換言すれば、S10〜S20の工程において、回路基板6の導体5の上に柱状の非金属部材7(絶縁性部材)が形成される。S10〜S20の工程では、回路基板6を保護する膜状のソルダーレジスト4も形成される。つまり、柱状の非金属部材7は、回路基板6を保護するソルダーレジスト4を形成する工程において、ソルダーレジストとして形成される。
In other words, the columnar non-metallic member 7 (insulating member) is formed on the
次に電子制御装置100の製造工程である回路基板6に電子部品1をはんだ付けする工程である。従来の工程と同一であり、はんだマスクを用いて基板の導体5にはんだペーストを印刷する(S25)。その後、電子部品1を搭載しリフロー工程においてはんだを硬化させる(S30)。
Next, the
換言すれば、S25の工程において、柱状の非金属部材7(絶縁性部材)の上に導電性接合材3を配置し、S30の工程において、導電性接合材3の上に電子部品1を配置し、電子部品1の電極2と回路基板6の導体5とを導電性接合材3で接合する。
In other words, the
一方、図4は、第1の実施形態との比較例である電子制御装置100Pを示す断面図である。電子部品1の電極2と回路基板6の導体5とが導電性接合材3により接続されているが、電子部品1と導体5との間の導電性接合材3の体積は極めて少ない。電極2と対向する導体5との間の距離、即ちはんだの接続高さは約10μm程度、場合によってはほぼ0に等しいこともある。これは、電子部品1の自重に因るものであり、リフロー時に電子部品が溶融したはんだ内に沈み込んでしまい、そのままはんだが硬化するためである。
On the other hand, FIG. 4 is a cross-sectional view showing an
図5は、はんだの接続高さとはんだの熱疲労寿命の関係を示したグラフである。はんだの接続高さHは、温度変化に伴うはんだの疲労寿命Nfに影響し、はんだの接続高さHが低い程、疲労寿命Nfは短くなる(小さくなる)。 FIG. 5 is a graph showing the relationship between the solder connection height and the solder thermal fatigue life. The solder connection height H affects the fatigue life Nf of the solder accompanying a change in temperature. The lower the solder connection height H, the shorter (smaller) the fatigue life Nf.
本実施形態によれば、回路基板6の導体5に配置した非金属部材7の存在により、電子部品1を導体5に印刷したはんだペースト上に搭載した際に、非金属部材7がスペーサーの役目を果たす。この結果、電子部品1が溶融はんだ内に沈み込むことなく、電子部品1と導体5との間のはんだの体積を一定量に保つ。つまり、はんだの接続高さを従来よりも高くし一定に保つことが可能となる。
According to this embodiment, the
また、非金属部材7ははんだに包まれた形で存在するため、非金属部材7と導体5との間の剥離など非金属部材を起点とした破壊が生じる心配はない。
Further, since the
以上、本実施形態は、既存の工程のみで実現可能なコストアップを招く事の無い信頼性を向上させた電子制御装置を提供する。 As described above, the present embodiment provides an electronic control device with improved reliability that does not cause an increase in cost that can be realized only by existing processes.
次に非金属部材7の存在によるはんだ内ボイドへの影響について説明する。図5に示したはんだの接続高さHとはんだの熱疲労寿命Nfの関係のグラフは、はんだ内のボイドと疲労寿命の関係も示す。グラフから判るように、はんだ内のボイドが多い程はんだの疲労寿命Nfは低下する。
Next, the influence of the presence of the
図1、2、3に示した非金属部材7は、電気抵抗が1×103Ω以上の部材とする。この非金属部材7の存在により、以下に示すように、はんだ内のボイドを低減することが可能である。The
ボイド発生と消失の工程について説明する。リフロー工程でのはんだ溶融時に、はんだ内にはんだとは異なる非金属部材7が存在することにより、溶融はんだの対流が活発に起きる。対流が活発に起きることにより、溶融はんだ内に存在するフラックスや気泡が溶融はんだの外部へ抜け出ていき易い状態となる。
The process of void generation and disappearance will be described. When the solder is melted in the reflow process, the
本実施形態によれば、非金属部材7を電気抵抗率が1×103以上の材料とすることにより、はんだ付け後のはんだ内のボイドを低減し、はんだの疲労寿命を長寿命化することが可能となる。この結果、信頼性を向上させた電子制御装置を実現する。According to this embodiment, the
このように、非金属部材7により電子部品1の電極2と回路基板6の導体5の間の導電性接合材3(はんだ)の高さが確保されるため、導電性接合材3の疲労寿命を向上することができる。また、非金属部材7は絶縁性を有するとともに濡れ性が金属よりも低いため、非金属部材7と導電性接合材3の境界で合金層が形成されず、導電性接合材3の溶融時に対流が起きやすい。その結果、ボイドを低減することができる。
In this way, the height of the conductive bonding material 3 (solder) between the
次に、非金属部材7のサイズについて説明する。非金属部材7は、電子部品1の電極2と、相対する導体5とを結ぶ方向に高さを有し、該高さは10μm以上とする。換言すれば、導体5の表面からの非金属部材7(絶縁性部材)の高さは、10μm以上である。
Next, the size of the
例えば、図1、2、3で示した非金属部材7は高さ30μmのソルダーレジストとする。また、直径0.1mmの円柱状とする。回路基板6の表層のソルダーレジストは、一般に厚み25μm〜50μm、最少塗布幅は0.1mmとされている。よって、非金属部材7は回路基板6の製造工程における既存のソルダーレジスト塗布工程のみにより形成することが可能である。
For example, the
加えて、非金属部材7の高さを30μmとする場合、該厚みは、はんだ印刷工程において使用するはんだ印刷マスクの一般的な厚み(100〜150μm)よりも小さいため、はんだ印刷時に非金属部材7がはんだ印刷マスクから飛び出る事無く、既存と変わりない工程ではんだ付けを実施できる。この結果、はんだの接続信頼性を向上させた電子制御装置を得ることが可能となる。
In addition, when the height of the
以上説明したように、本実施形態によれば、電子部品1の電極2と回路基板6の導体5を接合する導電性接合材3の高さを確保しつつ、導電性接合材3の内部のボイドを低減することができる。その結果、導電性接合材3の接続信頼性が向上する。
As described above, according to the present embodiment, the height of the
また、非金属部材7を回路基板6の製造工程における既存のソルダーレジスト塗布工程のみにより形成することができるため、製造コストを低減することができる。
Moreover, since the
(第2の実施形態)
次に、図6〜図8を用いて、第1の実施形態と異なる非金属部材の構成(配置)について説明する。(Second Embodiment)
Next, the configuration (arrangement) of the non-metallic member different from that of the first embodiment will be described with reference to FIGS.
図6は第2の実施形態の電子制御装置100の要部を示す断面図である。本構造では、電子部品1の電極2と相対する回路基板6の導体5との1対の接合部8、9において、導電性接合材3の中に非金属部材7をそれぞれ2つ設けている。また、全ての非金属部材7の高さは同一となるよう形成する。
FIG. 6 is a cross-sectional view illustrating a main part of the
図7は回路基板6の上面図、図8は図7のY−Y’断面図を示している。接合部8および接合部9の非金属部材7は、電子部品1の中心に対して対称に位置するよう形成している。すなわち、非金属部材7(絶縁性部材)は、電子部品1の中心を通り電子部品1の電極2の配列方向に垂直な平面に対して対称に配置される。
7 is a top view of the
また、図7に示すように、全ての非金属部材7(第1の絶縁性部材〜第4の絶縁性部材)は、2つの導体5(第1の導体と第2の導体)の配列方向に一列に配置される。 Further, as shown in FIG. 7, all the non-metallic members 7 (first insulating member to fourth insulating member) are arranged in the direction in which the two conductors 5 (first conductor and second conductor) are arranged. Arranged in a row.
本実施形態によれば、各接合部に設けた非金属部材7が電子部品1の中心に対して対称であることから、電子部品1を回路基板6の導体5に搭載し接合する際に、電子部品1が傾くことを防ぐ。この結果、電子部品1が傾くことなくはんだの接続高さを稼ぎ、はんだの接続信頼性を向上させた電子制御装置を得ることが可能となる。
According to the present embodiment, since the
(第2の製造方法)
既存の工程に新たに工程を追加し非金属部材7を形成する方法を説明する。(Second manufacturing method)
A method of forming a
図1および図6にて示す非金属部材7を、回路基板製造後、部品搭載前に工程を加えることで形成する。非金属部材7には、例えば、熱硬化性の有機溶剤を用いる。
The
図11を用いて、本実施形態の製造工程について説明する。なお、図11において、S40〜S50は、非金属部材7の形成を除き、図10のS10〜S20と同じであるため、説明を省略する。
The manufacturing process of the present embodiment will be described with reference to FIG. In FIG. 11, S40 to S50 are the same as S10 to S20 of FIG. 10 except for the formation of the
S50に続いて、回路基板6の導体5上に熱硬化性の有機溶剤を、例えばシリンダーを用い柱状に塗布する(S55)。次に、該有機溶剤の硬化温度の環境で有機溶剤を硬化させることにより非金属部材7を形成する(S60)。その後、回路基板6の導電性接合材3を例えばマスク印刷により塗布する(S65)。リフロー工程において、その上面に電子部品1を搭載し、導電性接合材3の硬化温度の環境に通すことにより、電子部品1の電極2と導電性接合材3と導体5とを接合する(S70)。
Subsequent to S50, a thermosetting organic solvent is applied to the
本実施形態によれば、非金属部材7を予め回路基板製造工程にて形成していない場合でも、電子部品搭載前に工程を追加することで非金属部材7を形成することが可能である。その結果、はんだの接続高さを稼ぎ、且つはんだ内ボイドを低減させた構造を実現し、信頼性を向上させた電子制御装置を得ることが可能である。
According to this embodiment, even when the
なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上述した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。 In addition, this invention is not limited to above-described embodiment, Various modifications are included. For example, the above-described embodiment has been described in detail for easy understanding of the present invention, and is not necessarily limited to the one having all the configurations described. Further, a part of the configuration of an embodiment can be replaced with the configuration of another embodiment, and the configuration of another embodiment can be added to the configuration of an embodiment. Moreover, it is possible to add / delete / replace other configurations for a part of the configurations of the embodiments.
上記実施形態では、非金属部材7(絶縁性部材)は円柱状であるが、角柱状であってもよい。また、非金属部材7は、まくら木状(堤状)であってもよい。
In the said embodiment, although the nonmetallic member 7 (insulating member) is cylindrical shape, prismatic shape may be sufficient. Moreover, the
また、電子部品1は2つ以上の電極2を有し、回路基板6はこれらの電極2にそれぞれ対向する2つ以上の導体5を有するようにしてもよい。
The
なお、本発明の実施形態は、以下の態様であってもよい。 In addition, the following aspects may be sufficient as embodiment of this invention.
(1)電子部品が実装される回路基板を備える電子制御装置において、前記電子部品が有する電極と、前記回路基板の導体とを接合する導電性接合材の中に、前記電極と前記導体とを結ぶ方向に高さを有する非金属部材が配置される、電子制御装置。 (1) In an electronic control device including a circuit board on which an electronic component is mounted, the electrode and the conductor are included in a conductive bonding material that joins an electrode of the electronic component and a conductor of the circuit board. An electronic control device in which a non-metallic member having a height in the direction of tying is disposed.
(2)前記非金属部材は、前記回路基板の表層に施されるソルダーレジストによって構成される、(1)に記載の電子処理装置。 (2) The electronic processing apparatus according to (1), wherein the non-metallic member is configured by a solder resist applied to a surface layer of the circuit board.
(3)前記回路基板の導体に配置される前記非金属部材としてのソルダーレジストは、前記回路基板の表層に施されるソルダーレジストとは分離して形成される、(2)に記載の電子制御装置。 (3) The electronic control according to (2), wherein the solder resist as the non-metallic member disposed on the conductor of the circuit board is formed separately from the solder resist applied to the surface layer of the circuit board. apparatus.
(4)前記非金属部材は、電気抵抗が103Ω以上である、(1)に記載の電子制御装置。(4) The electronic control device according to (1), wherein the nonmetallic member has an electric resistance of 10 3 Ω or more.
(5)前記非金属部材は、高さが10μm以上である、(1)に記載の電子制御装置。 (5) The electronic control device according to (1), wherein the non-metallic member has a height of 10 μm or more.
(6)前記非金属部材は、前記方向の延びる柱形状を有する、(1)に記載の電子制御装置。 (6) The electronic control device according to (1), wherein the non-metallic member has a column shape extending in the direction.
(7)前記非金属部材は、前記回路基板の平面方向に沿って対向する一対の電極を有し、前記非金属部材は、前記一対の電極と前記導体とを接合する各導電性接合材の中にそれぞれ配置され、前記各非金属部材は、高さが同一である、(1)に記載の電子制御装置。 (7) The non-metallic member has a pair of electrodes facing each other along a planar direction of the circuit board, and the non-metallic member is formed of each conductive bonding material that joins the pair of electrodes and the conductor. The electronic control device according to (1), wherein each of the non-metallic members is disposed in the same height.
(1)〜(7)の実施形態によれば、電子部品をはんだにより基板のランドに接続する電子制御装置において、はんだの接続高さを一定にコントロールすることによりはんだの接続信頼性を向上させ、且つそれは既存の工程のみで実現させることができる。 According to the embodiments of (1) to (7), in the electronic control device for connecting the electronic component to the land of the substrate with the solder, the solder connection reliability is improved by controlling the solder connection height constant. And it can be realized only by existing processes.
特許文献1では、電子部品と基板の電極を接続するためのはんだペーストとは別に、はんだ接続高さを調節するためのはんだペーストを用いている。該はんだ高さ調節用のはんだペーストは、一部が基板表面のソルダーレジスト上に塗布され、リフロー時に溶融したはんだの表面張力によってランド上に盛り上がって集まることで電子部品と基板のはんだ接続高さを調節する。つまり、電子部品の重さと高さ調節用はんだペーストの体積によってはんだ接続高さをコントロールしようという発明である。しかし、はんだペーストの上に搭載された電子部品の足場は、リフロー時には不安定な溶融はんだとなっており、電子部品が傾いて接続されることが懸念される。よって、特許文献1の技術では電子部品が傾くことなく高さを一定にコントロールすることが困難となる可能性がある。
In
これに対し、上記実施形態によれば、電子部品が傾くことなく高さを一定にコントロールすることが容易である。 On the other hand, according to the above-described embodiment, it is easy to control the height to be constant without tilting the electronic component.
特許文献2は、はんだボールを用いて電子部品を基板に接合する構造に関する。はんだボール内に金属コアを設けることによりリフロー後のはんだ接続高さを一定の高さに確保し、はんだ接続信頼性を向上させることを可能としている。しかし、特許文献2では、金属コアを内蔵したはんだボールを製造するための新たな製造プロセスが必要となる。また、特許文献2の技術は、BGA(Ball Grid Array)やフリップチップ等のはんだボールを用いた構造のみに適用するものである。
これに対し、上記実施形態によれば、任意の電子部品に適用することができる。 On the other hand, according to the said embodiment, it can apply to arbitrary electronic components.
1…電子部品
2…電子部品の電極
3…導電性接合材
4…ソルダーレジスト
5…導体
6…回路基板
7…非金属部材
8…電極2と導電性接合材3と導体5との接合部
9…電極2と導電性接合材3と導体5との接合部
11…半導体パッケージ
21…コネクタ
22…コネクタ端子
31…カバー
32…ベース
32a…ボス
41…シール材
42…放熱部材
100、100P…電子制御装置DESCRIPTION OF
Claims (11)
前記電極に対向する導体を有する回路基板と、
前記電極と前記導体とを接合する導電性接合材と、
前記導電性接合材の中に配置され、前記導体と前記電極に接する絶縁性部材と、
を備えることを特徴とする電子回路装置。An electronic component having an electrode;
A circuit board having a conductor facing the electrode;
A conductive bonding material for bonding the electrode and the conductor;
An insulating member disposed in the conductive bonding material and in contact with the conductor and the electrode;
An electronic circuit device comprising:
前記絶縁性部材は、
前記回路基板を保護するソルダーレジストと同じ材料でできている
ことを特徴とする電子回路装置。The electronic circuit device according to claim 1,
The insulating member is
An electronic circuit device characterized by being made of the same material as a solder resist for protecting the circuit board.
前記絶縁性部材は、
前記回路基板を保護するソルダーレジストと分離される
ことを特徴とする電子回路装置。The electronic circuit device according to claim 2,
The insulating member is
An electronic circuit device, wherein the electronic circuit device is separated from a solder resist that protects the circuit board.
前記絶縁性部材の電気抵抗は、
103Ω以上である
ことを特徴とする電子回路装置。The electronic circuit device according to claim 1,
The electrical resistance of the insulating member is
An electronic circuit device characterized by being 10 3 Ω or more.
前記導体の表面からの前記絶縁性部材の高さは、
10μm以上である
ことを特徴とする電子回路装置。The electronic circuit device according to claim 1,
The height of the insulating member from the surface of the conductor is:
An electronic circuit device characterized by being 10 μm or more.
前記絶縁性部材は、
柱状である
ことを特徴とする電子回路装置。The electronic circuit device according to claim 1,
The insulating member is
An electronic circuit device characterized by having a columnar shape.
前記電極は、
少なくとも第1の電極と第2の電極から構成され、
前記導体は、
少なくとも第1の導体と第2の導体から構成され、
前記導電性接合材は、
前記第1の電極と前記第1の導体とを接合する第1の導電性接合材と、
前記第2の電極と前記第2の導体とを接合する第2の導電性接合材と、を含み、
前記絶縁性部材は、
前記第1の導電性接合材の中に配置され、前記第1の導体と前記第1の電極に接する第1の絶縁性部材と、
前記第2の導電性接合材の中に配置され、前記第2の導体と前記第2の電極に接する第2の絶縁性部材と、を含み、
前記第1の導体の表面からの前記第1の絶縁性部材の高さは、
前記第2の導体の表面からの前記第2の絶縁性部材の高さと同じである
ことを特徴とする電子回路装置。The electronic circuit device according to claim 1,
The electrode is
Composed of at least a first electrode and a second electrode,
The conductor is
Composed of at least a first conductor and a second conductor;
The conductive bonding material is
A first conductive bonding material for bonding the first electrode and the first conductor;
A second conductive bonding material for bonding the second electrode and the second conductor;
The insulating member is
A first insulating member disposed in the first conductive bonding material and in contact with the first conductor and the first electrode;
A second insulating member disposed in the second conductive bonding material and in contact with the second conductor and the second electrode;
The height of the first insulating member from the surface of the first conductor is:
The electronic circuit device, wherein the height of the second insulating member from the surface of the second conductor is the same.
前記第1の絶縁性部材と前記第2の絶縁性部材は、
前記第1の導体と前記第2の導体の配列方向に一列に配置される
ことを特徴とする電子回路装置。The electronic circuit device according to claim 7,
The first insulating member and the second insulating member are:
The electronic circuit device, wherein the electronic circuit device is arranged in a line in an arrangement direction of the first conductor and the second conductor.
前記絶縁性部材は、
前記第1の導電性接合材の中に配置され、前記第1の導体と前記第1の電極に接する第3の絶縁性部材と、
前記第2の導電性接合材の中に配置され、前記第2の導体と前記第2の電極に接する第4の絶縁性部材と、をさらに含み、
前記第1の絶縁性部材〜前記第4の絶縁性部材の高さは、同じであり、
前記第1の導体と前記第2の導体の配列方向に一列に配置される
ことを特徴とする電子回路装置。The electronic circuit device according to claim 7,
The insulating member is
A third insulating member disposed in the first conductive bonding material and in contact with the first conductor and the first electrode;
A fourth insulating member disposed in the second conductive bonding material and in contact with the second conductor and the second electrode;
The heights of the first insulating member to the fourth insulating member are the same,
The electronic circuit device, wherein the electronic circuit device is arranged in a line in an arrangement direction of the first conductor and the second conductor.
柱状の前記絶縁性部材の上に導電性接合材を配置する工程と、
前記導電性接合材の上に電子部品を配置する工程と、
前記電子部品の電極と前記回路基板の前記導体とを前記導電性接合材で接合する工程と、
を有することを特徴とする方法。Forming a columnar insulating member on the conductor of the circuit board;
Arranging a conductive bonding material on the columnar insulating member;
Placing an electronic component on the conductive bonding material;
Bonding the electrode of the electronic component and the conductor of the circuit board with the conductive bonding material;
A method characterized by comprising:
前記回路基板を保護するソルダーレジストを形成する工程をさらに有し、
柱状の前記絶縁性部材は、
前記回路基板を保護するソルダーレジストを形成する工程において、ソルダーレジストとして形成される
ことを特徴とする方法。The method of claim 10, comprising:
Further comprising forming a solder resist for protecting the circuit board;
The columnar insulating member is:
In the step of forming a solder resist for protecting the circuit board, the solder resist is formed.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016104213 | 2016-05-25 | ||
JP2016104213 | 2016-05-25 | ||
PCT/JP2017/014757 WO2017203859A1 (en) | 2016-05-25 | 2017-04-11 | Electronic circuit device and method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2017203859A1 true JPWO2017203859A1 (en) | 2019-02-14 |
Family
ID=60411732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018519131A Pending JPWO2017203859A1 (en) | 2016-05-25 | 2017-04-11 | Electronic circuit apparatus and method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2017203859A1 (en) |
WO (1) | WO2017203859A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7015721B2 (en) * | 2018-04-05 | 2022-02-03 | 新光電気工業株式会社 | Wiring board, electronic device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181419A (en) * | 1994-12-22 | 1996-07-12 | Nissan Motor Co Ltd | Structure of printed wiring board |
JP2000332394A (en) * | 1999-05-24 | 2000-11-30 | Taiyo Yuden Co Ltd | Substrate for mounting electronic parts and method of producing the same |
JP2008226946A (en) * | 2007-03-09 | 2008-09-25 | Nec Corp | Semiconductor device and its manufacturing method |
WO2009157160A1 (en) * | 2008-06-25 | 2009-12-30 | パナソニック株式会社 | Packaging structure and method for manufacturing packaging structure |
JP2011258794A (en) * | 2010-06-10 | 2011-12-22 | Denso Corp | Electronic apparatus and method of manufacturing the same |
JP2012124397A (en) * | 2010-12-10 | 2012-06-28 | Cmk Corp | Multilayer printed wiring board with built-in component |
JP2012165156A (en) * | 2011-02-07 | 2012-08-30 | Nippon Dempa Kogyo Co Ltd | Oscillator |
-
2017
- 2017-04-11 WO PCT/JP2017/014757 patent/WO2017203859A1/en active Application Filing
- 2017-04-11 JP JP2018519131A patent/JPWO2017203859A1/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181419A (en) * | 1994-12-22 | 1996-07-12 | Nissan Motor Co Ltd | Structure of printed wiring board |
JP2000332394A (en) * | 1999-05-24 | 2000-11-30 | Taiyo Yuden Co Ltd | Substrate for mounting electronic parts and method of producing the same |
JP2008226946A (en) * | 2007-03-09 | 2008-09-25 | Nec Corp | Semiconductor device and its manufacturing method |
WO2009157160A1 (en) * | 2008-06-25 | 2009-12-30 | パナソニック株式会社 | Packaging structure and method for manufacturing packaging structure |
JP2011258794A (en) * | 2010-06-10 | 2011-12-22 | Denso Corp | Electronic apparatus and method of manufacturing the same |
JP2012124397A (en) * | 2010-12-10 | 2012-06-28 | Cmk Corp | Multilayer printed wiring board with built-in component |
JP2012165156A (en) * | 2011-02-07 | 2012-08-30 | Nippon Dempa Kogyo Co Ltd | Oscillator |
Also Published As
Publication number | Publication date |
---|---|
WO2017203859A1 (en) | 2017-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100921919B1 (en) | Copper pillar tin bump on semiconductor chip and method of forming of the same | |
JP6206494B2 (en) | Semiconductor device | |
JP5290215B2 (en) | Semiconductor device, semiconductor package, interposer, and manufacturing method of interposer | |
KR101054440B1 (en) | Electronic device package and manufacturing method thereof | |
JP6492768B2 (en) | Electronic device and solder mounting method | |
JP2004266074A (en) | Wiring board | |
JP2009049218A (en) | Semiconductor device, and manufacturing method of semiconductor device | |
TW201528448A (en) | Wiring substrate and method for mounting a semiconductor component on the wiring substrate | |
JP2009105209A (en) | Electronic device and method of manufacturing the same | |
JP2006245076A (en) | Semiconductor device | |
JP5397012B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
WO2017203859A1 (en) | Electronic circuit device and method | |
KR101101550B1 (en) | Solder Ball and Semiconductor Package | |
US20100127382A1 (en) | Semiconductor device | |
JP5369875B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JP4267549B2 (en) | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
JP4952365B2 (en) | Electronic component mounting structure on a double-sided mounting circuit board, semiconductor device, and manufacturing method of double-sided mounting semiconductor device | |
JP2013211497A (en) | Component joint structure | |
US20080212301A1 (en) | Electronic part mounting board and method of mounting the same | |
JP5062376B1 (en) | Manufacturing method of electronic component mounting board | |
JP2016162813A (en) | Printed circuit board and soldering method | |
JP5246038B2 (en) | Circuit board | |
JP5601413B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JP2016181575A (en) | Heat radiation substrate and semiconductor device | |
JP2008098328A (en) | Structure for surface-mounting electronic components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191004 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191126 |