JP2011258794A - Electronic apparatus and method of manufacturing the same - Google Patents

Electronic apparatus and method of manufacturing the same Download PDF

Info

Publication number
JP2011258794A
JP2011258794A JP2010132715A JP2010132715A JP2011258794A JP 2011258794 A JP2011258794 A JP 2011258794A JP 2010132715 A JP2010132715 A JP 2010132715A JP 2010132715 A JP2010132715 A JP 2010132715A JP 2011258794 A JP2011258794 A JP 2011258794A
Authority
JP
Japan
Prior art keywords
electrode
flat plate
conductive adhesive
bump
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010132715A
Other languages
Japanese (ja)
Inventor
Itaru Ishii
格 石井
Tameji Ota
為治 太田
Takeshi Shinoda
丈司 篠田
Keisuke Nakano
景介 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010132715A priority Critical patent/JP2011258794A/en
Publication of JP2011258794A publication Critical patent/JP2011258794A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic apparatus in which two pads having different potentials are prevented from being connected electrically by a conductive adhesive, and to provide a method of manufacturing the electronic apparatus.SOLUTION: Bumps 20 are provided, respectively, on a first electrode 11 which is provided on one side 13 of a plate 10 and a second electrode 12 having a potential different from that of the first electrode 11. A conductive adhesive 30 is provided on each electrode 11 and 12 and a chip component 40 is fixed to touch the bump 20 and the conductive adhesive 30. Since the bump 20 can ensure a bonding height of the chip component 40 with reference to the one side 13 of a plate 10, the conductive adhesive 30 can be prevented from being pulled into a gap between the one side 13 of the plate 10 and the chip component 40 by surface tension of the conductive adhesive 30. Consequently, short circuit of the electrodes 11 and 12 having different potentials can be prevented.

Description

本発明は、平板にチップ部品が実装された電子装置およびその製造方法に関する。   The present invention relates to an electronic device having a chip component mounted on a flat plate and a method for manufacturing the same.

従来より、平板とチップ部品とを備えた電子装置が、例えば特許文献１、２で提案されている。このような電子装置では、平板に異なる電位とされる少なくとも２つのパッドが形成されており、チップ部品がこれらのパッドに導電性接着剤によって接着されている。   Conventionally, for example, Patent Documents 1 and 2 have proposed an electronic device including a flat plate and a chip component. In such an electronic device, at least two pads having different potentials are formed on a flat plate, and a chip component is bonded to these pads with a conductive adhesive.

特開昭６２−１７９７９６号公報Japanese Patent Laid-Open No. 62-179796 特開平２−８７０５号公報Japanese Patent Laid-Open No. 2-8705

しかしながら、上記従来の技術では、導電性接着剤を用いてチップ部品をパッドに接合する場合、導電性接着剤が表面張力によってチップ部品の腹下（つまりチップ部品と平板との間）の狭小部に広がり、異なる電位とされるパッド間でショート不良を起こす問題がある。   However, in the above conventional technique, when the chip component is bonded to the pad using the conductive adhesive, the conductive adhesive is narrowed under the abdomen of the chip component (that is, between the chip component and the flat plate) due to surface tension. There is a problem that a short circuit occurs between pads having different potentials.

これを解決するため、導電性接着剤の粘度を上げて、導電性接着剤の広がり量を減らす対策も採られている。しかし、導電性接着剤作製時に特にディスペンス装置等を使用するとリードタイムの増加・塗布時のばらつきの増加等の問題がある。   In order to solve this problem, measures have been taken to increase the viscosity of the conductive adhesive and reduce the spread amount of the conductive adhesive. However, if a dispensing device or the like is used particularly when producing a conductive adhesive, there are problems such as an increase in lead time and an increase in dispersion during application.

また、平板に溝を設けて広がりを防止することも検討されているが、これは平板に溝を作製するときに特にセラミック基板等では、平板の変形やデザインルール上の制限から作製困難な場合が多いことがあった。   In addition, it has been studied to prevent the spread by providing a groove on the flat plate, but this is especially difficult when producing a groove on the flat plate, especially for ceramic substrates due to deformation of the flat plate and restrictions on design rules. There were many cases.

本発明は上記点に鑑み、導電性接着剤によって異なる電位とされる２つのパッドが電気的に接続されることを防止することができる電子装置を提供することを目的とする。また、その電子装置の製造方法を提供することを第２の目的とする。   An object of the present invention is to provide an electronic device that can prevent two pads having different potentials depending on a conductive adhesive from being electrically connected. A second object is to provide a method for manufacturing the electronic device.

上記目的を達成するため、請求項１に記載の発明では、一面（１３）を有する平板（１０）と、平板（１０）の一面（１３）に設けられた第１電極（１１）と、平板（１０）の一面（１３）に設けられると共に第１電極（１１）とは異なる電位とされる第２電極（１２）と、第１電極（１１）上および第２電極（１２）上にそれぞれ設けられ、第１電極（１１）に設けられる数と第２電極（１２）に設けられる数との合計が少なくとも３個のバンプ（２０）と、バンプ（２０）を取り囲むと共に第１電極（１１）上および第２電極（１２）上に設けられた導電性接着剤（３０）と、第１電極（１１）に設けられたバンプ（２０）および導電性接着剤（３０）に接触すると共に導電性接着剤（３０）を介して第１電極（１１）に電気的に接続され、第２電極（１２）に設けられたバンプ（２０）および導電性接着剤（３０）に接触すると共に導電性接着剤（３０）を介して第２電極（１２）に電気的に接続されたチップ部品（４０）と、を備えていることを特徴とする。   In order to achieve the above object, according to the invention described in claim 1, a flat plate (10) having one surface (13), a first electrode (11) provided on one surface (13) of the flat plate (10), and a flat plate (10) provided on one surface (13) and at a different potential from the first electrode (11), on the first electrode (11) and on the second electrode (12), respectively. The total of the number provided on the first electrode (11) and the number provided on the second electrode (12) surrounds at least three bumps (20) and the bump (20) and the first electrode (11 ) The conductive adhesive (30) provided on the upper electrode and the second electrode (12), and the bump (20) and the conductive adhesive (30) provided on the first electrode (11) are in contact with the conductive adhesive. Electrically connected to the first electrode (11) via the adhesive (30) The bump (20) provided on the second electrode (12) and the conductive adhesive (30) are in contact with and electrically connected to the second electrode (12) via the conductive adhesive (30). And a chip component (40).

これによると、バンプ（２０）が第１電極（１１）および第２電極（１２）に対してチップ部品（４０）の接着高さを確保できるので、導電性接着剤（３０）の表面張力によって導電性接着剤（３０）がチップ部品（４０）と平板（１０）との隙間に引っ張られないようにすることができる。したがって、異なる電位とされる第１電極（１１）と第２電極（１２）とが導電性接着剤（３０）によって電気的に接続されることを防止することができる。   According to this, since the bump (20) can secure the bonding height of the chip component (40) to the first electrode (11) and the second electrode (12), the surface tension of the conductive adhesive (30) The conductive adhesive (30) can be prevented from being pulled in the gap between the chip component (40) and the flat plate (10). Therefore, it is possible to prevent the first electrode (11) and the second electrode (12) having different potentials from being electrically connected by the conductive adhesive (30).

請求項２に記載の発明では、バンプ（２０）は、金属材料としてＡｕもしくはＡｌで形成されたものであることを特徴とする。これにより、チップ部品（４０）と各電極（１１、１２）とが導電性接着剤（３０）だけでなくバンプ（２０）を介しても電気的に接続されるので、チップ部品（４０）と各電極（１１、１２）との導電性を向上させることができる。   The invention according to claim 2 is characterized in that the bump (20) is made of Au or Al as a metal material. As a result, the chip component (40) and each electrode (11, 12) are electrically connected not only through the conductive adhesive (30) but also through the bump (20). The conductivity with each electrode (11, 12) can be improved.

そして、請求項３に記載の発明のように、導電性接着剤（３０）は、樹脂材料（３１）にＡｇフィラー（３２）が配合されたものを用いることができる。   And like invention of Claim 3, what mixed Ag filler (32) with the resin material (31) can be used for a conductive adhesive (30).

請求項４に記載の発明では、平板（１０）は、セラミック基板であることを特徴とする。このように、平板（１０）がセラミック基板であるので、平板（１０）に高密度配線を形成することができる。また、セラミック基板は硬いので、バンプ（２０）がＡｕやＡｌで形成されたものである場合にバンプ（２０）にチップ部品（４０）が押し付けられてチップ部品（４０）と各電極（１１、１２）との導電性を良くすることができる。   The invention according to claim 4 is characterized in that the flat plate (10) is a ceramic substrate. Thus, since the flat plate (10) is a ceramic substrate, high-density wiring can be formed on the flat plate (10). Further, since the ceramic substrate is hard, when the bump (20) is formed of Au or Al, the chip component (40) is pressed against the bump (20), and the chip component (40) and each electrode (11, 11) are pressed. The electrical conductivity with 12) can be improved.

請求項５に記載の発明では、平板（１０）は、有機樹脂製プリント基板であることを特徴とする。このように、平板（１０）が有機樹脂製プリント基板であると、当該基板の表面にレジストが形成されているため、平板（１０）のうちチップ部品（４０）と対向する部分の疎水性を予め良くしておくことができる。これにより、導電性接着剤（３０）が平板（１０）の表面で弾かれるので、導電性接着剤（３０）を広がりにくくすることができる。   The invention according to claim 5 is characterized in that the flat plate (10) is an organic resin printed board. Thus, when the flat plate (10) is an organic resin printed substrate, since the resist is formed on the surface of the substrate, the hydrophobicity of the portion of the flat plate (10) facing the chip component (40) is reduced. It can be improved beforehand. Thereby, since a conductive adhesive (30) is repelled on the surface of a flat plate (10), a conductive adhesive (30) can be made hard to spread.

請求項６に記載の発明では、第１電極（１１）および第２電極（１２）のうち少なくともチップ部品（４０）側に向いている面がＡｕ層（１４）でそれぞれ被覆されており、バンプ（２０）および導電性接着剤（３０）はＡｕ層（１４）の上に設けられていることを特徴とする。   In the invention according to claim 6, at least the surface of the first electrode (11) and the second electrode (12) facing the chip component (40) side is covered with the Au layer (14), and the bump (20) and the conductive adhesive (30) are provided on the Au layer (14).

これによると、特に、バンプ（２０）がＡｕで形成されたものである場合、Ａｕ層（１４）の上にバンプ（２０）が形成されやすい構造とすることができる。   According to this, in particular, when the bump (20) is formed of Au, a structure in which the bump (20) is easily formed on the Au layer (14) can be obtained.

請求項７に記載の発明では、第１電極（１１）は、当該第１電極（１１）のうち第２電極（１２）側が第２電極（１２）側とは反対側よりも高くなるように傾斜している。また、第２電極（１２）は、当該第２電極（１２）のうち第１電極（１１）側が第１電極（１１）側とは反対側よりも高くなるように傾斜していることを特徴とする。   In the invention according to claim 7, the first electrode (11) is arranged such that the second electrode (12) side of the first electrode (11) is higher than the side opposite to the second electrode (12) side. Inclined. The second electrode (12) is inclined so that the first electrode (11) side of the second electrode (12) is higher than the side opposite to the first electrode (11) side. And

これにより、第１電極（１１）上の導電性接着剤（３０）は第２電極（１２）側に移動しにくくなり、第２電極（１２）上の導電性接着剤（３０）が第１電極（１１）側に移動しにくくなる。このため、導電性接着剤（３０）をチップ部品（４０）と平板（１０）との間に広がりにくくすることができる。   Thereby, it becomes difficult for the conductive adhesive (30) on the first electrode (11) to move to the second electrode (12) side, and the conductive adhesive (30) on the second electrode (12) becomes the first. It becomes difficult to move to the electrode (11) side. For this reason, it is possible to make the conductive adhesive (30) difficult to spread between the chip component (40) and the flat plate (10).

請求項８に記載の発明では、第１電極（１１）の傾斜は、平板（１０）の一面（１３）を基準として第１電極（１１）のうち第２電極（１２）側の最厚部と第２電極（１２）側とは反対側の最薄部との高低差が２０μｍ以上の傾斜である。また、第２電極（１２）の傾斜は、平板（１０）の一面（１３）を基準として第２電極（１２）のうち第１電極（１１）側の最厚部と第１電極（１１）側とは反対側の最薄部との高低差が２０μｍ以上の傾斜であることを特徴とする。   In the invention according to claim 8, the inclination of the first electrode (11) is the thickest portion on the second electrode (12) side of the first electrode (11) with respect to the one surface (13) of the flat plate (10). And the difference in height from the thinnest part opposite to the second electrode (12) side is an inclination of 20 μm or more. The inclination of the second electrode (12) is such that the thickest part on the first electrode (11) side of the second electrode (12) and the first electrode (11) of the second electrode (12) with reference to the one surface (13) of the flat plate (10) The difference in height from the thinnest part on the opposite side to the side is an inclination of 20 μm or more.

これによると、チップ部品（４０）と第１電極（１１）との間の導電性接着剤（３０）を導電性接着剤（３０）の表面張力によって第２電極（１２）側に引っ張られにくくすることができる。また、チップ部品（４０）と第２電極（１２）との間の導電性接着剤（３０）を導電性接着剤（３０）の表面張力によって第１電極（１１）側に引っ張られにくくすることができる。   According to this, the conductive adhesive (30) between the chip component (40) and the first electrode (11) is hardly pulled to the second electrode (12) side by the surface tension of the conductive adhesive (30). can do. Further, the conductive adhesive (30) between the chip component (40) and the second electrode (12) is made difficult to be pulled toward the first electrode (11) by the surface tension of the conductive adhesive (30). Can do.

請求項９に記載の発明では、第１電極（１１）および第２電極（１２）は、チップ部品（４０）側に向いている面が凹んだ凹部（１５）をそれぞれ有していることを特徴とする。   In the invention described in claim 9, the first electrode (11) and the second electrode (12) each have a concave portion (15) having a concave surface facing the chip component (40) side. Features.

これによると、導電性接着剤（３０）が凹部（１５）内に入り込んで固定されるので、導電性接着剤（３０）がチップ部品（４０）と平板（１０）との間に広がらないようにすることができる。   According to this, since the conductive adhesive (30) enters into the recess (15) and is fixed, the conductive adhesive (30) does not spread between the chip part (40) and the flat plate (10). Can be.

請求項１０に記載の発明のように、請求項９に記載の発明において、凹部（１５）の深さは、平板（１０）の一面（１３）を基準として２０μｍ以上の深さにすることが好ましい。   As in the invention described in claim 10, in the invention described in claim 9, the depth of the recess (15) is set to a depth of 20 μm or more on the basis of one surface (13) of the flat plate (10). preferable.

請求項１１に記載の発明では、バンプ（２０）は、第１電極（１１）もしくは第２電極（１２）に複数設けられている場合、第１電極（１１）と第２電極（１２）とが並べられた方向に対して直交する方向に沿って配置されていることを特徴とする。   In the invention described in claim 11, when a plurality of bumps (20) are provided on the first electrode (11) or the second electrode (12), the first electrode (11), the second electrode (12), Are arranged along a direction orthogonal to the arranged direction.

これによると、第１電極（１１）と第２電極（１２）とが並べられた方向すなわちチップ部品（４０）の長手方向に対して直交する方向に沿って複数のバンプ（２０）が配置されるので、チップ部品（４０）の姿勢を安定させることができる。   According to this, a plurality of bumps (20) are arranged along the direction in which the first electrode (11) and the second electrode (12) are arranged, that is, the direction orthogonal to the longitudinal direction of the chip component (40). Therefore, the posture of the chip component (40) can be stabilized.

請求項１２に記載の発明では、平板（１０）として、当該平板（１０）の一面（１３）に第１電極（１１）および第２電極（１２）が形成されたものを用意する工程と、ワイヤボンディング法により第１電極（１１）上および第２電極（１２）上にバンプ（２０）をそれぞれ形成する工程と、バンプ（２０）を取り囲むように第１電極（１１）上および第２電極（１２）上に導電性接着剤（３０）を塗布する工程と、第１電極（１１）および第２電極（１２）の上に形成したバンプ（２０）および導電性接着剤（３０）にチップ部品（４０）を接触させて導電性接着剤（３０）を硬化させる工程と、を含んでいることを特徴とする。   In the invention according to claim 12, a step of preparing a flat plate (10) in which the first electrode (11) and the second electrode (12) are formed on one surface (13) of the flat plate (10); A step of forming bumps (20) on the first electrode (11) and the second electrode (12) by wire bonding, respectively, and on the first electrode (11) and the second electrode so as to surround the bump (20) (12) Applying a conductive adhesive (30) onto the chip, and bumps (20) and conductive adhesive (30) formed on the first electrode (11) and the second electrode (12). And a step of contacting the component (40) to cure the conductive adhesive (30).

これにより、平板（１０）の一面（１３）を基準としてバンプ（２０）がチップ部品（４０）の接着高さを確保した状態でチップ部品（４０）を固定できるので、平板（１０）の一面（１３）とチップ部品（４０）との隙間に導電性接着剤（３０）が導電性接着剤（３０）の表面張力によって引っ張られない構造を得ることができる。これにより、異電位の各電極（１１、１２）のショートを防止できる電子装置を得ることができる。   Thereby, since the bump (20) can secure the chip component (40) with the bonding height of the chip component (40) secured with respect to the one surface (13) of the flat plate (10), one surface of the flat plate (10) A structure in which the conductive adhesive (30) is not pulled by the surface tension of the conductive adhesive (30) in the gap between the chip component (40) and (13) can be obtained. Thereby, the electronic device which can prevent the short circuit of each electrode (11, 12) of different electric potential can be obtained.

請求項１３に記載の発明では、バンプ（２０）を形成する工程の後、平板（１０）、第１電極（１１）、第２電極（１２）、およびバンプ（２０）を冷却することなく塗布する工程および硬化させる工程を行うことを特徴とする。   In the invention described in claim 13, after the step of forming the bump (20), the flat plate (10), the first electrode (11), the second electrode (12), and the bump (20) are applied without cooling. And a step of curing.

これにより、バンプ（２０）を形成した後に平板（１０）、第１電極（１１）、第２電極（１２）、およびバンプ（２０）に残された熱を利用して、この後の工程で導電性接着剤（３０）を硬化させることができる。   Thus, after the bump (20) is formed, the heat remaining on the flat plate (10), the first electrode (11), the second electrode (12), and the bump (20) is used in the subsequent process. The conductive adhesive (30) can be cured.

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each means described in this column and the claim shows the correspondence with the specific means as described in embodiment mentioned later.

本発明の第１実施形態に係る電子装置の断面図である。1 is a cross-sectional view of an electronic device according to a first embodiment of the present invention. 図１のＡ部拡大図である。It is the A section enlarged view of FIG. 図１に示される電子装置の製造工程を示した図である。It is the figure which showed the manufacturing process of the electronic device shown by FIG. 本発明の第２実施形態に係る電子装置の一部拡大図である。It is a partial enlarged view of the electronic device which concerns on 2nd Embodiment of this invention. 本発明の第３実施形態に係る電子装置の一部拡大図である。It is a partial enlarged view of the electronic device which concerns on 3rd Embodiment of this invention. 本発明の第４実施形態に係る電子装置の一部拡大図である。It is a partial enlarged view of the electronic device which concerns on 4th Embodiment of this invention. 他の実施形態を説明するための図である。It is a figure for demonstrating other embodiment.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.

（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。図１は、本実施形態に係る電子装置の断面図である。この図に示されるように、電子装置は、平板１０と、第１電極１１と、第２電極１２と、バンプ２０と、導電性接着剤３０と、チップ部品４０と、を備えて構成されている。 (First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view of the electronic device according to the present embodiment. As shown in this figure, the electronic device includes a flat plate 10, a first electrode 11, a second electrode 12, a bump 20, a conductive adhesive 30, and a chip component 40. Yes.

平板１０は、一面１３を有する板状の配線基板である。平板１０の構成材料としては、セラミックスが用いられる。すなわち、平板１０はセラミック基板である。この場合、平板１０に高密度配線を形成することができる。平板１０の一面１３やこの一面１３の反対側の他面に図示しない配線パターンや複数の電極が設けられている。そして、平板１０の一面１３にはチップ部品４０の他に複数の図示しない部品が搭載されている。   The flat plate 10 is a plate-like wiring board having one surface 13. Ceramics are used as a constituent material of the flat plate 10. That is, the flat plate 10 is a ceramic substrate. In this case, high-density wiring can be formed on the flat plate 10. A wiring pattern and a plurality of electrodes (not shown) are provided on one surface 13 of the flat plate 10 and the other surface opposite to the one surface 13. In addition to the chip component 40, a plurality of components (not shown) are mounted on the one surface 13 of the flat plate 10.

なお、セラミック基板が６層積層されたセラミック多層基板が採用された場合、平板１０の内部にも図示しない配線パターンが設けられている。また、平板１０の一面１３に設けられた電極はボンディングワイヤにより平板１０が収納されるパッケージに設けられた電極に電気的に接続される。   When a ceramic multilayer substrate in which six layers of ceramic substrates are laminated is adopted, a wiring pattern (not shown) is also provided inside the flat plate 10. The electrodes provided on the one surface 13 of the flat plate 10 are electrically connected to the electrodes provided on the package in which the flat plate 10 is accommodated by bonding wires.

第１電極１１および第２電極１２は、平板１０の一面１３に設けられた複数の電極のうちの２つの電極であり、いわゆるパッドである。これら第１電極１１および第２電極１２は平板１０の一面１３に形成された配線パターンにそれぞれ接続されている。   The first electrode 11 and the second electrode 12 are two electrodes among a plurality of electrodes provided on the one surface 13 of the flat plate 10 and are so-called pads. The first electrode 11 and the second electrode 12 are respectively connected to a wiring pattern formed on one surface 13 of the flat plate 10.

また、第１電極１１と第２電極１２とは異なる電位とされる。「異なる電位」とは、例えば第１電極１１が正極であり第２電極１２が負極であるというように、各電極１１、１２間に電位差が生じる関係をいう。   Further, the first electrode 11 and the second electrode 12 have different potentials. “Different potential” refers to a relationship in which a potential difference is generated between the electrodes 11 and 12 such that the first electrode 11 is a positive electrode and the second electrode 12 is a negative electrode.

バンプ２０は、第１電極１１上および第２電極１２上にそれぞれ設けられた突起物である。このバンプ２０は、各電極１１、１２（言い換えると平板１０の一面１３）に対してチップ部品４０を所定の高さに維持するためのスペーサ手段であり、チップ部品４０と各電極１１、１２との両方に接触している。本実施形態では、例えば各電極１１、１２毎に４個のバンプ２０が設けられている。   The bumps 20 are protrusions provided on the first electrode 11 and the second electrode 12, respectively. The bumps 20 are spacer means for maintaining the chip component 40 at a predetermined height with respect to the electrodes 11 and 12 (in other words, one surface 13 of the flat plate 10). In contact with both. In the present embodiment, for example, four bumps 20 are provided for each of the electrodes 11 and 12.

また、バンプ２０は、ワイヤボンディング工程において形成されたボンディングボールバンプである。バンプ２０の材質はＡｕやＡｌ等の金属材料であり、チップ部品４０と各電極１１、１２との電気伝導に寄与する。   The bumps 20 are bonding ball bumps formed in the wire bonding process. The material of the bump 20 is a metal material such as Au or Al, and contributes to electrical conduction between the chip component 40 and the electrodes 11 and 12.

導電性接着剤３０は、チップ部品４０を各電極１１、１２に固定する固定手段であると共に、チップ部品４０と各電極１１、１２とを電気的に接続するための導通手段である。図１に示されるように、導電性接着剤３０は第１電極１１上および第２電極１２上においてバンプ２０を取り囲んでいる。   The conductive adhesive 30 is a fixing means for fixing the chip component 40 to each electrode 11, 12 and a conduction means for electrically connecting the chip component 40 and each electrode 11, 12. As shown in FIG. 1, the conductive adhesive 30 surrounds the bump 20 on the first electrode 11 and the second electrode 12.

また、図２は、図１のＡ部拡大図である。この図に示されるように、導電性接着剤３０は、エポキシ樹脂、シリコーン系樹脂、アクリル樹脂等の樹脂材料３１にＡｇフィラー３２が配合されたものである。このような構成の導電性接着剤３０のＡｇフィラー３２がチップ部品４０と各電極１１、１２との電気伝導に寄与する。   FIG. 2 is an enlarged view of a portion A in FIG. As shown in this figure, the conductive adhesive 30 is obtained by blending an Ag filler 32 with a resin material 31 such as an epoxy resin, a silicone resin, or an acrylic resin. The Ag filler 32 of the conductive adhesive 30 having such a configuration contributes to electrical conduction between the chip component 40 and the electrodes 11 and 12.

チップ部品４０は、電極を備えた電子部品である。本実施形態では、チップ部品４０として一方の電極と他方の電極とを備えたチップコンデンサが採用される。チップ部品４０の一方の電極が第１電極１１に設けられたバンプ２０および導電性接着剤３０に接触すると共に導電性接着剤３０を介して第１電極１１に電気的に接続されている。同様に、チップ部品４０の他方の電極は、第２電極１２に設けられたバンプ２０および導電性接着剤３０に接触すると共に導電性接着剤３０を介して第２電極１２に電気的に接続されている。   The chip component 40 is an electronic component that includes an electrode. In this embodiment, a chip capacitor having one electrode and the other electrode is employed as the chip component 40. One electrode of the chip component 40 is in contact with the bump 20 provided on the first electrode 11 and the conductive adhesive 30 and is electrically connected to the first electrode 11 via the conductive adhesive 30. Similarly, the other electrode of the chip component 40 is in contact with the bump 20 and the conductive adhesive 30 provided on the second electrode 12 and is electrically connected to the second electrode 12 via the conductive adhesive 30. ing.

すなわち、平板１０の一面１３を基準としたチップ部品４０の高さは、各電極１１、１２に設けられたバンプ２０によって一定に保持されている。これにより、チップ部品４０の腹下すなわちチップ部品４０のうち平板１０の一面１３に対向する面と当該平板１０の一面１３との隙間に導電性接着剤３０が広がって第１電極１１と第２電極１２とがショートすることが阻止される。   That is, the height of the chip component 40 with respect to the one surface 13 of the flat plate 10 is held constant by the bumps 20 provided on the electrodes 11 and 12. As a result, the conductive adhesive 30 spreads in the gap between the surface of the chip component 40, that is, the surface of the chip component 40 facing the one surface 13 of the flat plate 10 and the one surface 13 of the flat plate 10, and the first electrode 11 and the second electrode 11. A short circuit with the electrode 12 is prevented.

以上が、本実施形態に係る電子装置の構成である。次に、上記の電子装置の製造方法について、図３を参照して説明する。なお、図３では導電性接着剤３０のＡｇフィラー３２を省略している。   The above is the configuration of the electronic device according to the present embodiment. Next, a method for manufacturing the electronic device will be described with reference to FIG. In FIG. 3, the Ag filler 32 of the conductive adhesive 30 is omitted.

まず、図３（ａ）に示す工程では、平板１０を用意する。具体的には、平板１０として、平板１０の一面１３に配線パターンや各電極１１、１２を含む複数の電極が形成されたものを用意する。平板１０は上述のようにセラミック基板である。   First, in the step shown in FIG. 3A, the flat plate 10 is prepared. Specifically, the flat plate 10 is prepared by forming a plurality of electrodes including the wiring pattern and the electrodes 11 and 12 on one surface 13 of the flat plate 10. The flat plate 10 is a ceramic substrate as described above.

図３（ｂ）に示す工程では、ワイヤボンディング工程を行う。すなわち、ワイヤボンディング法により第１電極１１上および第２電極１２上にバンプ２０をそれぞれ形成する。   In the step shown in FIG. 3B, a wire bonding step is performed. That is, the bumps 20 are formed on the first electrode 11 and the second electrode 12 by wire bonding, respectively.

このワイヤボンディング工程は、バンプ２０を形成するための単独の工程でも良いし、例えば平板１０の一面１３に形成された複数の電極と平板１０の周囲に設けられた他の電極とをボンディングワイヤで接合するワイヤボンディング工程に含まれていても良い。このように、電子装置を製造する上で既存のワイヤボンディング工程を本工程に流用することで、新規工程を追加する必要がない。   This wire bonding step may be a single step for forming the bump 20, and for example, a plurality of electrodes formed on one surface 13 of the flat plate 10 and other electrodes provided around the flat plate 10 may be bonded with a bonding wire. It may be included in the wire bonding process to join. Thus, when manufacturing an electronic device, it is not necessary to add a new process by diverting the existing wire bonding process to this process.

ここで、バンプ２０を形成した後の熱履歴後に、各電極１１、１２上にバンプ２０が形成されたワークの熱を冷却せずにワークに残しておく。この熱を、この後の工程で利用するためである。   Here, after the heat history after the bumps 20 are formed, the heat of the work on which the bumps 20 are formed on the electrodes 11 and 12 is left on the work without being cooled. This is because this heat is used in the subsequent steps.

続いて、図３（ｃ）に示す工程では、バンプ２０を取り囲むように第１電極１１上および第２電極１２上に導電性接着剤３０を塗布するディスペンス工程を行う。これにより、バンプ２０は導電性接着剤３０によって完全に覆われた状態となる。そして、ワークに残された熱を利用して、導電性接着剤３０を仮硬化させる。   Subsequently, in the step shown in FIG. 3C, a dispensing step is performed in which the conductive adhesive 30 is applied on the first electrode 11 and the second electrode 12 so as to surround the bump 20. Thereby, the bump 20 is completely covered with the conductive adhesive 30. And the conductive adhesive 30 is temporarily hardened using the heat | fever left on the workpiece | work.

この後、図３（ｄ）に示す工程では、マウント工程と行う。具体的には、チップ部品４０を用意し、このチップ部品４０の一方の電極を第１電極１１上の導電性接着剤３０に接触させ、チップ部品４０の他方の電極を第２電極１２上の導電性接着剤３０に接触させる。そして、チップ部品４０を平板１０側に押し込むことで、チップ部品４０の各電極をバンプ２０にそれぞれ接触させて導電性接着剤３０を硬化させる。このようにして、チップ部品４０を平板１０に固定する。   Thereafter, in the process shown in FIG. 3D, a mounting process is performed. Specifically, a chip component 40 is prepared, one electrode of the chip component 40 is brought into contact with the conductive adhesive 30 on the first electrode 11, and the other electrode of the chip component 40 is placed on the second electrode 12. Contact the conductive adhesive 30. Then, by pushing the chip component 40 toward the flat plate 10, each electrode of the chip component 40 is brought into contact with the bump 20 to cure the conductive adhesive 30. In this way, the chip component 40 is fixed to the flat plate 10.

本実施形態では、平板１０として硬いセラミック基板を用いているので、バンプ２０にチップ部品４０を押し付けやすく、チップ部品４０と各電極１１、１２との導電性を良くすることができる。また、本工程においても、ワークに残された熱を利用して導電性接着剤３０を硬化させることができる。このようにして、図１に示される電子装置が完成する。   In the present embodiment, since a hard ceramic substrate is used as the flat plate 10, the chip component 40 can be easily pressed against the bump 20, and the conductivity between the chip component 40 and the electrodes 11 and 12 can be improved. Also in this step, the conductive adhesive 30 can be cured using the heat left on the workpiece. In this way, the electronic device shown in FIG. 1 is completed.

以上説明したように、本実施形態では、平板１０の一面１３に設けられた各電極１１、１２の上にバンプ２０を設けたことが特徴となっている。これにより、平板１０の一面１３（すなわち第１電極１１および第２電極１２）に対してバンプ２０によってチップ部品４０の接着高さが確保されるので、導電性接着剤３０の表面張力によって導電性接着剤３０がチップ部品４０と平板１０との隙間に引っ張られないようにすることができる。したがって、異なる電位とされる第１電極１１と第２電極１２とが導電性接着剤３０によって電気的に接続されることを防止することができる。   As described above, the present embodiment is characterized in that the bumps 20 are provided on the electrodes 11 and 12 provided on the one surface 13 of the flat plate 10. As a result, the bonding height of the chip component 40 is secured by the bump 20 to the one surface 13 of the flat plate 10 (that is, the first electrode 11 and the second electrode 12). It is possible to prevent the adhesive 30 from being pulled in the gap between the chip component 40 and the flat plate 10. Accordingly, it is possible to prevent the first electrode 11 and the second electrode 12 having different potentials from being electrically connected by the conductive adhesive 30.

また、本実施形態では、バンプ２０としてＡｕやＡｌ等の金属材料を用いているので、導電性接着剤３０だけでなくバンプ２０を介してもチップ部品４０と各電極１１、１２との電気的接続を行うことができる。したがって、チップ部品４０と各電極１１、１２との導電性を向上させることができる。   In the present embodiment, since a metal material such as Au or Al is used as the bump 20, the electrical connection between the chip component 40 and each of the electrodes 11 and 12 not only through the conductive adhesive 30 but also through the bump 20. Connection can be made. Therefore, the electrical conductivity between the chip component 40 and each of the electrodes 11 and 12 can be improved.

そして、バンプ２０を形成した後はワークを冷却せずにワークに残った熱を導電性接着剤３０の硬化に利用することができる。このため、導電性接着剤３０を硬化させる工程を簡略化することができる。   Then, after the bumps 20 are formed, the heat remaining on the workpiece can be used for curing the conductive adhesive 30 without cooling the workpiece. For this reason, the process of hardening the conductive adhesive 30 can be simplified.

（第２実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図４は、本実施形態に係る電子装置の一部拡大図であり、図１のＡ部に相当する図である。この図に示されるように、第１電極１１のうちチップ部品４０側に向いている面がＡｕ層１４で被覆されている。また、バンプ２０および導電性接着剤３０はＡｕ層１４の上に設けられている。 (Second Embodiment)
In the present embodiment, parts different from the first embodiment will be described. FIG. 4 is a partially enlarged view of the electronic apparatus according to the present embodiment, and corresponds to a portion A in FIG. As shown in this figure, the surface of the first electrode 11 facing the chip component 40 side is covered with the Au layer 14. The bump 20 and the conductive adhesive 30 are provided on the Au layer 14.

上述のように、バンプ２０がＡｕを材料として形成されている場合、ワイヤボンディング工程でＡｕ層１４の上にバンプ２０を形成しやすくすることができる。   As described above, when the bump 20 is formed of Au as a material, the bump 20 can be easily formed on the Au layer 14 in the wire bonding process.

なお、上記では第１電極１１上にＡｕ層１４が設けられていると説明したが、もちろん、第２電極１２上にもＡｕ層１４が形成されている。また、Ａｕ層１４は第１電極１１および第２電極１２において少なくともチップ部品４０側に向いている面に設けられていれば良く、Ａｕ層１４が各電極１１、１２の側面に設けられていても良い。   In the above description, the Au layer 14 is provided on the first electrode 11. Of course, the Au layer 14 is also formed on the second electrode 12. The Au layer 14 may be provided on at least the surface of the first electrode 11 and the second electrode 12 facing the chip component 40 side, and the Au layer 14 is provided on the side surfaces of the electrodes 11 and 12. Also good.

（第３実施形態）
本実施形態では、第１、第２実施形態と異なる部分について説明する。図５は、本実施形態に係る電子装置の一部拡大図であり、図１のＡ部に相当する図である。この図に示されるように、第１電極１１は、当該第１電極１１のうち第２電極１２側が第２電極１２側とは反対側よりも高くなるように傾斜している。この第１電極１１の傾斜は、平板１０の一面１３を基準として第１電極１１のうち第２電極１２側の最厚部と第２電極１２側とは反対側の最薄部との高低差が２０μｍ以上の傾斜である。 (Third embodiment)
In the present embodiment, parts different from the first and second embodiments will be described. FIG. 5 is a partially enlarged view of the electronic apparatus according to the present embodiment, and corresponds to a portion A in FIG. As shown in this figure, the first electrode 11 is inclined so that the second electrode 12 side of the first electrode 11 is higher than the side opposite to the second electrode 12 side. The inclination of the first electrode 11 is a difference in height between the thinnest portion of the first electrode 11 on the second electrode 12 side and the thinnest portion on the opposite side to the second electrode 12 side, with respect to the one surface 13 of the flat plate 10. Is an inclination of 20 μm or more.

このように、第１電極１１が傾斜していることで、第１電極１１上の導電性接着剤３０が第２電極１２側に移動しにくくなる。また、平板１０の一面１３を基準とした第１電極１１の高低差が２０μｍ以上あることで、チップ部品４０をバンプ２０に接触させたときに、第１電極１１とチップ部品４０との間の導電性接着剤３０が表面張力によって第２電極１２側に引っ張られることはない。このため、導電性接着剤３０がチップ部品４０と平板１０との間により広がりにくくなる。   Thus, since the 1st electrode 11 inclines, the conductive adhesive 30 on the 1st electrode 11 becomes difficult to move to the 2nd electrode 12 side. Further, since the height difference of the first electrode 11 with respect to the one surface 13 of the flat plate 10 is 20 μm or more, when the chip component 40 is brought into contact with the bump 20, the first electrode 11 and the chip component 40 are not in contact with each other. The conductive adhesive 30 is not pulled toward the second electrode 12 by the surface tension. For this reason, the conductive adhesive 30 is less likely to spread between the chip component 40 and the flat plate 10.

なお、上記では第１電極１１が傾斜していると説明したが、もちろん、第２電極１２も当該第２電極１２のうち第１電極１１側が第１電極１１側とは反対側よりも高くなるように傾斜している。同様に、第２電極１２の傾斜は、平板１０の一面１３を基準として第２電極１２のうち第１電極１１側の最厚部と第１電極１１側とは反対側の最薄部との高低差が２０μｍ以上の傾斜になっている。   In the above description, the first electrode 11 is inclined. Of course, the second electrode 12 of the second electrode 12 is higher on the first electrode 11 side than on the opposite side of the first electrode 11 side. So as to be inclined. Similarly, the inclination of the second electrode 12 is between the thickest part on the first electrode 11 side and the thinnest part on the opposite side of the first electrode 11 side of the second electrode 12 with respect to the one surface 13 of the flat plate 10. The height difference is an inclination of 20 μm or more.

また、図５では、第１電極１１の傾斜により第１電極１１の表面のうち第２電極１２とは反対側が平板１０の一面１３に滑らかに繋がっているが、これは第１電極１１の構造の一例である。すなわち、第１電極１１が図５に示されたものよりも厚い場合でも良く、この場合は第１電極１１のうちチップ部品４０側に上記の傾斜が設けられている。このことは、第２電極１２についても同様である。   Further, in FIG. 5, the surface of the first electrode 11 that is opposite to the second electrode 12 is smoothly connected to one surface 13 of the flat plate 10 due to the inclination of the first electrode 11, but this is the structure of the first electrode 11. It is an example. That is, the first electrode 11 may be thicker than that shown in FIG. 5. In this case, the inclination is provided on the chip component 40 side of the first electrode 11. The same applies to the second electrode 12.

（第４実施形態）
本実施形態では、第１〜第３実施形態と異なる部分について説明する。図６は、本実施形態に係る電子装置の一部拡大図であり、図１のＡ部に相当する図である。この図に示されるように、第１電極１１は、チップ部品４０側に向いている面が凹んだ凹部１５を有している。この凹部１５は第１電極１１の中央部に設けられている。また、凹部１５の深さは、平板１０の一面１３を基準として２０μｍ以上の深さになっている。 (Fourth embodiment)
In the present embodiment, parts different from the first to third embodiments will be described. FIG. 6 is a partially enlarged view of the electronic apparatus according to the present embodiment, and corresponds to a portion A in FIG. As shown in this figure, the first electrode 11 has a concave portion 15 having a concave surface facing the chip component 40 side. The recess 15 is provided at the center of the first electrode 11. Further, the depth of the recess 15 is 20 μm or more with respect to the one surface 13 of the flat plate 10.

これにより、導電性接着剤３０が凹部１５内に入り込んで固定されてアンカー効果を発揮するので、導電性接着剤３０がチップ部品４０と平板１０との間に広がらないようにすることができる。また、凹部１５を２０μｍ以上の深さとしているので、硬化前は液状である導電性接着剤３０の移動を止めやすくすることができる。   Thereby, since the conductive adhesive 30 enters and is fixed in the recess 15 and exhibits an anchor effect, the conductive adhesive 30 can be prevented from spreading between the chip component 40 and the flat plate 10. Moreover, since the recessed part 15 is made into the depth of 20 micrometers or more, it can make it easy to stop the movement of the conductive adhesive 30 which is liquid before hardening.

なお、上記では第１電極１１に凹部１５が形成されていると説明したが、もちろん、第２電極１２にも第１電極１１と同様に凹部１５が設けられている。そして、その深さは２０μｍ以上の深さであることが好ましい。   In addition, although it demonstrated that the recessed part 15 was formed in the 1st electrode 11 above, of course, the recessed part 15 is provided also in the 2nd electrode 12 similarly to the 1st electrode 11. FIG. The depth is preferably 20 μm or more.

（他の実施形態）
上記各実施形態で示された構造は一例であり、上記で示した構造に限定されることなく、本発明の特徴を含んだ他の構造とすることもできる。例えば、チップ部品４０はチップコンデンサではなく、半導体素子等の電極を備えたものでも良いし、第２実施形態で示されたＡｕ層１４が第３、第４実施形態に係る各電極１１、１２の上に設けられていても良い。各電極１１、１２には導電性接着剤３０をせき止めるための堤部が設けられていても良い。この堤部は第１電極１１では第２電極１２側、第２電極１２では第１電極１１側に設けられていることが好ましい。 (Other embodiments)
The structures shown in the above embodiments are examples, and the present invention is not limited to the structures shown above, and other structures including the characteristics of the present invention can be used. For example, the chip component 40 may not be a chip capacitor but may be provided with an electrode such as a semiconductor element, or the Au layer 14 shown in the second embodiment may be the electrodes 11 and 12 according to the third and fourth embodiments. It may be provided on the top. Each electrode 11, 12 may be provided with a bank portion for blocking the conductive adhesive 30. The bank portion is preferably provided on the second electrode 12 side in the first electrode 11 and on the first electrode 11 side in the second electrode 12.

また、バンプ２０は上述のように金属材料で形成されたものでなくても良く、ガラスや架橋ポリスチレン等の絶縁材料で形成されたものでも良い。そして、バンプ２０の形状は特に限定されず、球状等でも良い。   Further, the bump 20 does not have to be formed of a metal material as described above, and may be formed of an insulating material such as glass or crosslinked polystyrene. The shape of the bump 20 is not particularly limited, and may be spherical.

さらに、平板１０として有機樹脂製プリント基板を用いることもできる。有機樹脂製プリント基板の表面にはレジストが形成されていることが一般的であるため、平板１０のうちチップ部品４０と対向する部分の疎水性が良い。このため、導電性接着剤３０が平板１０の表面で弾かれるので、導電性接着剤３０を広がりにくくすることができる。   Further, an organic resin printed board can be used as the flat plate 10. Since the resist is generally formed on the surface of the organic resin printed board, the portion of the flat plate 10 facing the chip component 40 has good hydrophobicity. For this reason, since the conductive adhesive 30 is repelled on the surface of the flat plate 10, the conductive adhesive 30 can be made difficult to spread.

第４実施形態で示された凹部１５は、各電極１１、１２の中央部に限らず、外縁部に設けられていても良い。   The recess 15 shown in the fourth embodiment is not limited to the central portion of each electrode 11, 12 but may be provided at the outer edge portion.

そして、平板１０の一面１３に対するチップ部品４０の接着高さ確保の観点ではバンプ２０が各電極１１、１２に設けられていれば良いが、チップ部品４０の姿勢を考慮すると第１電極１１に設けられるバンプ２０の数と第２電極１２に設けられるバンプ２０の数との合計が少なくとも３個であることが好ましい。これにより、バンプ２０は、第１電極１１もしくは第２電極１２に複数設けられることになるが、さらに、第１電極１１もしくは第２電極１２にバンプ２０が２個等の複数設けられた場合には第１電極１１と第２電極１２とが並べられた方向に対して直交する方向に沿ってバンプ２０が配置されることが好ましい。この様子を図７に示す。   The bump 20 may be provided on each of the electrodes 11 and 12 from the viewpoint of securing the bonding height of the chip component 40 to the one surface 13 of the flat plate 10, but in consideration of the posture of the chip component 40, the bump 20 is provided on the first electrode 11. The total number of bumps 20 to be provided and the number of bumps 20 provided on the second electrode 12 is preferably at least three. As a result, a plurality of bumps 20 are provided on the first electrode 11 or the second electrode 12. Furthermore, when a plurality of bumps 20 such as two bumps 20 are provided on the first electrode 11 or the second electrode 12. Preferably, the bumps 20 are arranged along a direction orthogonal to the direction in which the first electrode 11 and the second electrode 12 are arranged. This is shown in FIG.

図７に示されるように、第１電極１１に２個のバンプ２０が設けられ、第２電極１２に１個のバンプ２０が設けられた場合、第１電極１１に設けられた２個のバンプは、第１電極１１と第２電極１２とが並べられた方向すなわちチップ部品４０の長手方向に対して直交する方向に沿って配置される。これにより、チップ部品４０が平板１０の一面１３に対して傾きにくくなり、チップ部品４０の姿勢を安定させることができる。   As shown in FIG. 7, when two bumps 20 are provided on the first electrode 11 and one bump 20 is provided on the second electrode 12, two bumps provided on the first electrode 11 are provided. Are arranged along the direction in which the first electrode 11 and the second electrode 12 are arranged, that is, the direction orthogonal to the longitudinal direction of the chip component 40. Thereby, the chip component 40 becomes difficult to be inclined with respect to the one surface 13 of the flat plate 10, and the posture of the chip component 40 can be stabilized.

１０ 平板
１１ 第１電極
１２ 第２電極
１３ 平板の一面
１４ Ａｕ層
１５ 凹部
２０ バンプ
３０ 導電性接着剤
３１ 樹脂材料
３２ Ａｇフィラー
４０ チップ部品 DESCRIPTION OF SYMBOLS 10 Flat plate 11 1st electrode 12 2nd electrode 13 One side of a flat plate 14 Au layer 15 Recess 20 Bump 30 Conductive adhesive 31 Resin material 32 Ag filler 40 Chip component

Claims (13)

一面（１３）を有する平板（１０）と、
前記平板（１０）の一面（１３）に設けられた第１電極（１１）と、
前記平板（１０）の一面（１３）に設けられると共に前記第１電極（１１）とは異なる電位とされる第２電極（１２）と、
前記第１電極（１１）上および前記第２電極（１２）上にそれぞれ設けられ、前記第１電極（１１）に設けられる数と前記第２電極（１２）に設けられる数との合計が少なくとも３個のバンプ（２０）と、
前記バンプ（２０）を取り囲むと共に前記第１電極（１１）上および前記第２電極（１２）上に設けられた導電性接着剤（３０）と、
前記第１電極（１１）に設けられた前記バンプ（２０）および前記導電性接着剤（３０）に接触すると共に前記導電性接着剤（３０）を介して前記第１電極（１１）に電気的に接続され、前記第２電極（１２）に設けられた前記バンプ（２０）および導電性接着剤（３０）に接触すると共に前記導電性接着剤（３０）を介して前記第２電極（１２）に電気的に接続されたチップ部品（４０）と、を備えていることを特徴とする電子装置。 A flat plate (10) having one side (13);
A first electrode (11) provided on one surface (13) of the flat plate (10);
A second electrode (12) provided on one surface (13) of the flat plate (10) and having a potential different from that of the first electrode (11);
The sum of the number of the first electrode (11) and the number of the second electrode (12) provided on each of the first electrode (11) and the second electrode (12) is at least Three bumps (20),
A conductive adhesive (30) surrounding the bump (20) and provided on the first electrode (11) and the second electrode (12);
The first electrode (11) is in contact with the bump (20) and the conductive adhesive (30), and is electrically connected to the first electrode (11) via the conductive adhesive (30). To the bump (20) and the conductive adhesive (30) provided on the second electrode (12), and through the conductive adhesive (30), the second electrode (12) A chip component (40) electrically connected to the electronic device. 前記バンプ（２０）は、金属材料としてＡｕもしくはＡｌで形成されたものであることを特徴とする請求項１に記載の電子装置。   The electronic device according to claim 1, wherein the bump is made of Au or Al as a metal material. 前記導電性接着剤（３０）は、樹脂材料（３１）にＡｇフィラー（３２）が配合されたものであることを特徴とする請求項１または２に記載の電子装置。   The electronic device according to claim 1, wherein the conductive adhesive (30) is a resin material (31) mixed with an Ag filler (32). 前記平板（１０）は、セラミック基板であることを特徴とする請求項１ないし３のいずれか１つに記載の電子装置。   The electronic device according to claim 1, wherein the flat plate is a ceramic substrate. 前記平板（１０）は、有機樹脂製プリント基板であることを特徴とする請求項１ないし３のいずれか１つに記載の電子装置。   The electronic apparatus according to claim 1, wherein the flat plate is an organic resin printed board. 前記第１電極（１１）および前記第２電極（１２）のうち少なくとも前記チップ部品（４０）側に向いている面がＡｕ層（１４）でそれぞれ被覆されており、
前記バンプ（２０）および前記導電性接着剤（３０）は前記Ａｕ層（１４）の上に設けられていることを特徴とする請求項１ないし５のいずれか１つに記載の電子装置。 Of the first electrode (11) and the second electrode (12), at least the surface facing the chip component (40) side is covered with an Au layer (14), respectively.
6. The electronic device according to claim 1, wherein the bump (20) and the conductive adhesive (30) are provided on the Au layer (14). 前記第１電極（１１）は、当該第１電極（１１）のうち前記第２電極（１２）側が前記第２電極（１２）側とは反対側よりも高くなるように傾斜しており、
前記第２電極（１２）は、当該第２電極（１２）のうち前記第１電極（１１）側が前記第１電極（１１）側とは反対側よりも高くなるように傾斜していることを特徴とする請求項１ないし６のいずれか１つに記載の電子装置。 The first electrode (11) is inclined so that the second electrode (12) side of the first electrode (11) is higher than the side opposite to the second electrode (12) side,
The second electrode (12) is inclined so that the first electrode (11) side of the second electrode (12) is higher than the side opposite to the first electrode (11) side. The electronic device according to claim 1, wherein the electronic device is characterized in that: 前記第１電極（１１）の傾斜は、前記平板（１０）の一面（１３）を基準として前記第１電極（１１）のうち前記第２電極（１２）側の最厚部と前記第２電極（１２）側とは反対側の最薄部との高低差が２０μｍ以上の傾斜であり、
前記第２電極（１２）の傾斜は、前記平板（１０）の一面（１３）を基準として前記第２電極（１２）のうち前記第１電極（１１）側の最厚部と前記第１電極（１１）側とは反対側の最薄部との高低差が２０μｍ以上の傾斜であることを特徴とする請求項７に記載の電子装置。 The inclination of the first electrode (11) is such that the thickest portion on the second electrode (12) side of the first electrode (11) and the second electrode with respect to one surface (13) of the flat plate (10). (12) The difference in height from the thinnest part on the opposite side to the side is an inclination of 20 μm or more,
The inclination of the second electrode (12) is such that the thickest portion of the second electrode (12) on the first electrode (11) side and the first electrode with respect to the one surface (13) of the flat plate (10). (11) The electronic device according to claim 7, wherein a difference in height from the thinnest portion on the side opposite to the (11) side is an inclination of 20 μm or more. 前記第１電極（１１）および前記第２電極（１２）は、前記チップ部品（４０）側に向いている面が凹んだ凹部（１５）をそれぞれ有していることを特徴とする請求項１ないし８のいずれか１つに記載の電子装置。   The said 1st electrode (11) and the said 2nd electrode (12) each have the recessed part (15) in which the surface which faces the said chip component (40) side was dented. 9. The electronic device according to any one of 8 to 8. 前記凹部（１５）の深さは、前記平板（１０）の一面（１３）を基準として２０μｍ以上の深さになっていることを特徴とする請求項９に記載の電子装置。   10. The electronic device according to claim 9, wherein a depth of the concave portion (15) is 20 μm or more with respect to one surface (13) of the flat plate (10). 前記バンプ（２０）は、前記第１電極（１１）もしくは前記第２電極（１２）に複数設けられている場合、前記第１電極（１１）と前記第２電極（１２）とが並べられた方向に対して直交する方向に沿って配置されていることを特徴とする請求項１ないし１０のいずれか１つに記載の電子装置。   When a plurality of the bumps (20) are provided on the first electrode (11) or the second electrode (12), the first electrode (11) and the second electrode (12) are arranged. The electronic device according to claim 1, wherein the electronic device is disposed along a direction orthogonal to the direction. 平板（１０）の一面（１３）にチップ部品（４０）が実装された電子部品の製造方法であって、
前記平板（１０）として、当該平板（１０）の一面（１３）に第１電極（１１）および第２電極（１２）が形成されたものを用意する工程と、
ワイヤボンディング法により前記第１電極（１１）上および前記第２電極（１２）上にバンプ（２０）をそれぞれ形成する工程と、
前記バンプ（２０）を取り囲むように前記第１電極（１１）上および前記第２電極（１２）上に導電性接着剤（３０）を塗布する工程と、
前記第１電極（１１）および前記第２電極（１２）の上に形成した前記バンプ（２０）および前記導電性接着剤（３０）に前記チップ部品（４０）を接触させて前記導電性接着剤（３０）を硬化させる工程と、を含んでいることを特徴とする電子装置の製造方法。 A method of manufacturing an electronic component in which a chip component (40) is mounted on one surface (13) of a flat plate (10),
Preparing the flat plate (10) having the first electrode (11) and the second electrode (12) formed on one surface (13) of the flat plate (10);
Forming bumps (20) on the first electrode (11) and the second electrode (12), respectively, by wire bonding;
Applying a conductive adhesive (30) on the first electrode (11) and the second electrode (12) so as to surround the bump (20);
The chip component (40) is brought into contact with the bump (20) and the conductive adhesive (30) formed on the first electrode (11) and the second electrode (12) to thereby form the conductive adhesive. And a step of curing (30). A method for manufacturing an electronic device, comprising: 前記バンプ（２０）を形成する工程の後、前記平板（１０）、前記第１電極（１１）、前記第２電極（１２）、および前記バンプ（２０）を冷却することなく前記塗布する工程および前記硬化させる工程を行うことを特徴とする請求項１２に記載の電子装置の製造方法。   After the step of forming the bump (20), the step of applying the flat plate (10), the first electrode (11), the second electrode (12), and the bump (20) without cooling; The method for manufacturing an electronic device according to claim 12, wherein the curing step is performed.
JP2010132715A 2010-06-10 2010-06-10 Electronic apparatus and method of manufacturing the same Pending JP2011258794A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010132715A JP2011258794A (en) 2010-06-10 2010-06-10 Electronic apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010132715A JP2011258794A (en) 2010-06-10 2010-06-10 Electronic apparatus and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2011258794A true JP2011258794A (en) 2011-12-22

Family

ID=45474644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010132715A Pending JP2011258794A (en) 2010-06-10 2010-06-10 Electronic apparatus and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2011258794A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165215A (en) * 2013-02-21 2014-09-08 Denso Corp Electronic component
JP2014230010A (en) * 2013-05-21 2014-12-08 株式会社ニコン Solid-state imaging apparatus and electronic camera
JP2017188545A (en) * 2016-04-05 2017-10-12 太陽誘電株式会社 Electronic component with interposer
EP3244445A1 (en) * 2016-05-10 2017-11-15 Rosemount Aerospace Inc. Method to provide die attach stress relief using gold stud bumps
WO2017203859A1 (en) * 2016-05-25 2017-11-30 日立オートモティブシステムズ株式会社 Electronic circuit device and method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60218900A (en) * 1984-04-16 1985-11-01 株式会社日立製作所 Printed circuit board
JPH09306953A (en) * 1996-05-10 1997-11-28 Aisin Aw Co Ltd Bare chip-mounted semiconductor device and manufacture thereof
JPH11312711A (en) * 1998-04-30 1999-11-09 Murata Mfg Co Ltd Method for connecting electronic component
JP2000332394A (en) * 1999-05-24 2000-11-30 Taiyo Yuden Co Ltd Substrate for mounting electronic parts and method of producing the same
JP2001267366A (en) * 2000-03-16 2001-09-28 Matsushita Electric Ind Co Ltd Method of packaging semiconductor and printed circuit board
JP2002290022A (en) * 2001-03-27 2002-10-04 Kyocera Corp Wiring board, its manufacturing method, and electronic device
JP2003017531A (en) * 2001-07-02 2003-01-17 Toshiba Corp Semiconductor device
JP2003142809A (en) * 2001-11-05 2003-05-16 Denki Kagaku Kogyo Kk Metal base circuit board and module using the same
JP2004303797A (en) * 2003-03-28 2004-10-28 Matsushita Electric Ind Co Ltd Packaging method of electronic component

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60218900A (en) * 1984-04-16 1985-11-01 株式会社日立製作所 Printed circuit board
JPH09306953A (en) * 1996-05-10 1997-11-28 Aisin Aw Co Ltd Bare chip-mounted semiconductor device and manufacture thereof
JPH11312711A (en) * 1998-04-30 1999-11-09 Murata Mfg Co Ltd Method for connecting electronic component
JP2000332394A (en) * 1999-05-24 2000-11-30 Taiyo Yuden Co Ltd Substrate for mounting electronic parts and method of producing the same
JP2001267366A (en) * 2000-03-16 2001-09-28 Matsushita Electric Ind Co Ltd Method of packaging semiconductor and printed circuit board
JP2002290022A (en) * 2001-03-27 2002-10-04 Kyocera Corp Wiring board, its manufacturing method, and electronic device
JP2003017531A (en) * 2001-07-02 2003-01-17 Toshiba Corp Semiconductor device
JP2003142809A (en) * 2001-11-05 2003-05-16 Denki Kagaku Kogyo Kk Metal base circuit board and module using the same
JP2004303797A (en) * 2003-03-28 2004-10-28 Matsushita Electric Ind Co Ltd Packaging method of electronic component

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165215A (en) * 2013-02-21 2014-09-08 Denso Corp Electronic component
JP2014230010A (en) * 2013-05-21 2014-12-08 株式会社ニコン Solid-state imaging apparatus and electronic camera
JP2017188545A (en) * 2016-04-05 2017-10-12 太陽誘電株式会社 Electronic component with interposer
EP3244445A1 (en) * 2016-05-10 2017-11-15 Rosemount Aerospace Inc. Method to provide die attach stress relief using gold stud bumps
WO2017203859A1 (en) * 2016-05-25 2017-11-30 日立オートモティブシステムズ株式会社 Electronic circuit device and method
JPWO2017203859A1 (en) * 2016-05-25 2019-02-14 日立オートモティブシステムズ株式会社 Electronic circuit apparatus and method

Similar Documents

Publication Publication Date Title
KR100523495B1 (en) Semiconductor device and fabrication method thereof
TWI415542B (en) A printed wiring board, and a printed wiring board
US20140029201A1 (en) Power package module and manufacturing method thereof
JPH10294423A (en) Semiconductor device
KR20130107218A (en) Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
US9105616B2 (en) External connection terminal, semiconductor package having external connection terminal, and methods for manufacturing the same
TW201220994A (en) Electronic device
JP5290215B2 (en) Semiconductor device, semiconductor package, interposer, and manufacturing method of interposer
JP2011258794A (en) Electronic apparatus and method of manufacturing the same
TWI553748B (en) Semiconductor device and method for manufacturing semiconductor device
JP4900624B2 (en) Circuit equipment
JP2008159682A (en) Multilayer printed wiring board and its manufacturing method
KR100886712B1 (en) Semiconductor package and method of manufacturing the same
TWI809284B (en) Anisotropic conductive film, connection structure and method for manufacturing connection structure
JP2006245076A (en) Semiconductor device
JP2009135391A (en) Electronic device and method of manufacturing the same
CN104412380A (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
JP2007103614A (en) Semiconductor device and manufacturing method thereof
WO2014142178A1 (en) Semiconductor chip and semiconductor device provided with semiconductor chip
JP2008078164A (en) Semiconductor device, and manufacturing method thereof
JP4467540B2 (en) Circuit equipment
JP2011071234A (en) Semiconductor device and method of manufacturing the same
CN109427725A (en) Intermediary substrate and its preparation method
JP4383324B2 (en) Semiconductor device
JP2007227608A (en) Semiconductor device and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131112