JPWO2007010595A1 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JPWO2007010595A1
JPWO2007010595A1 JP2007525462A JP2007525462A JPWO2007010595A1 JP WO2007010595 A1 JPWO2007010595 A1 JP WO2007010595A1 JP 2007525462 A JP2007525462 A JP 2007525462A JP 2007525462 A JP2007525462 A JP 2007525462A JP WO2007010595 A1 JPWO2007010595 A1 JP WO2007010595A1
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
module substrate
chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007525462A
Other languages
Japanese (ja)
Inventor
裕孝 西沢
裕孝 西沢
和田 環
環 和田
大迫 潤一郎
潤一郎 大迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of JPWO2007010595A1 publication Critical patent/JPWO2007010595A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09127PCB or component having an integral separable or breakable part
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10598Means for fastening a component, a casing or a heat sink whereby a pressure is exerted on the component towards the PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0169Using a temporary frame during processing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Credit Cards Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

不揮発性メモリチップを搭載したICカードを効率よく製造できる技術を提供することにある。この目的を達成するため、不揮発性メモリの製造ラインでモジュール基板1に不揮発性メモリチップを搭載した後、樹脂6で封止する。そして、モジュール基板1を個片化する。このとき、モジュール基板1には、保持部7が設けられており、電気的特性検査を実施した後、保持部7を用いてテープ基板13に接続される。そして、テープ状に一体化されたモジュール基板1がICカードの製造ラインへ出荷される。その後、ICカードの製造ラインでは、テープ状に一体化されたモジュール基板1を使用して、ICカードが製造される。An object of the present invention is to provide a technology capable of efficiently manufacturing an IC card on which a nonvolatile memory chip is mounted. In order to achieve this object, a nonvolatile memory chip is mounted on the module substrate 1 in a nonvolatile memory production line, and then sealed with a resin 6. Then, the module substrate 1 is separated. At this time, the module substrate 1 is provided with a holding portion 7, which is connected to the tape substrate 13 by using the holding portion 7 after performing an electrical characteristic test. The module substrate 1 integrated in a tape shape is shipped to an IC card production line. Thereafter, in the IC card manufacturing line, the IC card is manufactured using the module substrate 1 integrated in a tape shape.

Description

本発明は、半導体装置およびその製造技術に関し、特に、ICカードの製造に適用して有効な技術に関するものである。   The present invention relates to a semiconductor device and a manufacturing technique thereof, and more particularly to a technique effective when applied to the manufacture of an IC card.

ICカードやメモリカードなどのようなカード型情報媒体は、小型で薄く軽量なため、携帯性、可搬性および利便性に優れ、様々な分野での普及が進められている。   Card-type information media such as IC cards and memory cards are small, thin, and light, and thus are excellent in portability, portability, and convenience, and are widely used in various fields.

ICカードは、キャッシュカードサイズのプラスチック製薄板にICカードチップを埋め込み、情報を記録可能にしたカード型情報媒体であり、認証性および耐タンパー性に優れている。このため、ICカードは、例えば、クレジットカード、キャッシュカード、ETC(Electronic Toll Collection system)システム用カード、定期券、携帯電話機用カードまたは認証カードなど、金融、交通、通信、流通および認証などの高いセキュリティ性が要求される分野での普及が進んでいる。   An IC card is a card-type information medium in which an IC card chip is embedded in a cash card-sized plastic thin plate and information can be recorded, and is excellent in authenticity and tamper resistance. For this reason, IC cards, for example, credit cards, cash cards, ETC (Electronic Toll Collection system) system cards, commuter passes, mobile phone cards, authentication cards, etc. are high in finance, transportation, communication, distribution and authentication. It is spreading in fields where security is required.

ICカードについて、例えば、特開2001−357376号公報(特許文献1)の図9には、枠カードの開口部にブリッジを設けてSIM(Subscriber Identify Module)型カードを固定した構成が開示されている。   Regarding the IC card, for example, FIG. 9 of Japanese Patent Laid-Open No. 2001-357376 (Patent Document 1) discloses a configuration in which a SIM (Subscriber Identify Module) type card is fixed by providing a bridge at the opening of the frame card. Yes.

一方、メモリカードは、記憶媒体として不揮発性メモリ(EEPROM、フラッシュメモリ等)を採用するカード型情報媒体であり、ICカードよりも小型で、かつ、大容量の情報を高速で書き込みあるいは読み出しすることができる。このため、メモリカードは、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯型音楽プレーヤ、携帯電話機などのような可搬性が要求される携帯型情報機器の記録メディアとして普及している。代表的なメモリカード規格には、SD(Secure Digital)メモリカード(SDカード協会で規格化された規格がある)、miniSD、MMC(Multi Media Card、Infineon TechnologiesAGの登録商標である)、RS−MMC(Reduced Size MMC)などがある。   On the other hand, a memory card is a card-type information medium that employs a non-volatile memory (EEPROM, flash memory, etc.) as a storage medium, and is smaller than an IC card and can write or read large-capacity information at high speed. Can do. For this reason, memory cards are widely used as recording media for portable information devices such as digital cameras, notebook personal computers, portable music players, mobile phones, and the like that require portability. Typical memory card standards include SD (Secure Digital) memory cards (there are standards standardized by the SD Card Association), miniSD, MMC (Multi Media Card, registered trademark of Infineon Technologies AG), RS-MMC (Reduced Size MMC).

メモリカードについては、例えば、国際公開第02/099742A1号(特許文献2)に記載があり、セキュリティ性の向上を目的として、不揮発性メモリチップと、セキュリティ処理を実行可能なICカードチップと、これらのチップの回路動作を制御するコントローラチップとを備えるメモリカードの構成が開示されている。
特開2001−357376号公報 国際公開第02/099742A1号パンフレット
The memory card is described in, for example, International Publication No. WO02 / 099742A1 (Patent Document 2). For the purpose of improving security, a non-volatile memory chip, an IC card chip capable of executing security processing, and these A memory card comprising a controller chip for controlling the circuit operation of the chip is disclosed.
JP 2001-357376 A International Publication No. 02 / 099742A1 Pamphlet

ここで、本発明者らは、ICカードに不揮発性メモリチップを搭載することで、ICカードの機能向上を図ることを検討した。その結果、不揮発性メモリチップを搭載したICカードの製造工程において、如何に効率よくICカードを製造するかが重要な課題であることを本発明者らは見出した。   Here, the present inventors have studied to improve the function of the IC card by mounting a nonvolatile memory chip on the IC card. As a result, the present inventors have found that how to efficiently manufacture an IC card is an important issue in the manufacturing process of an IC card equipped with a nonvolatile memory chip.

本発明の目的は、不揮発性メモリチップを搭載したICカードを効率よく製造できる技術を提供することにある。   An object of the present invention is to provide a technique capable of efficiently manufacturing an IC card on which a nonvolatile memory chip is mounted.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明による半導体装置の製造方法は、(a)複数のモジュール基板を一体化したシート状の積層のプリント配線基板(Print Circuit Board)を用意する工程と、(b)個々の前記モジュール基板上に半導体チップを搭載する工程と、(c)前記モジュール基板と前記半導体チップとを電気接続する工程と、(d)前記シート状の積層のプリント配線基板から個々の前記モジュール基板を個片化する工程とを備える。そして、前記(d)工程は、前記モジュール基板から突出した保持部も含めて個片化することを特徴とするものである。   A method of manufacturing a semiconductor device according to the present invention includes: (a) preparing a sheet-like laminated printed circuit board (Print Circuit Board) in which a plurality of module boards are integrated; and (b) on each of the module boards. A step of mounting a semiconductor chip, (c) a step of electrically connecting the module substrate and the semiconductor chip, and (d) a step of separating individual module substrates from the printed wiring board in the form of a sheet. With. In the step (d), the holding unit protruding from the module substrate is singulated.

更に必要に応じて、(e)個片化した前記モジュール基板をテープ基板に保持することを特徴とするものである。   Further, as needed, (e) the module substrate divided into pieces is held on a tape substrate.

また、本発明による半導体装置は、(a)モジュール基板と、(b)前記モジュール基板上に搭載された半導体チップと、(c)前記モジュール基板から突出した保持部とを備えるものである。   A semiconductor device according to the present invention includes (a) a module substrate, (b) a semiconductor chip mounted on the module substrate, and (c) a holding portion protruding from the module substrate.

更に必要に応じて、前記モジュール基板に搭載された半導体チップがテープ状に連結されたものであることを特徴とするものである。   Furthermore, if necessary, the semiconductor chips mounted on the module substrate are connected in a tape shape.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

不揮発性メモリチップを搭載したICカードを効率よく製造できる。   An IC card equipped with a nonvolatile memory chip can be efficiently manufactured.

本発明の実施の形態における不揮発性メモリチップを搭載したICカードの製造工程を示した平面図である。It is the top view which showed the manufacturing process of the IC card carrying the non-volatile memory chip in embodiment of this invention. 図1に続く不揮発性メモリチップを搭載したICカードの製造工程を示した平面図である。FIG. 2 is a plan view showing a manufacturing process of the IC card on which the nonvolatile memory chip is mounted following FIG. 1. 図2に続く不揮発性メモリチップを搭載したICカードの製造工程を示した平面図である。FIG. 3 is a plan view showing a manufacturing process of an IC card on which a nonvolatile memory chip is mounted following FIG. 2. 図3に続く不揮発性メモリチップを搭載したICカードの製造工程を示した平面図である。FIG. 4 is a plan view showing a manufacturing process of the IC card on which the nonvolatile memory chip is mounted following FIG. 3. 保持部を設けたモジュール基板を示す平面図である。It is a top view which shows the module board | substrate which provided the holding | maintenance part. (a)は、保持部を設けたモジュール基板の一面を示した平面図であり、(b)は、保持部を設けたモジュール基板の他面を示した平面図である。(A) is the top view which showed one surface of the module board | substrate which provided the holding part, (b) is the top view which showed the other surface of the module board | substrate which provided the holding part. 保持部を設けたモジュール基板を示す斜視図である。It is a perspective view which shows the module board | substrate which provided the holding | maintenance part. 実施の形態における不揮発性メモリチップを搭載したICカードの製造工程を示す平面図である。It is a top view which shows the manufacturing process of the IC card carrying the non-volatile memory chip in embodiment. 図8に続く不揮発性メモリチップを搭載したICカードの製造工程を示した斜視図である。FIG. 9 is a perspective view showing a manufacturing process of the IC card on which the nonvolatile memory chip is mounted following FIG. 8. 図9に続く不揮発性メモリチップを搭載したICカードの製造工程を示した斜視図である。FIG. 10 is a perspective view showing a manufacturing process of the IC card on which the nonvolatile memory chip is mounted following FIG. 9. 図10に続く不揮発性メモリチップを搭載したICカードの製造工程を示した斜視図である。FIG. 11 is a perspective view illustrating a manufacturing process of an IC card on which a nonvolatile memory chip is mounted following FIG. 10. 図11に続く不揮発性メモリチップを搭載したICカードの製造工程を示した斜視図である。FIG. 12 is a perspective view showing a manufacturing process of the IC card on which the nonvolatile memory chip is mounted following FIG. 11. 図12に続く不揮発性メモリチップを搭載したICカードの製造工程を示した斜視図である。FIG. 13 is a perspective view illustrating a manufacturing process of an IC card on which a nonvolatile memory chip is mounted following FIG. 12. 不揮発性メモリチップを搭載したICカードの一面を示す平面図である。It is a top view which shows one surface of the IC card carrying a non-volatile memory chip. 不揮発性メモリチップを搭載したICカードの他面を示す平面図である。It is a top view which shows the other surface of the IC card carrying a non-volatile memory chip. ICカードチップの回路構成の一例を示した図である。It is the figure which showed an example of the circuit structure of an IC card chip. コントローラチップの回路構成の一例を示した図である。It is the figure which showed an example of the circuit structure of a controller chip. 個片化されたモジュール基板とテープ基板との接続方法を変えた例について説明した図である。It is the figure explaining the example which changed the connection method of the module substrate separated into pieces and a tape board | substrate. 個片化されたモジュール基板に設けられている保持部の形状をT字形状にした例について説明した図である。It is the figure explaining the example which made the shape of the holding | maintenance part provided in the separated module board T shape. 図19のA−A線で切断した断面を示した断面図である。It is sectional drawing which showed the cross section cut | disconnected by the AA line of FIG. (a)は、図19に示した接続を実現する一工程を示した断面図であり、(b)は、(a)に続く工程を示した断面図である。(A) is sectional drawing which showed one process which implement | achieves the connection shown in FIG. 19, (b) is sectional drawing which showed the process following (a). テープ基板の保持部に段差(オフセット)を設けた例を示した斜視図である。It is the perspective view which showed the example which provided the level | step difference (offset) in the holding | maintenance part of a tape board | substrate. モジュール基板の保持部とテープ基板の保持部との他の接続方法を示した斜視図である。It is the perspective view which showed the other connection method of the holding part of a module board, and the holding part of a tape board | substrate.

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。   In the following embodiments, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant to each other. There are some or all of the modifications, details, supplementary explanations, and the like.

また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。   Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number.

さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。   Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say.

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。   Similarly, in the following embodiments, when referring to the shape, positional relationship, etc., of components, etc., unless otherwise specified, and in principle, it is considered that this is not clearly the case, it is substantially the same. Including those that are approximate or similar to the shape. The same applies to the above numerical values and ranges.

本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図を見やすくするため、平面図であってもハッチングを付す場合がある。   Embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted. In order to make the figure easy to see, even a plan view may be hatched.

本実施の形態におけるICカード(半導体装置)の製造方法について、図面を参照しながら説明する。   A method for manufacturing an IC card (semiconductor device) in the present embodiment will be described with reference to the drawings.

まず、図1に示すように、複数のモジュール基板1(斜線を付している)を一体化したリジッド基板2を用意する。また、本実施の形態においては、積層のプリント配線基板(Print Circuit Board)をリジット基板と表記する。リジッド基板2は、多層配線や微細配線の形成に優れており、例えば、ガラスエポキシ樹脂より形成されている。   First, as shown in FIG. 1, a rigid substrate 2 is prepared by integrating a plurality of module substrates 1 (hatched). In the present embodiment, a laminated printed circuit board is referred to as a rigid board. The rigid substrate 2 is excellent in the formation of multilayer wiring and fine wiring, and is made of, for example, glass epoxy resin.

続いて、図2に示すように、リジッド基板2に形成されている個々のモジュール基板1に不揮発性メモリチップ3およびコントローラチップ4を積層して搭載する。不揮発性メモリチップ3には、フラッシュメモリのように書き換え可能な不揮発性メモリが形成されており、コントローラチップ4には、不揮発性メモリの書き込み動作や読出し動作を制御する回路などが形成されている。この不揮発性メモリチップ3およびコントローラチップ4は、モジュール基板1の中央部ではなく、モジュール基板1の片側によった位置に搭載される。これは、後述するように、モジュール基板1上にICカードチップも効率的に搭載するためである。例えば、不揮発性メモリチップ3およびコントローラチップ4は、図2に示すように、モジュール基板1の中心に対して面取りされている角部がある領域とは反対側の領域に搭載され、モジュール基板1上にICカードチップを搭載する領域が確保されている。このようにICカードチップを搭載する領域を確保することで、大型の不揮発性メモリチップを効率的に配置することができる。   Subsequently, as shown in FIG. 2, the nonvolatile memory chip 3 and the controller chip 4 are stacked and mounted on the individual module substrates 1 formed on the rigid substrate 2. The nonvolatile memory chip 3 is formed with a rewritable nonvolatile memory such as a flash memory, and the controller chip 4 is formed with a circuit for controlling a writing operation and a reading operation of the nonvolatile memory. . The non-volatile memory chip 3 and the controller chip 4 are mounted not on the central portion of the module substrate 1 but on a position according to one side of the module substrate 1. This is because an IC card chip is also efficiently mounted on the module substrate 1 as will be described later. For example, as shown in FIG. 2, the nonvolatile memory chip 3 and the controller chip 4 are mounted in a region opposite to the region where the corner portion chamfered with respect to the center of the module substrate 1 is provided. An area for mounting an IC card chip is secured on the top. By securing an area for mounting an IC card chip in this manner, a large nonvolatile memory chip can be efficiently arranged.

次に、図3に示すように、不揮発性メモリチップ3とモジュール基板1とをボンディングワイヤ5を使用して電気接続する。同様に、コントローラチップ4とモジュール基板1とをボンディングワイヤ5を使用して電気接続する。さらに、必要に応じて、不揮発性メモリチップ3とコントローラチップ4とをボンディングワイヤ5を用いて電気接続する。ここで、図示はしていないが、不揮発性メモリチップ3、コントローラチップ4およびモジュール基板1には、ボンディングパッドがそれぞれ形成されており、これらのボンディングパッド上にボンディングワイヤ5が接続される。なお、積層された不揮発性メモリチップ3とコントローラチップ4のうち、下層に配置される不揮発性メモリチップ3においては、ボンディングワイヤ5を使用せずに、例えばバンプ電極を用いてモジュール基板1と電気接続するようにしてもよい。ボンディングワイヤ5は、例えば金線などから構成されている。   Next, as shown in FIG. 3, the nonvolatile memory chip 3 and the module substrate 1 are electrically connected using bonding wires 5. Similarly, the controller chip 4 and the module substrate 1 are electrically connected using a bonding wire 5. Further, if necessary, the nonvolatile memory chip 3 and the controller chip 4 are electrically connected using bonding wires 5. Here, although not shown, bonding pads are formed on the nonvolatile memory chip 3, the controller chip 4, and the module substrate 1, and bonding wires 5 are connected to these bonding pads. Of the stacked nonvolatile memory chip 3 and controller chip 4, the nonvolatile memory chip 3 disposed in the lower layer does not use the bonding wires 5, and uses, for example, bump electrodes to electrically connect to the module substrate 1. You may make it connect. The bonding wire 5 is made of, for example, a gold wire.

続いて、図4に示すように、モジュール基板1に搭載した不揮発性メモリチップ3およびコントローラチップ4を樹脂6で封止する。このとき、モジュール基板1の全体を覆うように樹脂6を形成するのではなく、不揮発性メモリチップ3、コントローラチップ4およびボンディングワイヤ5を封止するのに必要最小限の領域が樹脂6で封止される。すなわち、樹脂6によって、モジュール基板1が部分的に封止される。これは、後述するように、モジュール基板1上に、不揮発性メモリチップ3およびコントローラチップ4とは異なる部品、たとえば、ICカードチップを搭載するので、ICカードチップ搭載領域は樹脂6で封止せずに確保しておく必要があるからである。本実施の形態においては、不揮発性メモリチップ3およびコントローラチップ4とは異なる部品としてICカードチップを例示するが、特にこれに限られるものではなく、コンデンサ等の受動素子を適宜設けることもできる。   Subsequently, as shown in FIG. 4, the nonvolatile memory chip 3 and the controller chip 4 mounted on the module substrate 1 are sealed with a resin 6. At this time, the resin 6 is not formed so as to cover the entire module substrate 1, but the minimum area necessary for sealing the nonvolatile memory chip 3, the controller chip 4 and the bonding wire 5 is sealed with the resin 6. Stopped. That is, the module substrate 1 is partially sealed by the resin 6. As will be described later, components different from the nonvolatile memory chip 3 and the controller chip 4 such as an IC card chip are mounted on the module substrate 1, so that the IC card chip mounting area is not sealed with the resin 6. This is because it is necessary to secure it. In the present embodiment, an IC card chip is exemplified as a component different from the nonvolatile memory chip 3 and the controller chip 4. However, the present invention is not limited to this, and a passive element such as a capacitor can be provided as appropriate.

次に、リジッド基板2に一体化して形成された複数のモジュール基板1を個々のモジュール基板1に個片化する。モジュール基板1を個片化する際、個々のモジュール基板1には、突出した保持部7が残るように切断される。このように、本実施の形態では、個々のモジュール基板1だけを個片化するのではなく、モジュール基板1の上下部にある突出した保持部7も含めて個片化することに一つの特徴がある。   Next, the plurality of module substrates 1 formed integrally with the rigid substrate 2 are separated into individual module substrates 1. When the module substrate 1 is separated into pieces, each module substrate 1 is cut so that the protruding holding portion 7 remains. As described above, in the present embodiment, one feature is that not only the individual module substrates 1 are separated into individual pieces but also including the protruding holding portions 7 at the upper and lower portions of the module substrate 1. There is.

従来、ICカードには、ICカードチップだけが搭載されていたが、近年、ICカードの高機能化および多機能化の要望が高まってきている。このため、ICカードチップの他に、大容量の不揮発性メモリチップをICカードに搭載することが検討されている。このようにICカードチップと不揮発性メモリチップとを搭載するICカードを製造するには、モジュール基板に不揮発性メモリチップとICカードチップを搭載する必要がある。   Conventionally, only an IC card chip has been mounted on an IC card, but in recent years, there has been an increasing demand for higher functionality and more functionality of the IC card. For this reason, it is considered to mount a large-capacity nonvolatile memory chip on the IC card in addition to the IC card chip. Thus, in order to manufacture an IC card on which an IC card chip and a nonvolatile memory chip are mounted, it is necessary to mount the nonvolatile memory chip and the IC card chip on a module substrate.

ここで、モジュール基板に不揮発性メモリチップとICカードチップとを搭載する製造ラインを新たに作り上げることが考えられる。しかし、このような新しい製造ラインを作り上げるには、コストがかかり効率的ではない。つまり、できるだけ既存の製造ラインを使用することで、効率的に不揮発性メモリチップを搭載したICカードを製造できるのである。また、不揮発性メモリとICカードは、製品自体が異なるので、異なる製造会社で製造する要求がある。したがって、既存の製造ラインを使用する観点からは、不揮発性メモリチップを搭載したICカードを、それぞれ異なる製造会社で分業してICカードを製造することが効率的である。しかし、ICカードを、それぞれ異なる製造会社で分業して製造する場合、製造会社間で受け渡す製品の製品形態が問題となる。すなわち、まず、不揮発性メモリを製造する製造会社の製造ラインでは、モジュール基板を一体化したリジッド基板を使用する。そして、リジッド基板の個々のモジュール基板に不揮発性メモリチップを搭載した後、封止して個々のモジュール基板に個片化する。そして、個片化したモジュール基板を製品としてICカードの製造会社へ出荷する。このように既存の不揮発性メモリの製造ラインを使用する場合、個片化したモジュール基板を出荷することが望ましい。   Here, it is conceivable to newly create a production line for mounting the nonvolatile memory chip and the IC card chip on the module substrate. However, creating such a new production line is costly and inefficient. In other words, by using an existing production line as much as possible, an IC card on which a nonvolatile memory chip is mounted can be produced efficiently. Further, since the non-volatile memory and the IC card are different products, there is a demand for manufacturing them by different manufacturing companies. Therefore, from the viewpoint of using an existing production line, it is efficient to produce an IC card by dividing an IC card equipped with a nonvolatile memory chip by different manufacturing companies. However, when the IC card is manufactured separately by different manufacturing companies, the product form of the product delivered between the manufacturing companies becomes a problem. That is, first, a rigid board integrated with a module board is used in a manufacturing line of a manufacturing company that manufactures a nonvolatile memory. And after mounting a non-volatile memory chip on each module substrate of a rigid substrate, it seals and separates into individual module substrates. Then, the separated module substrate is shipped as a product to an IC card manufacturer. In this way, when using an existing nonvolatile memory production line, it is desirable to ship individual module boards.

これに対し、ICカードを製造する製造会社の製造ラインでは、テープ状の基板を用いてICカードを製造するようになっている。すなわち、ICカードの製造ラインでは、連続した前述のテープ基板にICカードチップを搭載するCOT(Chip On Tape)構造になっている。このため、既存のICカードの製造ラインでは、個片化したモジュール基板を搬入しても、この個片化したモジュール基板にICカードチップを搭載することができない。すなわち、ICカードの製造ラインでは、モジュール基板を個片化しない方が望ましい。このように、製造会社間で受け渡す製品の製品形態が問題となる。   On the other hand, in a manufacturing line of a manufacturing company that manufactures IC cards, IC cards are manufactured using a tape-shaped substrate. That is, the IC card production line has a COT (Chip On Tape) structure in which the IC card chip is mounted on the continuous tape substrate. For this reason, in an existing IC card production line, even if an individual module board is carried in, an IC card chip cannot be mounted on the individual module board. That is, it is desirable not to divide the module substrate into individual IC card production lines. Thus, the product form of the product delivered between the manufacturing companies becomes a problem.

そこで、本実施の形態では、不揮発性メモリチップ3を搭載したモジュール基板1を個片化する際、モジュール基板1の上下部にある突出した保持部7も含めて個片化するようにしている。このようにすることで、後述するように、製造会社間で受け渡す製品の製品形態の問題を解決することができる。このため、各製造会社にある既存の製造ラインを使用して、不揮発性メモリチップ3を搭載したICカードを効率よく製造することができる。   Therefore, in the present embodiment, when the module substrate 1 on which the nonvolatile memory chip 3 is mounted is separated, the module substrate 1 is also separated into pieces including the protruding holding portions 7 at the upper and lower portions of the module substrate 1. . By doing in this way, the problem of the product form of the product delivered between manufacturing companies can be solved as will be described later. Therefore, an IC card on which the nonvolatile memory chip 3 is mounted can be efficiently manufactured using an existing manufacturing line at each manufacturing company.

図6は、保持部7も含めて個片化したモジュール基板1の外観を示す図である。図6(a)は、本実施の形態におけるモジュール基板1の表面を見た図である。図6(a)に示すように、本実施の形態におけるモジュール基板1の表面には、樹脂6で覆われたモールド領域と、電極(ICカードチップ搭載用パターン)8が形成されているICカードチップ搭載領域がある。図6(b)は、本実施の形態におけるモジュール基板1の裏面を見た図である。図6(b)に示すように、本実施の形態におけるモジュール基板1の裏面には、電極8と接続するICカード用裏面電極(ISO電極9という)が形成されている。また、樹脂6で覆われた不揮発性メモリチップ3およびコントローラチップ4と接続する拡張電極10が形成されている。図7は、保持部7も含めて個片化したモジュール基板1を示す斜視図である。図7に示すように、モジュール基板1には、不揮発性メモリチップ3が搭載されており、この不揮発性メモリチップ3上にコントローラチップ4が搭載されている。そして、不揮発性メモリチップ3やコントローラチップ4は、ボンディングワイヤ5を介してモジュール基板1と接続されている。そして、不揮発性メモリチップ3およびコントローラチップ4を覆うように樹脂6が形成されている。一方、樹脂6で覆われていない領域には、電極8が形成されている。この電極8の間には、ICカードチップ搭載領域11が形成されている。また、ICカードチップ搭載領域11側の保持部7には、導体膜による導体パターン12が形成されている。この導体パターン12は、例えば金膜から形成されており、後述するICカードチップのモールド時において、ゲートに形成される樹脂の剥離性を向上させるために形成される。また、この導体パターン12は、保持部7を除くモジュール基板1の外周よりも内側(モジュール基板1の中心側)に延長されて設けられている。このようにこの導体パターン12を形成することで、上述の樹脂の剥離を更に防止することができる。   FIG. 6 is a view showing the external appearance of the module substrate 1 including the holding portion 7 that has been separated into pieces. FIG. 6A is a view of the surface of the module substrate 1 in the present embodiment. As shown in FIG. 6A, an IC card in which a mold region covered with a resin 6 and an electrode (IC card chip mounting pattern) 8 are formed on the surface of the module substrate 1 in the present embodiment. There is a chip mounting area. FIG. 6B is a view of the back surface of the module substrate 1 in the present embodiment. As shown in FIG. 6B, an IC card back electrode (referred to as an ISO electrode 9) connected to the electrode 8 is formed on the back surface of the module substrate 1 in the present embodiment. In addition, an extended electrode 10 connected to the nonvolatile memory chip 3 and the controller chip 4 covered with the resin 6 is formed. FIG. 7 is a perspective view showing the module substrate 1 including the holding unit 7 as a single piece. As shown in FIG. 7, a non-volatile memory chip 3 is mounted on the module substrate 1, and a controller chip 4 is mounted on the non-volatile memory chip 3. The nonvolatile memory chip 3 and the controller chip 4 are connected to the module substrate 1 via bonding wires 5. A resin 6 is formed so as to cover the nonvolatile memory chip 3 and the controller chip 4. On the other hand, an electrode 8 is formed in a region not covered with the resin 6. An IC card chip mounting area 11 is formed between the electrodes 8. A conductor pattern 12 made of a conductor film is formed on the holding portion 7 on the IC card chip mounting area 11 side. The conductor pattern 12 is formed of, for example, a gold film, and is formed in order to improve the releasability of the resin formed on the gate at the time of molding an IC card chip described later. Further, the conductor pattern 12 is provided so as to extend to the inner side (center side of the module substrate 1) than the outer periphery of the module substrate 1 excluding the holding portion 7. By forming the conductor pattern 12 in this way, it is possible to further prevent the aforementioned resin from peeling off.

このように構成された個片化したモジュール基板1に対して、次に、不揮発性メモリチップ3およびコントローラチップ4の電気的特性検査が実施される。電気的特性検査は、図6(b)に示した拡張電極10を使用して実施される。個片化したモジュール基板1は、テスト時間が長く、テスト項目の多い不揮発性メモリチップ3およびコントローラチップ4の電気的特性検査において、判定、選別および振り分けが容易である。不揮発性メモリチップ3などの電気的特性検査は、個片化したモジュール基板1をテスト用ソケットに入れることにより行なわれる。テスト用ソケットは、複数並列して配置され、個片化した複数のモジュール基板1を並列的に処理することができるので、電気的特性検査の効率を向上させることができる。つまり、不揮発性メモリチップ3などの電気的特性検査はテスト時間が長いが、個片化した複数のモジュール基板1を並列に処理しながら、良品または不良品の選別をすることにより、電気的特性検査の効率を向上させている。   Next, the electrical characteristics inspection of the nonvolatile memory chip 3 and the controller chip 4 is performed on the module substrate 1 thus configured. The electrical property inspection is performed using the extended electrode 10 shown in FIG. The separated module substrate 1 has a long test time and can be easily determined, selected, and distributed in the electrical characteristic inspection of the nonvolatile memory chip 3 and the controller chip 4 with many test items. The electrical characteristic inspection of the nonvolatile memory chip 3 or the like is performed by putting the module substrate 1 singulated into a test socket. Since a plurality of test sockets are arranged in parallel and a plurality of separated module substrates 1 can be processed in parallel, the efficiency of electrical characteristic inspection can be improved. In other words, the test of electrical characteristics of the nonvolatile memory chip 3 or the like takes a long test time, but the electrical characteristics can be determined by selecting non-defective or defective products while processing a plurality of separated module substrates 1 in parallel. The efficiency of inspection is improved.

本実施の形態では、個片化したモジュール基板1に保持部7が設けられているが、保持部7が設けられていないモジュール基板の電気的特性検査を実施する既存の製造ラインにおいて、モジュール基板を移送するハンドラーやテストソケットなどを共用または小変更することにより、保持部7が設けられているモジュール基板1の電気的特性検査を実施できる。このため、既存の製造ラインを使用して効率よく電気的特性検査を実施することができる。   In the present embodiment, the holding unit 7 is provided on the individual module substrate 1, but in an existing manufacturing line that performs electrical characteristic inspection of a module substrate that is not provided with the holding unit 7, the module substrate By sharing or slightly changing a handler, a test socket, or the like that transports the module board, it is possible to inspect the electrical characteristics of the module substrate 1 on which the holding unit 7 is provided. For this reason, an electrical property test can be efficiently performed using an existing production line.

次に、図8に示すように、例えばステンレスなどの耐熱性を有するテープ基板13を用意する。このテープ基板13は、例えばフープ材をパンチングして空間を設けることにより、複数のモジュール基板搭載領域が確保されている。そして、テープ基板13のモジュール基板搭載領域に突き出すように保持部14が設けられている。このように構成されたテープ基板13に対して、図9に示すように、個片化したモジュール基板1を接続する。接続方法は、例えば図9に示すように、テープ基板13に設けられている保持部14にモジュール基板1に設けられている保持部7を配置し、保持部14を折り曲げる(かしめる)ことにより、保持部7と保持部14とを機械的に接続する。これにより、テープ基板13に複数の個片化したモジュール基板1を接続することができる。このようにして、個片化した複数のモジュール基板1を一つのテープ基板13に搭載することができる。すなわち、個片化したモジュール基板1に保持部7を設けることにより、一度個片化したモジュール基板1を再びテープ基板13に容易に搭載することができる。   Next, as shown in FIG. 8, a heat-resistant tape substrate 13 such as stainless steel is prepared. The tape substrate 13 is provided with a plurality of module substrate mounting areas by, for example, punching a hoop material to provide a space. And the holding part 14 is provided so that it may protrude in the module board | substrate mounting area | region of the tape board | substrate 13. As shown in FIG. As shown in FIG. 9, the separated module substrate 1 is connected to the tape substrate 13 configured as described above. For example, as shown in FIG. 9, the connection method is such that the holding portion 7 provided on the module substrate 1 is disposed on the holding portion 14 provided on the tape substrate 13, and the holding portion 14 is bent (caulked). The holding unit 7 and the holding unit 14 are mechanically connected. As a result, a plurality of separated module substrates 1 can be connected to the tape substrate 13. In this manner, a plurality of individual module substrates 1 can be mounted on one tape substrate 13. That is, by providing the holding unit 7 on the module substrate 1 that has been separated into pieces, the module substrate 1 that has been separated into pieces can be easily mounted on the tape substrate 13 again.

ここまでの工程が、不揮発性メモリを製造する製造会社の製造ラインで実施される。不揮発性メモリチップ3をモジュール基板1に搭載する製造ラインでは、モジュール基板1を個片化した後、再びモジュール基板1に設けられている保持部7を使用してテープ基板13にモジュール基板1を接続している。このようにモジュール基板1をテープ基板13に搭載することで、ICカードを製造する製造会社の製造ラインにモジュール基板1をテープ状にして出荷することができる。これにより、製造会社間で受け渡す製品の製品形態の問題を解決することができる。   The steps so far are performed on the production line of the manufacturer that manufactures the nonvolatile memory. In the production line in which the nonvolatile memory chip 3 is mounted on the module substrate 1, after the module substrate 1 is separated into pieces, the module substrate 1 is attached to the tape substrate 13 again using the holding unit 7 provided on the module substrate 1. Connected. By mounting the module substrate 1 on the tape substrate 13 in this way, it is possible to ship the module substrate 1 in a tape shape to a manufacturing line of a manufacturing company that manufactures IC cards. Thereby, the problem of the product form of the product delivered between manufacturing companies can be solved.

ここで、不揮発性メモリの製造ラインでは、モジュール基板1を個片化し、その後再び出荷する製品形態をテープ状とするため、テープ基板13にモジュール基板1を接続している。したがって、不揮発性メモリの製造ラインでは、モジュール基板1を個片化せずにリジッド基板2に一体化した状態で工程を実施して出荷することが考えられる。しかし、モジュール基板1を個片化しないと以下に示す不都合が生じる。すなわち、不揮発性メモリの電気的特性検査は、基本的にテスト項目が多くテスト時間が長くなる。このため、モジュール基板1を個片化して、同時に複数の不揮発性メモリを並列的に検査している。この方法によれば、不良品が発見された場合、その時点で不良品を除去し、不良品を除去することにより空いたテストソケットに新たなモジュール基板1をセットして検査を実施できる。このため、効率よく電気的特性検査を実施できるのである。   Here, in the non-volatile memory production line, the module substrate 1 is connected to the tape substrate 13 so that the module substrate 1 is separated into individual pieces and then shipped again in a tape form. Therefore, in the non-volatile memory production line, it is conceivable that the module substrate 1 is shipped after being subjected to the process in which the module substrate 1 is integrated into the rigid substrate 2 without being separated. However, if the module substrate 1 is not separated, the following inconvenience occurs. That is, the electrical characteristic inspection of the nonvolatile memory basically has many test items and requires a long test time. For this reason, the module substrate 1 is separated into pieces, and a plurality of nonvolatile memories are simultaneously inspected in parallel. According to this method, when a defective product is found, the defective product is removed at that time, and a new module substrate 1 can be set in the vacant test socket by removing the defective product. For this reason, the electrical characteristic inspection can be performed efficiently.

一方、モジュール基板1がリジッド基板2に一体化した状態では、テープ状に並んだ不揮発性メモリを直列的にしか電気的特性検査が実施できないので、テスト時間の長い不揮発性メモリでは効率が悪くなる。また、電気的特性検査の結果、不良品が発見されても、一体化したリジッド基板2から除去することができず、不良品が接続されたまま製品として出荷されることになってしまう。さらに、既存の製造ラインでは、個片化したモジュール基板1の状態で電気的特性検査を実施するようになっているので、一体化したリジッド基板2の状態で電気的特性検査を実施するには、既存の製造ラインとは異なる構成に変更する必要がある。このような理由で、不揮発性メモリの製造ラインでは、モジュール基板1を個片化する必要がある。したがって、ICカードを製造する製造会社に受け渡す製品の製品形態をテープ状にするには、本実施の形態で説明しているように、個片化したモジュール基板1の保持部7を使用して、再びテープ基板13に個片化したモジュール基板1を搭載する必要がある。   On the other hand, in the state in which the module substrate 1 is integrated with the rigid substrate 2, the electrical characteristics can be inspected only in series for the nonvolatile memories arranged in a tape shape. Therefore, the efficiency is deteriorated in the nonvolatile memory having a long test time. . Moreover, even if a defective product is found as a result of the electrical characteristic inspection, it cannot be removed from the integrated rigid substrate 2 and is shipped as a product with the defective product connected. Furthermore, in the existing production line, the electrical characteristic inspection is performed in the state of the module substrate 1 that has been singulated. Therefore, in order to perform the electrical characteristic inspection in the state of the integrated rigid substrate 2 It is necessary to change the configuration to be different from the existing production line. For this reason, it is necessary to divide the module substrate 1 into pieces in the nonvolatile memory production line. Therefore, in order to make the product form of the product delivered to the manufacturing company that manufactures the IC card into a tape shape, as described in the present embodiment, the holding part 7 of the module substrate 1 separated into pieces is used. Thus, it is necessary to mount the module substrate 1 singulated on the tape substrate 13 again.

なお、本実施の形態では、テープ基板13の材料としてステンレスから構成される例を示したが、これに限らず、例えば耐熱性を有する樹脂シートや耐熱紙から構成してもよい。テープ基板13の材料に耐熱性が必要とされるのは、後述するICカードの製造ラインでモジュール基板1に搭載するICカードチップを封止する際の加熱にテープ基板13が耐える必要があるからである。したがって、テープ基板13の材料には、ICカードチップを封止する際の加熱に耐えられる程度の耐熱性が要求される。ここで、テープ基板13として、樹脂シートや耐熱紙や不繊布を使用する場合、テープ基板13と個片化されたモジュール基板1との接続は、機械的接続ではなく、例えば接着剤を用いた接続とすることができる。また、接着剤の代わりに、テープ状の基板を融着させて接続することも可能である。   In the present embodiment, an example in which the material of the tape substrate 13 is made of stainless steel is shown. The reason why heat resistance is required for the material of the tape substrate 13 is that the tape substrate 13 needs to withstand the heating when sealing the IC card chip mounted on the module substrate 1 in the IC card production line described later. It is. Therefore, the material of the tape substrate 13 is required to have heat resistance enough to withstand the heating when the IC card chip is sealed. Here, when a resin sheet, heat-resistant paper, or non-woven cloth is used as the tape substrate 13, the connection between the tape substrate 13 and the module substrate 1 separated into pieces is not a mechanical connection, but an adhesive, for example, is used. It can be a connection. Further, instead of the adhesive, a tape-like substrate can be fused and connected.

次に、複数のモジュール基板1を接続したテープ基板13を用いてICカードを製造する工程について説明する。ここからの工程は、ICカードを製造する製造会社の製造ラインで実施される。   Next, a process for manufacturing an IC card using the tape substrate 13 to which a plurality of module substrates 1 are connected will be described. The process from here is carried out on the production line of the manufacturer that produces the IC card.

図10に示すように、テープ基板13に接続された個々のモジュール基板1上にICカードチップ15を搭載する。このICカードチップ15は、モジュール基板1のICカードチップ搭載領域に搭載される。そして、図11に示すように、ICカードチップ15と電極8とをボンディングワイヤ16を用いて電気接続する。ボンディングワイヤ16は、例えば、金線から構成されている。   As shown in FIG. 10, the IC card chip 15 is mounted on each module substrate 1 connected to the tape substrate 13. The IC card chip 15 is mounted on the IC card chip mounting area of the module substrate 1. Then, as shown in FIG. 11, the IC card chip 15 and the electrode 8 are electrically connected using a bonding wire 16. The bonding wire 16 is made of, for example, a gold wire.

次に、図12に示すように、ICカードチップ15およびボンディングワイヤ16を樹脂17で封止する。樹脂17による封止は、例えばトランスファモールド方法を使用することができる。このとき、樹脂17を流入するランナ/ゲート部分は、モジュール基板1の保持部7に形成することができる。この保持部7には、図7に示すように、金膜による導体パターン12が形成されているため、保持部7のランナ/ゲート部分に形成された樹脂17の剥離性を向上させることができる。樹脂17は、例えば、モジュール基板1の上部方向から保持部7に形成されたランナ/ゲート部分に注入され、このランナ/ゲート部分からモジュール基板1に搭載されたICカードチップ15を覆うように形成される。   Next, as shown in FIG. 12, the IC card chip 15 and the bonding wire 16 are sealed with a resin 17. Sealing with the resin 17 can use, for example, a transfer molding method. At this time, the runner / gate portion into which the resin 17 flows can be formed in the holding portion 7 of the module substrate 1. As shown in FIG. 7, since the conductive pattern 12 made of a gold film is formed on the holding portion 7, the peelability of the resin 17 formed on the runner / gate portion of the holding portion 7 can be improved. . For example, the resin 17 is injected from the upper direction of the module substrate 1 into a runner / gate portion formed in the holding portion 7 and formed so as to cover the IC card chip 15 mounted on the module substrate 1 from the runner / gate portion. Is done.

続いて、図13に示すように、モジュール基板1を接続したテープ基板13から個々のモジュール基板1を分離する。このとき、モジュール基板1は、保持部7とモジュール基板1の接続部分で切断される。モジュール基板1と樹脂17を両方切断する切断方法としては、例えば、金型を使用する方式、ウォータジェット方式あるいはダイアモンドソーを用いた切断方式を使用することができる。   Subsequently, as shown in FIG. 13, the individual module substrates 1 are separated from the tape substrate 13 to which the module substrate 1 is connected. At this time, the module substrate 1 is cut at a connection portion between the holding unit 7 and the module substrate 1. As a cutting method for cutting both the module substrate 1 and the resin 17, for example, a method using a mold, a water jet method, or a cutting method using a diamond saw can be used.

次に、個片化したモジュール基板1をプラスチック製のカード基板18に埋め込むことにより、図14および図15に示すようなICカードを製造することができる。図14は完成したICカードの一面を示した図であり、図15は図14とは反対側の面を示した図である。   Next, by embedding the separated module substrate 1 in a plastic card substrate 18, an IC card as shown in FIGS. 14 and 15 can be manufactured. FIG. 14 is a view showing one surface of the completed IC card, and FIG. 15 is a view showing the surface opposite to FIG.

また、本実施の形態のモジュールの構造は、不揮発性メモリチップとそのコントローラを搭載した領域の封止部と、ICカードチップを搭載した領域の封止部が分離されている。これにより、カードの曲げに対する柔軟性を向上させることができるという特性を有する。   In the module structure of the present embodiment, the sealing portion in the area where the nonvolatile memory chip and its controller are mounted is separated from the sealing portion in the area where the IC card chip is mounted. Thereby, it has the characteristic that the softness | flexibility with respect to the bending of a card | curd can be improved.

本実施の形態によれば、不揮発性メモリの製造ラインでモジュール基板に不揮発性メモリチップを搭載して、モジュール基板を個片化する。このとき、モジュール基板には、保持部が設けられており、電気的特性検査を実施した後、保持部を用いてテープ基板に接続される。そして、テープ状に一体化されたモジュール基板がICカードの製造ラインへ出荷される。その後、ICカードの製造ラインでは、テープ状に一体化されたモジュール基板を使用して、ICカードが製造される。したがって、不揮発性メモリの製造ラインおよびICカードの製造ラインの両方で、既存の設備を利用できるので、不揮発性メモリを搭載したICカードを効率よく製造することができる。すなわち、既存の不揮発性メモリの製造ラインでは、個片化したモジュール基板を出荷する形態となっており、既存のICカードの製造ラインでは、テープ状に一体化したモジュール基板を使用してICカードが製造される。このとき、不揮発性メモリの製造ラインからICカードの製造ラインへモジュール基板を受け渡す際、モジュール基板を一体化したテープ基板で受け渡すことが望ましいが、モジュール基板は個片化されているので問題となる。しかし、本実施の形態では、個片化したモジュール基板を保持部によってテープ基板に一体化しているので、不揮発性メモリの製造ラインによる工程を実施した後、複数のモジュール基板をテープ状にした状態で、ICカードの製造ラインへモジュール基板を受け渡すことができる。   According to the present embodiment, a nonvolatile memory chip is mounted on a module substrate on a nonvolatile memory production line, and the module substrate is separated into pieces. At this time, the module substrate is provided with a holding portion, and after the electrical characteristic inspection is performed, the module substrate is connected to the tape substrate using the holding portion. Then, the module substrate integrated in a tape shape is shipped to an IC card production line. Thereafter, in an IC card production line, an IC card is produced using a module substrate integrated in a tape shape. Therefore, since existing facilities can be used in both the nonvolatile memory production line and the IC card production line, an IC card equipped with the nonvolatile memory can be efficiently produced. In other words, in the existing nonvolatile memory production line, individual module boards are shipped, and in the existing IC card production line, an IC card using a module board integrated in a tape shape is used. Is manufactured. At this time, when transferring the module substrate from the nonvolatile memory production line to the IC card production line, it is desirable to deliver the module substrate with a tape substrate in which the module substrate is integrated, but the problem is because the module substrate is separated into pieces. It becomes. However, in this embodiment, since the module substrate separated into one piece is integrated with the tape substrate by the holding portion, after performing the process by the non-volatile memory production line, a plurality of module substrates are taped Thus, the module substrate can be delivered to the IC card production line.

なお、本実施の形態では、不揮発性メモリの製造ラインで、モジュール基板を保持部でテープ基板に接続する工程まで実施するように記載している。しかし、不揮発性メモリの製造ラインでは、不揮発性メモリの電気的特性検査までを実施し、個片化したモジュール基板を保持部でテープ基板に接続する工程をICカードの製造ラインで実施するようにしてもよい。この不揮発性メモリの電気的特性検査は、必要によっては省略することができる。   In the present embodiment, it is described that the process up to the step of connecting the module substrate to the tape substrate by the holding portion in the production line of the nonvolatile memory is described. However, in the non-volatile memory production line, the electrical characteristic inspection of the non-volatile memory is performed, and the process of connecting the separated module substrate to the tape substrate by the holding unit is performed in the IC card production line. May be. The inspection of the electrical characteristics of the nonvolatile memory can be omitted if necessary.

次に、ICカードチップ20(図10のICカードチップ15に対応)、不揮発性メモリチップ21(図7の不揮発性メモリチップ3に対応)およびコントローラチップ22(図7のコントローラチップ4に対応)の回路構成について説明する。   Next, the IC card chip 20 (corresponding to the IC card chip 15 in FIG. 10), the nonvolatile memory chip 21 (corresponding to the nonvolatile memory chip 3 in FIG. 7), and the controller chip 22 (corresponding to the controller chip 4 in FIG. 7). The circuit configuration will be described.

不揮発性メモリチップ21の主面には、例えば、電気的にデータの消去及び書き込み可能なフラッシュメモリ等のような不揮発性のメモリ回路が形成されている。不揮発性メモリチップ21の記憶容量は、他のICカードチップ20やコントローラチップ22のメモリ部に比べて大容量化されている。不揮発性メモリチップ21の主面のボンディングパッドは、ボンディングワイヤを通じてモジュール基板と電気的に接続されている。ボンディングワイヤは、例えば金(Au)細線等からなる。不揮発性メモリチップ21のメモリ回路を構成する複数個のメモリセルは、例えばメモリセルのフローティングゲート等に電子が注入されると閾値電圧が上昇し、また、フローティングゲート等から電子を引き抜くと閾値電圧が低下するようになっている。メモリセルは、データ読み出しのためのワード線電圧に対する閾値電圧の高低に応じた情報を記憶することになる。特に制限されないが、例えばメモリセルトランジスタの閾値電圧が低い状態を消去状態、高い状態を書き込み状態とする。   On the main surface of the nonvolatile memory chip 21, for example, a nonvolatile memory circuit such as a flash memory capable of electrically erasing and writing data is formed. The storage capacity of the nonvolatile memory chip 21 is larger than that of the memory part of the other IC card chip 20 or controller chip 22. The bonding pads on the main surface of the nonvolatile memory chip 21 are electrically connected to the module substrate through bonding wires. The bonding wire is made of, for example, a gold (Au) fine wire. The plurality of memory cells constituting the memory circuit of the nonvolatile memory chip 21 have a threshold voltage that rises when electrons are injected into the floating gate of the memory cell, for example, and a threshold voltage that rises when electrons are extracted from the floating gate or the like. Has come to decline. The memory cell stores information corresponding to the level of the threshold voltage with respect to the word line voltage for reading data. Although not particularly limited, for example, a state in which the threshold voltage of the memory cell transistor is low is defined as an erased state, and a state in which the threshold voltage is high is defined as a written state.

ICカードチップ20の主面には、例えばICカードマイコン回路が形成されている。このICカードマイコン回路は、セキュリティコントローラとしての機能を有する回路であり、例えば電子決済サービスなどに利用可能なISO/IEC15408の評価・認証機関による認証済み機能を実現している。このICカードマイコン回路は、例えばCPU(Central Processing Unit:中央演算処理装置)、マスクROM(Read Only Memory)、RAM(Random Access Memory)、EEPROM(Electrically Erasable Programmable ROM)およびその他の演算回路等のような集積回路を有している。マスクROMには、例えば実行プログラムや暗号アルゴリズム等が格納されている。また、RAMは、例えばデータ処理用のメモリとしての機能を有している。また、EEPROMは、データ格納用のメモリとしての機能を有している。このICカードチップ20が搭載されたICカードは、ホストから認証要求が有ったとき、EEPROMに保有された所定の認証証明書を送り、これに対して認証を得ることを条件に、後続の通信処理が可能にされるようになっている。このようなセキュリティ処理の動作プログラムはマスクROMが保有している。   For example, an IC card microcomputer circuit is formed on the main surface of the IC card chip 20. This IC card microcomputer circuit is a circuit having a function as a security controller, and realizes an authenticated function by an evaluation / certification organization of ISO / IEC15408 that can be used for an electronic payment service, for example. The IC card microcomputer circuit includes, for example, a CPU (Central Processing Unit), a mask ROM (Read Only Memory), a RAM (Random Access Memory), an EEPROM (Electrically Erasable Programmable ROM), and other arithmetic circuits. Integrated circuit. In the mask ROM, for example, an execution program, an encryption algorithm, and the like are stored. Further, the RAM has a function as a memory for data processing, for example. Further, the EEPROM has a function as a memory for storing data. The IC card on which the IC card chip 20 is mounted receives the authentication request from the host, sends a predetermined authentication certificate held in the EEPROM, and obtains the authentication for the subsequent authentication certificate. Communication processing is enabled. Such a security processing operation program is stored in the mask ROM.

図16はICカードチップ20内のICカードマイコン回路の一例を示している。ICカードマイコン回路は、CPU20a、ワークRAMとしてのRAM20b、タイマ20c、EEPROM20d、コプロセッサユニット20e、マスクROM20f、システムコントロールロジック20g、入出力ポート(I/Oポート)20h、データバス20iおよびアドレスバス20jを有している。   FIG. 16 shows an example of an IC card microcomputer circuit in the IC card chip 20. The IC card microcomputer circuit includes a CPU 20a, a RAM 20b as a work RAM, a timer 20c, an EEPROM 20d, a coprocessor unit 20e, a mask ROM 20f, a system control logic 20g, an input / output port (I / O port) 20h, a data bus 20i and an address bus 20j. have.

マスクROM20fはCPU20aの動作プログラム(暗号化プログラム、復号プログラム、インタフェース制御プログラム等)およびデータを格納するのに利用される。RAM20bはCPU20aのワーク領域またはデータの一時記憶領域とされ、例えばSRAM若しくはDRAMからなる。I/Oポート20hにICカードコマンドが供給されると、システムコントロールロジック20gがこれをデコードし、当該コマンドの実行に必要な処理プログラムをCPU20aに実行させる。すなわち、CPU20aは、システムコントロールロジック20gから指示されるアドレスでマスクROM20fをアクセスして命令をフェッチし、フェッチした命令をデコードし、デコード結果に基づいてオペランドフェッチやデータ演算を行う。コプロセッサユニット20eはCPU20aの制御に従ってRSAや楕円曲線暗号演算における剰余演算処理などを行う。   The mask ROM 20f is used to store an operation program (encryption program, decryption program, interface control program, etc.) and data of the CPU 20a. The RAM 20b is a work area of the CPU 20a or a temporary data storage area, and is composed of, for example, SRAM or DRAM. When an IC card command is supplied to the I / O port 20h, the system control logic 20g decodes it and causes the CPU 20a to execute a processing program necessary for executing the command. That is, the CPU 20a accesses the mask ROM 20f with an address instructed by the system control logic 20g, fetches an instruction, decodes the fetched instruction, and performs operand fetch and data operation based on the decoding result. The coprocessor unit 20e performs a remainder calculation process in RSA or elliptic curve cryptographic calculation according to the control of the CPU 20a.

I/Oポート20hは1ビットの入出力端子I/Oを有し、データの入出力と外部割り
込み信号の入力に兼用される。I/Oポート20hはデータバス20iに結合され、デー
タバス20iにはCPU20a、RAM20b、タイマ20c、EEPROM20dおよびコプロセッサユニット20e等が電気的に接続される。
The I / O port 20h has a 1-bit input / output terminal I / O, and is used both for data input / output and external interrupt signal input. The I / O port 20h is coupled to a data bus 20i, and a CPU 20a, a RAM 20b, a timer 20c, an EEPROM 20d, a coprocessor unit 20e, and the like are electrically connected to the data bus 20i.

システムコントロールロジック20gは、ICカードマイコン回路の動作モードの制御および割り込み制御を行い、更に暗号鍵の生成に利用する乱数発生ロジック等を有する。ICカードマイコン回路はリセット信号/RESによってリセット動作が指示されると、内部が初期化され、CPU20aはEEPROM20dのプログラムの先頭番地から命令実行を開始する。ICカードマイコン回路はクロック信号CLKに同期して動作する。   The system control logic 20g controls the operation mode and interrupt of the IC card microcomputer circuit, and further includes a random number generation logic used for generating an encryption key. When the reset operation is instructed by the reset signal / RES, the IC card microcomputer circuit is initialized, and the CPU 20a starts executing the instruction from the top address of the program in the EEPROM 20d. The IC card microcomputer circuit operates in synchronization with the clock signal CLK.

EEPROM20dは、電気的に消去処理及び書込み処理が可能にされ、個人を特定するために用いられるID(Identification)情報や認証証明書などのデータを格納する領域として用いられる。EEPRPM20dに代えてフラッシュメモリあるいは強誘電体メモリなどを採用しても良い。ICカードマイコン回路は外部とのインタフェースに外部端子を用いる接触インタフェースをサポートする。   The EEPROM 20d is electrically erasable and writable, and is used as an area for storing data such as ID (Identification) information and an authentication certificate used to identify an individual. A flash memory or a ferroelectric memory may be employed instead of the EEPROM 20d. The IC card microcomputer circuit supports a contact interface that uses an external terminal to interface with the outside.

次に、コントローラチップ22の主面には、例えばインタフェースコントローラ回路が形成されている。インタフェースコントローラ回路は、外部からの指示に従った制御態様、あるいは内部であらかじめ決定された設定に従って外部インタフェース動作とメモリインタフェース動作を制御する機能を有している。インタフェースコントローラ回路の機能は、外部接続端子を介して外部とやりとりするコマンドやバスの状態に応ずるメモリカードインタフェース制御態様の認識を行なう。また、認識したメモリカードインタフェース制御態様に応ずるバス幅の切替え、認識したメモリカードインタフェース制御態様に応ずるデータフォーマット変換も行なう。さらに、パワーオンリセット機能、ICカードチップ20内のICカードマイコン回路とのインタフェース制御、不揮発性メモリチップ21内のメモリ回路とのインタフェース制御、及び電源電圧変換等を行なう。また、これらの動作は、使用目的に応じてそれらの全て、または一部を行っても良い。   Next, for example, an interface controller circuit is formed on the main surface of the controller chip 22. The interface controller circuit has a function of controlling the external interface operation and the memory interface operation in accordance with a control mode according to an instruction from the outside or a setting determined in advance inside. The function of the interface controller circuit recognizes a memory card interface control mode corresponding to a command exchanged with the outside via an external connection terminal or a bus state. Also, the bus width is switched according to the recognized memory card interface control mode, and the data format is converted according to the recognized memory card interface control mode. Further, a power-on reset function, interface control with the IC card microcomputer circuit in the IC card chip 20, interface control with the memory circuit in the nonvolatile memory chip 21, power supply voltage conversion, and the like are performed. These operations may be performed in whole or in part depending on the purpose of use.

図17はインタフェースコントローラ回路22の一例を示している。なお、図17中のメモリ回路21aは、不揮発性メモリチップ21に形成されたメモリ回路を示している。   FIG. 17 shows an example of the interface controller circuit 22. Note that the memory circuit 21 a in FIG. 17 is a memory circuit formed in the nonvolatile memory chip 21.

インタフェースコントローラ回路22は、ホストインタフェース回路22a、マイクロコンピュータ22b、フラッシュコントローラ22c、バッファコントローラ22d、バッファメモリ22eおよびICカード用インタフェース回路22fを有している。バッファメモリ22eはDRAMまたはSRAM等から成る。ICカード用インタフェース回路22fにはICカードマイコン回路20が電気的に接続される。マイクロコンピュータ22bはCPU(中央処理装置)22b1、CPU22b1の動作プログラムを保有するプログラムメモリ(PGM)22b2およびCPU22b1のワーク領域に利用されるワークメモリ(WRAM)22b3等を有している。   The interface controller circuit 22 includes a host interface circuit 22a, a microcomputer 22b, a flash controller 22c, a buffer controller 22d, a buffer memory 22e, and an IC card interface circuit 22f. The buffer memory 22e is composed of DRAM or SRAM. The IC card microcomputer circuit 20 is electrically connected to the IC card interface circuit 22f. The microcomputer 22b has a CPU (central processing unit) 22b1, a program memory (PGM) 22b2 that holds an operation program of the CPU 22b1, a work memory (WRAM) 22b3 used for a work area of the CPU 22b1, and the like.

ホストインタフェース回路22aは、メモリカードイニシャライズコマンドの発行等を検出すると、割込みによってマイクロコンピュータ22bに対応するインタフェース制御態様の制御プログラムを実行可能にする。マイクロコンピュータ22bはその制御プログラムを実行する事によってホストインタフェース回路22aによる外部インタフェース動作を制御する。また、フラッシュコントローラ22cによるメモリ回路21aに対するアクセス(書き込み、消去および読み出し動作)とデータ管理を制御し、バッファコントローラ22dによるメモリカード固有のデータフォーマットとメモリに対する共通のデータフォーマットとの間のフォーマット変換を制御する。バッファメモリ22eには、メモリ回路21aから読み出されたデータまたはメモリ回路21aに書き込まれるデータが一時的に保持される。フラッシュコントローラ22cはメモリ回路21aをハードディスク互換のファイルメモリとして動作させ、データをセクタ単位で管理することもできる。なお、フラッシュコントローラ22cは図示を省略するECC回路を備え、メモリ回路21aへのデータ格納に際してECCコードを付加し、読み出しデータに対してECCコードによるエラー検出・訂正処理を行う。また、使用目的に応じてICカード用のインタフェース22fを省略することも可能である。   When the host interface circuit 22a detects the issuance of a memory card initialization command or the like, the host interface circuit 22a makes it possible to execute an interface control mode control program corresponding to the microcomputer 22b by an interrupt. The microcomputer 22b controls the external interface operation by the host interface circuit 22a by executing the control program. The flash controller 22c controls access (write, erase, and read operations) to the memory circuit 21a and data management, and the buffer controller 22d performs format conversion between the data format specific to the memory card and the common data format for the memory. Control. The buffer memory 22e temporarily holds data read from the memory circuit 21a or data written to the memory circuit 21a. The flash controller 22c can also operate the memory circuit 21a as a hard disk compatible file memory and manage data in units of sectors. The flash controller 22c includes an ECC circuit (not shown), adds an ECC code when storing data in the memory circuit 21a, and performs error detection / correction processing on the read data using the ECC code. Further, the IC card interface 22f can be omitted depending on the purpose of use.

次に、本実施の形態における変形例について説明する。   Next, a modification of the present embodiment will be described.

図18は、個片化されたモジュール基板1とテープ基板13との接続方法を変えた例について説明した図である。図9では、モジュール基板1に設けられた保持部7をテープ基板13に設けられた保持部14の上部に接続している例を示している。これに対し、図18では、モジュール基板1に設けられた保持部7をテープ基板13に設けられた保持部14で覆うように接続している。このように接続することで、モジュール基板1に搭載されたICカードチップを樹脂封止する際、樹脂を流入するランナ/ゲートをテープ基板13に沿った水平方向に形成することができる。テープ基板13は、例えば、ステンレスのような金属材料から形成されているので、加工精度がよく、このテープ基板13上にランナ/ゲートを形成しても樹脂漏れを防止することができるからである。なお、モジュール基板1に形成されている保持部7は、例えば樹脂から形成されているので、その厚さのばらつきは大きくなる。このため、樹脂封止する際は、保持部7の裏面側から厚みのばらつきを吸収する可動プレートで抑えて樹脂漏れを防止する必要がある。   FIG. 18 is a diagram illustrating an example in which the method of connecting the separated module substrate 1 and the tape substrate 13 is changed. FIG. 9 shows an example in which the holding unit 7 provided on the module substrate 1 is connected to the upper part of the holding unit 14 provided on the tape substrate 13. On the other hand, in FIG. 18, the holding unit 7 provided on the module substrate 1 is connected so as to be covered with the holding unit 14 provided on the tape substrate 13. By connecting in this way, when the IC card chip mounted on the module substrate 1 is resin-sealed, the runner / gate into which the resin flows can be formed in the horizontal direction along the tape substrate 13. This is because the tape substrate 13 is made of, for example, a metal material such as stainless steel, so that the processing accuracy is good, and even if a runner / gate is formed on the tape substrate 13, resin leakage can be prevented. . In addition, since the holding | maintenance part 7 formed in the module board | substrate 1 is formed, for example from resin, the dispersion | variation in the thickness becomes large. For this reason, when resin sealing is performed, it is necessary to prevent resin leakage by suppressing with a movable plate that absorbs variation in thickness from the back side of the holding portion 7.

図19は、個片化されたモジュール基板1に設けられている保持部7の形状をT字形状にした例について説明した図である。図19に示すように、T字形状にした保持部7に貫通孔26を設け、この貫通孔26に接続部材27を通すことにより、個々のモジュール基板1を接続している。このように構成しても、モジュール基板1を一体化することができる。図19に示した構成によれば、保持部7自体が一体化するテープ基板としての役割を有するので、新たにテープ基板を用意する必要がない利点がある。接続部材27は、例えば金属材料から構成することができる。また、保持部7には前述の貫通孔26の他に搬送用の孔26aが設けられている。   FIG. 19 is a diagram illustrating an example in which the shape of the holding portion 7 provided on the separated module substrate 1 is a T-shape. As shown in FIG. 19, through holes 26 are provided in the T-shaped holding portion 7, and individual module substrates 1 are connected by passing connection members 27 through the through holes 26. Even if comprised in this way, the module board | substrate 1 can be integrated. The configuration shown in FIG. 19 has an advantage that it is not necessary to prepare a new tape substrate since the holding unit 7 itself has a role as a tape substrate to be integrated. The connection member 27 can be made of, for example, a metal material. In addition to the through hole 26 described above, the holding portion 7 is provided with a transport hole 26a.

図20は、図19のA−A線で切断した断面を示した断面図である。図20に示すように、保持部7に設けられた貫通孔26に接続部材27が挿入されてかしめられていることがわかる。このように貫通孔26を設けた保持部7を接続部材27で接続する方法について図21を参照しながら説明する。図21(a)に示すように、それぞれ異なる保持部7に形成された貫通孔26にコの字形状をした接続部材27を挿入する。そして、図21(b)に示すように、挿入した接続部材27の上部を折り曲げることにより、接続部材27をかしめる。このようにして、T字形状をした保持部7を用いて複数のモジュール基板を接続することができる。   20 is a cross-sectional view showing a cross section taken along line AA of FIG. As shown in FIG. 20, it can be seen that the connecting member 27 is inserted and caulked into the through hole 26 provided in the holding portion 7. A method of connecting the holding portion 7 provided with the through hole 26 with the connecting member 27 will be described with reference to FIG. As shown in FIG. 21A, a U-shaped connecting member 27 is inserted into the through hole 26 formed in each different holding portion 7. Then, as shown in FIG. 21 (b), the connection member 27 is caulked by bending the upper portion of the inserted connection member 27. In this way, a plurality of module substrates can be connected using the T-shaped holding portion 7.

図22は、テープ基板13の保持部14に段差(オフセット)28を設けた例を示した図である。図22に示すように、保持部14に段差28を設けることにより、モジュール基板の保持部とテープ基板13の保持部14とを接続する際、段差28が、モジュール基板の保持部の厚さを吸収できるので、モジュール基板の表面とテープ基板13の高さを揃えることができる。   FIG. 22 is a view showing an example in which a step (offset) 28 is provided in the holding portion 14 of the tape substrate 13. As shown in FIG. 22, when the holding portion 14 is provided with a step 28, the step 28 increases the thickness of the holding portion of the module substrate when the holding portion of the module substrate and the holding portion 14 of the tape substrate 13 are connected. Since absorption is possible, the surface of the module substrate and the height of the tape substrate 13 can be made uniform.

図23は、モジュール基板1の保持部7とテープ基板13の保持部14との他の接続方法を示した図である。図23に示すように、モジュール基板1に設けられている保持部7に貫通孔29が設けられている。そして、この貫通孔29に突起状の保持部14を挿入し、折り曲げることによって保持部7と保持部14が接続されている。このように構成することによっても、複数のモジュール基板1をテープ基板13に接続することができる。   FIG. 23 is a diagram illustrating another connection method between the holding unit 7 of the module substrate 1 and the holding unit 14 of the tape substrate 13. As shown in FIG. 23, a through hole 29 is provided in the holding portion 7 provided in the module substrate 1. Then, the holding portion 14 and the holding portion 14 are connected by inserting and bending the protruding holding portion 14 into the through hole 29. Also with this configuration, the plurality of module substrates 1 can be connected to the tape substrate 13.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

前記実施の形態では、別会社における不揮発性メモリの製造ラインとICカードの製造ラインとを使用する例について説明したが、例えば同じ会社内の不揮発性メモリの製造ラインとICカードの製造ラインとを使用する場合にも適用することができる。   In the above embodiment, an example of using a non-volatile memory production line and an IC card production line in another company has been described. For example, a non-volatile memory production line and an IC card production line in the same company It can also be applied when used.

本発明は、不揮発性メモリチップを搭載したICカードを製造する製造業に幅広く利用することができる。
The present invention can be widely used in the manufacturing industry for manufacturing IC cards equipped with a nonvolatile memory chip.

Claims (30)

(a)複数のモジュール基板を一体化した配線基板を用意する工程と、
(b)個々の前記モジュール基板上に半導体チップを搭載する工程と、
(c)前記モジュール基板と前記半導体チップとを電気接続する工程と、
(d)前記配線基板から個々の前記モジュール基板を個片化する工程とを備え、
前記(d)工程は、前記モジュール基板から突出した保持部も含めて個片化することを特徴とする半導体装置の製造方法。
(A) preparing a wiring board in which a plurality of module boards are integrated;
(B) mounting a semiconductor chip on each of the module substrates;
(C) electrically connecting the module substrate and the semiconductor chip;
(D) comprising the step of separating individual module boards from the wiring board,
In the step (d), the semiconductor device manufacturing method is characterized by including the holding portion protruding from the module substrate.
さらに、前記半導体チップを封止する工程を備えることを特徴とする請求項1記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, further comprising a step of sealing the semiconductor chip. さらに、個片化した前記モジュール基板に搭載されている前記半導体チップの電気的特性検査を実施する工程を備えることを特徴とする請求項1記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, further comprising a step of performing an electrical characteristic inspection of the semiconductor chip mounted on the module substrate that has been separated. さらに、個片化した前記モジュール基板にある前記保持部を使用して、複数の前記モジュール基板をテープ基板に接続する工程を備えることを特徴とする請求項1記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, further comprising a step of connecting the plurality of module substrates to a tape substrate using the holding portion on the module substrate separated into pieces. 前記テープ基板は、フープ材をパンチングして前記モジュール基板の搭載領域に空間を設けていることを特徴とする請求項4記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 4, wherein the tape substrate is formed by punching a hoop material to provide a space in a mounting region of the module substrate. 前記テープ基板は、ICカードの製造工程で使用されるものであることを特徴とする請求項4記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 4, wherein the tape substrate is used in an IC card manufacturing process. 前記テープ基板は、耐熱性を有することを特徴とする請求項4記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 4, wherein the tape substrate has heat resistance. 前記モジュール基板と前記テープ基板とは機械的に接続されていることを特徴とする請求項4記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 4, wherein the module substrate and the tape substrate are mechanically connected. 前記モジュール基板と前記テープ基板とは接着剤または融着によって接続されていることを特徴とする請求項4記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 4, wherein the module substrate and the tape substrate are connected by an adhesive or fusion. 前記テープ基板は、金属から構成されていることを特徴とする請求項4記載の半導体装置の製造方法。   5. The method for manufacturing a semiconductor device according to claim 4, wherein the tape substrate is made of metal. 前記テープ基板は、樹脂シートから構成されていることを特徴とする請求項4記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 4, wherein the tape substrate is made of a resin sheet. 前記テープ基板は、耐熱性の紙または不繊布から構成されていることを特徴とする請求項4記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 4, wherein the tape substrate is made of heat-resistant paper or non-woven cloth. 前記半導体チップは、不揮発メモリチップと前記不揮発性メモリチップを制御するコントローラチップとを搭載したものであることを特徴とする請求項1記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor chip includes a nonvolatile memory chip and a controller chip that controls the nonvolatile memory chip. 前記モジュール基板を部分的に封止していることを特徴とする請求項2記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 2, wherein the module substrate is partially sealed. 前記半導体チップは、前記モジュール基板の片側によった位置に搭載されることを特徴とする請求項1記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor chip is mounted at a position according to one side of the module substrate. 前記モジュール基板にある一つの角部は面取りが施されており、前記半導体チップは、前記モジュール基板の中心に対して面取りされている前記角部がある領域とは反対側の領域に搭載されることを特徴とする請求項1記載の半導体装置の製造方法。   One corner of the module substrate is chamfered, and the semiconductor chip is mounted in a region opposite to the region where the corner is chamfered with respect to the center of the module substrate. The method of manufacturing a semiconductor device according to claim 1. 前記モジュール基板には、前記半導体チップとは異なるICカードチップを搭載する領域が確保されていることを特徴とする請求項1記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein an area for mounting an IC card chip different from the semiconductor chip is secured on the module substrate. 前記モジュール基板には、前記ICカードチップ搭載用のパターンが形成されていることを特徴とする請求項17記載の半導体装置の製造方法。   18. The method of manufacturing a semiconductor device according to claim 17, wherein a pattern for mounting the IC card chip is formed on the module substrate. 前記保持部には、導体パターンが形成されていることを特徴とする請求項1記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein a conductor pattern is formed in the holding portion. 前記導体パターンは、金膜より形成されていることを特徴とする請求項19記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 19, wherein the conductor pattern is formed of a gold film. 複数の前記モジュール基板を前記テープ基板に接続した状態で、前記モジュール基板に前記半導体チップとは異なるICカードチップを搭載する工程を備えることを特徴とする請求項4記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 4, further comprising a step of mounting an IC card chip different from the semiconductor chip on the module substrate in a state where a plurality of the module substrates are connected to the tape substrate. 前記ICカードチップを樹脂で封止する工程を備えることを特徴とする請求項21記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 21, further comprising a step of sealing the IC card chip with a resin. 前記モジュール基板と前記保持部との間を切断して前記モジュール基板を個片化する工程を備えることを特徴とする請求項22記載の半導体装置の製造方法。   23. The method of manufacturing a semiconductor device according to claim 22, further comprising a step of cutting the module substrate and the holding portion to separate the module substrate. 前記モジュール基板と前記保持部との切断には、金型を用いた方式、ウォータジェット方式あるいはダイアモンドソーを用いた切断方式を使用することを特徴とする請求項23記載の半導体装置の製造方法。   24. The method of manufacturing a semiconductor device according to claim 23, wherein a cutting method using a mold, a water jet method, or a cutting method using a diamond saw is used for cutting the module substrate and the holding portion. (a)モジュール基板と、
(b)前記モジュール基板上に搭載された半導体チップと、
(c)前記モジュール基板から突出した保持部とを備えることを特徴とする半導体装置。
(A) a module substrate;
(B) a semiconductor chip mounted on the module substrate;
(C) A semiconductor device comprising: a holding portion protruding from the module substrate.
前記半導体チップは封止されていることを特徴とする請求項25記載の半導体装置。   26. The semiconductor device according to claim 25, wherein the semiconductor chip is sealed. 前記半導体チップは、不揮発性メモリチップと前記不揮発性メモリチップを制御するコントローラチップを搭載したものであることを特徴とする請求項26記載の半導体装置。   27. The semiconductor device according to claim 26, wherein the semiconductor chip includes a nonvolatile memory chip and a controller chip that controls the nonvolatile memory chip. 前記保持部には、貫通孔が形成されていることを特徴とする請求項25記載の半導体装置。   26. The semiconductor device according to claim 25, wherein a through hole is formed in the holding portion. 前記保持部は、T字形状をしていることを特徴とする請求項28記載の半導体装置。   30. The semiconductor device according to claim 28, wherein the holding portion has a T shape. 前記半導体装置は更に、
(d)前記半導体チップが搭載された領域とは異なる領域の前記モジュール基板上に搭載されたICチップを備えることを特徴とする請求項25記載の半導体装置。
The semiconductor device further includes
26. The semiconductor device according to claim 25, further comprising an IC chip mounted on the module substrate in a region different from a region where the semiconductor chip is mounted.
JP2007525462A 2005-07-19 2005-07-19 Semiconductor device and manufacturing method thereof Pending JPWO2007010595A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/013238 WO2007010595A1 (en) 2005-07-19 2005-07-19 Semiconductor device and method for manufacturing same

Publications (1)

Publication Number Publication Date
JPWO2007010595A1 true JPWO2007010595A1 (en) 2009-01-29

Family

ID=37668484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007525462A Pending JPWO2007010595A1 (en) 2005-07-19 2005-07-19 Semiconductor device and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JPWO2007010595A1 (en)
WO (1) WO2007010595A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9844151B2 (en) * 2013-09-20 2017-12-12 Ibiden Co., Ltd. Method for manufacturing combined wiring board

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2400500A1 (en) * 2009-02-23 2011-12-28 Sony Corporation Memory device
AT12323U1 (en) * 2009-03-09 2012-03-15 Austria Tech & System Tech METHOD AND SYSTEM FOR CONNECTING A MULTIPLE OF PCB WITH AT LEAST ONE FRAME OR BIN. BEARING ELEMENT AND CONDUCTOR PLATE AND FRAME OR BZW. SUPPORT ELEMENT

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098060A (en) * 1996-09-21 1998-04-14 Rohm Co Ltd Method for manufacturing electronic component and inspecting method for it
JPH11307679A (en) * 1998-04-20 1999-11-05 Nec Saitama Ltd Ball grid array-type package
JP2001210750A (en) * 2000-01-27 2001-08-03 Nec Corp Semiconductor device
JP2005122657A (en) * 2003-10-20 2005-05-12 Renesas Technology Corp Ic card

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138307A (en) * 1998-10-29 2000-05-16 Hitachi Cable Ltd Intermediate product for semiconductor device
JP4470238B2 (en) * 1999-07-26 2010-06-02 Dic株式会社 Liquid crystal display element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098060A (en) * 1996-09-21 1998-04-14 Rohm Co Ltd Method for manufacturing electronic component and inspecting method for it
JPH11307679A (en) * 1998-04-20 1999-11-05 Nec Saitama Ltd Ball grid array-type package
JP2001210750A (en) * 2000-01-27 2001-08-03 Nec Corp Semiconductor device
JP2005122657A (en) * 2003-10-20 2005-05-12 Renesas Technology Corp Ic card

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9844151B2 (en) * 2013-09-20 2017-12-12 Ibiden Co., Ltd. Method for manufacturing combined wiring board

Also Published As

Publication number Publication date
WO2007010595A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
KR101010789B1 (en) Multi-function card device
US8319352B2 (en) Semiconductor device
CN1595442B (en) Memory card
US6651149B1 (en) Data storage medium with certification data
US7389937B2 (en) Card-shaped memory device incorporating IC card function
US7352588B2 (en) Semiconductor device and a method for manufacturing the same
US20070125866A1 (en) Ic card and a method of manufacturing the same
US20070158440A1 (en) Semiconductor device
CN101512559A (en) IC card and IC card socket
TW200413928A (en) Universal non-volatile memory card used with various different standard cards containing a memory controller
US20100257313A1 (en) Semiconductor device
JPWO2006098145A1 (en) IC card and manufacturing method thereof
JPWO2007010595A1 (en) Semiconductor device and manufacturing method thereof
JP2000172821A (en) Semiconductor device, data storage medium, data recorder, data reading-out device, and manufacture of semiconductor device
JP4680259B2 (en) Semiconductor device
JP2007005443A (en) Semiconductor device and its manufacturing method
JP2005202719A (en) Ic card capable of erasing specific information after passage of prescribed time
JP2011175549A (en) Ic module, and ic card with the same
KR20070006745A (en) Process for producing ic card and ic card
JP4906135B2 (en) Memory card
JP2004062568A (en) Combination ic card
JPS61201388A (en) Ic card

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110222