JPS637520B2 - - Google Patents
Info
- Publication number
- JPS637520B2 JPS637520B2 JP11243380A JP11243380A JPS637520B2 JP S637520 B2 JPS637520 B2 JP S637520B2 JP 11243380 A JP11243380 A JP 11243380A JP 11243380 A JP11243380 A JP 11243380A JP S637520 B2 JPS637520 B2 JP S637520B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- time
- audio signal
- switch
- highway
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005236 sound signal Effects 0.000 claims description 52
- 230000015654 memory Effects 0.000 claims description 50
- 238000006243 chemical reaction Methods 0.000 claims description 48
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は自動交換機のデイジタル時分割通話路
の時分割スイツチに関する。
の時分割スイツチに関する。
従来、デイジタル時分割通話路を有する自動交
換機では、ハイウエイにおけるそれぞれのチヤネ
ルはそれぞれ加入者電話機からの音声信号に対応
するデイジタル信号から構成され、そのハイウエ
イは音声信号交換用の通話路メモリと交換保持メ
モリとから構成されていた。従つて、データの交
換を行なう場合には、音声信号交換用の通話路メ
モリと交換保持メモリとを用いて、データの交換
が行なわれていた。このように、同一のチヤネル
において、音声信号とデータとを交換することは
不可能であるという欠点があつた。
換機では、ハイウエイにおけるそれぞれのチヤネ
ルはそれぞれ加入者電話機からの音声信号に対応
するデイジタル信号から構成され、そのハイウエ
イは音声信号交換用の通話路メモリと交換保持メ
モリとから構成されていた。従つて、データの交
換を行なう場合には、音声信号交換用の通話路メ
モリと交換保持メモリとを用いて、データの交換
が行なわれていた。このように、同一のチヤネル
において、音声信号とデータとを交換することは
不可能であるという欠点があつた。
本発明の目的は、上記欠点を除去すること、す
なわち、同一のチヤネルに混存する音声信号とデ
ータとを同時に、かつ互いに独立に交換処理し、
それぞれ相異なる端末装置に伝達することを可能
にする時分割スイツチを提供することにある。
なわち、同一のチヤネルに混存する音声信号とデ
ータとを同時に、かつ互いに独立に交換処理し、
それぞれ相異なる端末装置に伝達することを可能
にする時分割スイツチを提供することにある。
本発明の時分割スイツチは、時間スイツチまた
は空間スイツチを有し、音声信号とデータとから
構成されるハイウエイにおけるチヤネルの情報を
時分割交換する自動交換機のデイジタル時分割通
話路の時分割スイツチにおいて、時間スイツチに
は音声信号のタイムスロツトの入替えを制御する
音声信号位相変換保持メモリとデータのタイムス
ロツトの入替えを制御するデータ位相変換保持メ
モリとを設け、空間スイツチには音声信号のハイ
ウエイの入替えを制御する音声信号ハイウエイ変
換保持メモリとデータのハイウエイの入替えを制
御するデータハイウエイ変換保持メモリとを設
け、チヤネルの情報のうちの音声信号はこの音声
信号位相変換保持メモリと音声信号ハイウエイ変
換保持メモリとの制御により時分割交換し、デー
タはこのデータ位相変換保持メモリとデータハイ
ウエイ変換保持メモリとの制御により時分割交換
することによつて、チヤネルの情報を構成する音
声信号とデータとをそれぞれ互いに独立に時分割
交換することにより、あるひとつの端末装置から
送出され同一のチヤネルに混存する音声信号とデ
ータとを同時にそれぞれ相異なる端末装置へ伝達
することを特徴とする。
は空間スイツチを有し、音声信号とデータとから
構成されるハイウエイにおけるチヤネルの情報を
時分割交換する自動交換機のデイジタル時分割通
話路の時分割スイツチにおいて、時間スイツチに
は音声信号のタイムスロツトの入替えを制御する
音声信号位相変換保持メモリとデータのタイムス
ロツトの入替えを制御するデータ位相変換保持メ
モリとを設け、空間スイツチには音声信号のハイ
ウエイの入替えを制御する音声信号ハイウエイ変
換保持メモリとデータのハイウエイの入替えを制
御するデータハイウエイ変換保持メモリとを設
け、チヤネルの情報のうちの音声信号はこの音声
信号位相変換保持メモリと音声信号ハイウエイ変
換保持メモリとの制御により時分割交換し、デー
タはこのデータ位相変換保持メモリとデータハイ
ウエイ変換保持メモリとの制御により時分割交換
することによつて、チヤネルの情報を構成する音
声信号とデータとをそれぞれ互いに独立に時分割
交換することにより、あるひとつの端末装置から
送出され同一のチヤネルに混存する音声信号とデ
ータとを同時にそれぞれ相異なる端末装置へ伝達
することを特徴とする。
次に本発明の実施例について図面を用いて説明
する。
する。
第１図は本実施例のチヤネルの情報を構成する
音声信号およびデータの配列図である。第１図を
参照すると、Ｎビツトのチヤネルの情報はｎビツ
トの音声信号とｍビツトのデータとから構成され
る（なお、ここにおいて、Ｎ＝ｍ＋ｎである。）。
音声信号およびデータの配列図である。第１図を
参照すると、Ｎビツトのチヤネルの情報はｎビツ
トの音声信号とｍビツトのデータとから構成され
る（なお、ここにおいて、Ｎ＝ｍ＋ｎである。）。
第２図、第３図および第４図は本実施例の時間
−空間−時間スイツチ構成の時分割スイツチのブ
ロツク図で、この時分割スイツチはハイウエイ１
〜ｌのｌ個のハイウエイから構成される。第２
図、第３図および第４図を参照すると、ハイウエ
イ１において、時分割多重リンク７１を介して送
られてきたそれぞれのタイムスロツトを占有する
チヤネルの情報はそれぞれｎビツトの音声信号と
ｍビツトのデータとから構成されるＮビツト（Ｎ
＝ｍ＋ｎ）の直列信号であり、直列並列変換回路
８１によりＮビツトの並列信号に変換される。こ
のＮビツトの並列信号のうち、音声信号のｎビツ
トはアドレス選択回路４１により選択されたアド
レス情報に従つて音声信号メモリ９１に書込ま
れ、データのｍビツトはアドレス選択回路６１に
より選択されたアドレス情報に従つてデータメモ
リ１０１に書込まれる。これらのアドレス選択回
路４１，６１には連続アドレス発生回路２１の出
力信号が入力され、音声信号メモリ９１の書込み
サイクルとデータメモリ１０１の書込みサイクル
とにおいては、それぞれアドレス選択回路４１，
６１によつて連続アドレス発生回路２１の出力信
号が選択される。
−空間−時間スイツチ構成の時分割スイツチのブ
ロツク図で、この時分割スイツチはハイウエイ１
〜ｌのｌ個のハイウエイから構成される。第２
図、第３図および第４図を参照すると、ハイウエ
イ１において、時分割多重リンク７１を介して送
られてきたそれぞれのタイムスロツトを占有する
チヤネルの情報はそれぞれｎビツトの音声信号と
ｍビツトのデータとから構成されるＮビツト（Ｎ
＝ｍ＋ｎ）の直列信号であり、直列並列変換回路
８１によりＮビツトの並列信号に変換される。こ
のＮビツトの並列信号のうち、音声信号のｎビツ
トはアドレス選択回路４１により選択されたアド
レス情報に従つて音声信号メモリ９１に書込ま
れ、データのｍビツトはアドレス選択回路６１に
より選択されたアドレス情報に従つてデータメモ
リ１０１に書込まれる。これらのアドレス選択回
路４１，６１には連続アドレス発生回路２１の出
力信号が入力され、音声信号メモリ９１の書込み
サイクルとデータメモリ１０１の書込みサイクル
とにおいては、それぞれアドレス選択回路４１，
６１によつて連続アドレス発生回路２１の出力信
号が選択される。
この音声信号メモリ９１に書込まれた音声信号
は、予め時分割スイツチ制御部１０により、制御
情報信号線２０を介して音声信号位相変換保持メ
モリ３１に書込まれた情報（以下「音声信号位相
変換情報」という。）に従い任意のタイムスロツ
トに読出される。また、データメモリ１０１に書
込まれたデータは、予め時分割スイツト制御部１
０により、データ位相変換保持メモリ５１に書込
まれた情報（以下「データ位相変換情報」とい
う。）に従い任意のタイムスロツトに読出される。
ただし、音声信号メモリ９１の読出しサイクルと
データメモリ１０１の読出しサイクルとにおいて
は、音声信号位相変換保持メモリ３１の出力信号
とデータ位相変換保持メモリ５１の出力信号とが
アドレス選択回路４１，６１によりそれぞれ選択
される。また、音声信号位相変換保持メモリ３１
への音声信号位相変換情報の書込みとデータ位相
変換保持メモリ５１へのデータ位相変換情報の書
込みとは独立に行なうことが可能であり、空間ス
イツチ回路１５１に入力するハイウエイのうちハ
イウエイ１に出力すべきデータの存在するハイウ
エイの情報（以下「データハイウエイ変換情報」
という。）は、予め時分割スイツチ制御部１０に
より、データハイウエイ変換保持メモリ１４１に
書込まれており、空間スイツチ回路１５１に送ら
れ、また、同様に、空間スイツチ回路１５１に入
力するハイウエイのうちハイウエイ１に出力すべ
き音声信号の存在するハイウエイの情報（以下
「音声信号ハイウエイ変換情報」という。）は、予
め時分割スイツチ制御部１０により、音声信号ハ
イウエイ変換保持メモリ１３１に書込まれてお
り、空間スイツチ回路１５１に送られる。ただ
し、それぞれのタイムスロツトのうち、音声信号
の占有する時間においては、空間スイツチ回路１
５１には音声信号ハイウエイ変換保持メモリの出
力信号が入力され、データの占有する時間におい
ては、空間スイツチ回路１５１にはデータハイウ
エイ変換保持メモリの出力信号が入力され、かつ
音声信号ハイウエイ変換情報とデータハイウエイ
変換情報とは独立であるので、同一のタイムスロ
ツトにおける音声信号とデータとは独立にハイウ
エイを選択することができる。ハイウエイｉ（ｉ
＝２，………，ｌ）についても同様である。
は、予め時分割スイツチ制御部１０により、制御
情報信号線２０を介して音声信号位相変換保持メ
モリ３１に書込まれた情報（以下「音声信号位相
変換情報」という。）に従い任意のタイムスロツ
トに読出される。また、データメモリ１０１に書
込まれたデータは、予め時分割スイツト制御部１
０により、データ位相変換保持メモリ５１に書込
まれた情報（以下「データ位相変換情報」とい
う。）に従い任意のタイムスロツトに読出される。
ただし、音声信号メモリ９１の読出しサイクルと
データメモリ１０１の読出しサイクルとにおいて
は、音声信号位相変換保持メモリ３１の出力信号
とデータ位相変換保持メモリ５１の出力信号とが
アドレス選択回路４１，６１によりそれぞれ選択
される。また、音声信号位相変換保持メモリ３１
への音声信号位相変換情報の書込みとデータ位相
変換保持メモリ５１へのデータ位相変換情報の書
込みとは独立に行なうことが可能であり、空間ス
イツチ回路１５１に入力するハイウエイのうちハ
イウエイ１に出力すべきデータの存在するハイウ
エイの情報（以下「データハイウエイ変換情報」
という。）は、予め時分割スイツチ制御部１０に
より、データハイウエイ変換保持メモリ１４１に
書込まれており、空間スイツチ回路１５１に送ら
れ、また、同様に、空間スイツチ回路１５１に入
力するハイウエイのうちハイウエイ１に出力すべ
き音声信号の存在するハイウエイの情報（以下
「音声信号ハイウエイ変換情報」という。）は、予
め時分割スイツチ制御部１０により、音声信号ハ
イウエイ変換保持メモリ１３１に書込まれてお
り、空間スイツチ回路１５１に送られる。ただ
し、それぞれのタイムスロツトのうち、音声信号
の占有する時間においては、空間スイツチ回路１
５１には音声信号ハイウエイ変換保持メモリの出
力信号が入力され、データの占有する時間におい
ては、空間スイツチ回路１５１にはデータハイウ
エイ変換保持メモリの出力信号が入力され、かつ
音声信号ハイウエイ変換情報とデータハイウエイ
変換情報とは独立であるので、同一のタイムスロ
ツトにおける音声信号とデータとは独立にハイウ
エイを選択することができる。ハイウエイｉ（ｉ
＝２，………，ｌ）についても同様である。
さらに、第４図に示す３段目の時間スイツチ２
８１〜２８ｌにおいても、１段目の時間スイツチ
におけるタイムスロツトの入替えの場合と同様の
手段によつて、音声信号とデータとを互いに独立
に時分割交換することができる。なお、第４図に
おいて、１７１〜１７ｌは連続アドレス発生回
路、１８１〜１８ｌは音声信号位相変換保持メモ
リ、１９１〜１９ｌはアドレス選択回路、２０１
〜２０ｌはデータ位相変換保持メモリ、２１１〜
２１ｌはアドレス選択回路、２２１〜２２ｌは直
列並列変換回路、２３１〜２３ｌは音声信号メモ
リ、２４１〜２４ｌはデータメモリ、２５１〜２
５ｌは並列直列変換回路である。
８１〜２８ｌにおいても、１段目の時間スイツチ
におけるタイムスロツトの入替えの場合と同様の
手段によつて、音声信号とデータとを互いに独立
に時分割交換することができる。なお、第４図に
おいて、１７１〜１７ｌは連続アドレス発生回
路、１８１〜１８ｌは音声信号位相変換保持メモ
リ、１９１〜１９ｌはアドレス選択回路、２０１
〜２０ｌはデータ位相変換保持メモリ、２１１〜
２１ｌはアドレス選択回路、２２１〜２２ｌは直
列並列変換回路、２３１〜２３ｌは音声信号メモ
リ、２４１〜２４ｌはデータメモリ、２５１〜２
５ｌは並列直列変換回路である。
以上の説明から明らかなように、本発明の時分
割スイツチを設けることによつて、音声信号とデ
ータとを独立に交換処理し、同一のチヤネルに混
在する音声信号とデータとを同時にそれぞれ相異
なる端末装置に伝達することが可能になる。
割スイツチを設けることによつて、音声信号とデ
ータとを独立に交換処理し、同一のチヤネルに混
在する音声信号とデータとを同時にそれぞれ相異
なる端末装置に伝達することが可能になる。
第１図は本発明の実施例のチヤネルの情報を構
成する音声信号およびデータの配列図、第２図、
第３図および第４図は本発明の実施例の時間−空
間−時間スイツチ構成の時分割スイツチのブロツ
ク図で、第２図はハイウエイの１段目の時間スイ
ツチのブロツク図、第３図はハイウエイの２段目
の空間スイツチのブロツク図、第４図はハイウエ
イの３段目の時間スイツチのブロツク図である。 １０……時分割スイツチ制御部、２０……制御
情報信号線、２１〜２ｌ，１７１〜１７ｌ……連
続アドレス発生回路、３１〜３ｌ，１８１〜１８
ｌ……音声信号位相変換保持メモリ、４１〜４
ｌ，６１〜６ｌ，１９１〜１９ｌ，２１１〜２１
ｌ……アドレス選択回路、５１〜５ｌ，２０１〜
２０ｌ……データ位相変換保持メモリ、７１〜７
ｌ，１２１〜１２１，１６１〜１６ｌ……時分割
多重リンク、８１〜８ｌ，２２１〜２２ｌ……直
列並列変換回路、９１〜９ｌ，２３１〜２３ｌ…
…音声信号メモリ、１０１〜１０ｌ，２４１〜２
４ｌ……データメモリ、１１１〜１１ｌ，２５１
〜２５ｌ……並列直列変換回路、１３１〜１３ｌ
……音声信号ハイウエイ変換保持メモリ、１４１
〜１４ｌ……データハイウエイ変換保持メモリ、
１５１〜１５ｌ……空間スイツチ回路、２６１〜
２６ｌ……ハイウエイ１〜ｌの１段目の時間スイ
ツチ、２７１〜２７ｌ……ハイウエイ１〜ｌの２
段目の空間スイツチ、２８１〜２８ｌ……ハイウ
エイ１〜ｌの３段目の時間スイツチ。
成する音声信号およびデータの配列図、第２図、
第３図および第４図は本発明の実施例の時間−空
間−時間スイツチ構成の時分割スイツチのブロツ
ク図で、第２図はハイウエイの１段目の時間スイ
ツチのブロツク図、第３図はハイウエイの２段目
の空間スイツチのブロツク図、第４図はハイウエ
イの３段目の時間スイツチのブロツク図である。 １０……時分割スイツチ制御部、２０……制御
情報信号線、２１〜２ｌ，１７１〜１７ｌ……連
続アドレス発生回路、３１〜３ｌ，１８１〜１８
ｌ……音声信号位相変換保持メモリ、４１〜４
ｌ，６１〜６ｌ，１９１〜１９ｌ，２１１〜２１
ｌ……アドレス選択回路、５１〜５ｌ，２０１〜
２０ｌ……データ位相変換保持メモリ、７１〜７
ｌ，１２１〜１２１，１６１〜１６ｌ……時分割
多重リンク、８１〜８ｌ，２２１〜２２ｌ……直
列並列変換回路、９１〜９ｌ，２３１〜２３ｌ…
…音声信号メモリ、１０１〜１０ｌ，２４１〜２
４ｌ……データメモリ、１１１〜１１ｌ，２５１
〜２５ｌ……並列直列変換回路、１３１〜１３ｌ
……音声信号ハイウエイ変換保持メモリ、１４１
〜１４ｌ……データハイウエイ変換保持メモリ、
１５１〜１５ｌ……空間スイツチ回路、２６１〜
２６ｌ……ハイウエイ１〜ｌの１段目の時間スイ
ツチ、２７１〜２７ｌ……ハイウエイ１〜ｌの２
段目の空間スイツチ、２８１〜２８ｌ……ハイウ
エイ１〜ｌの３段目の時間スイツチ。
Claims (1)
- １ 時間スイツチまたは空間スイツチを有し、チ
ヤネルの情報の時分割交換前においては音声信号
とデータとが同一のチヤネルの情報を構成し時分
割交換後においてはこれら音声信号とデータとが
必ずしも同一のチヤネルの情報を構成することな
く、音声信号とデータとから構成されるハイウエ
イにおけるチヤネルの情報を時分割交換する自動
交換機のデイジタル時分割通話路の時分割スイツ
チにおいて、時間スイツチには音声信号のタイム
スロツトの入替えを制御する音声信号位相変換保
持メモリとデータのタイムスロツトの入替えを制
御するデータ位相変換保持メモリとを設け、空間
スイツチには音声信号のハイウエイの入替えを制
御する音声信号ハイウエイ変換保持メモリとデー
タのハイウエイの入替えを制御するデータハイウ
エイ変換保持メモリとを設け、チヤネルの情報の
うちの音声信号は前記音声信号位相変換保持メモ
リと前記音声信号ハイウエイ変換保持メモリとの
制御により時分割交換し、チヤネルの情報のうち
のデータは前記データ位相変換保持メモリと前記
データハイウエイ変換保持メモリとの制御により
時分割交換することによつて、チヤネルの情報を
構成する音声信号とデータとをそれぞれ互いに独
立に時分割交換することを特徴とする時分割スイ
ツチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11243380A JPS5737996A (en) | 1980-08-15 | 1980-08-15 | Time-division switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11243380A JPS5737996A (en) | 1980-08-15 | 1980-08-15 | Time-division switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5737996A JPS5737996A (en) | 1982-03-02 |
| JPS637520B2 true JPS637520B2 (ja) | 1988-02-17 |
Family
ID=14586509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11243380A Granted JPS5737996A (en) | 1980-08-15 | 1980-08-15 | Time-division switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5737996A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61174169U (ja) * | 1985-04-18 | 1986-10-29 | ||
| JP6908973B2 (ja) | 2016-06-08 | 2021-07-28 | 三菱重工業株式会社 | 遮熱コーティング、タービン部材、ガスタービン、ならびに遮熱コーティングの製造方法 |
-
1980
- 1980-08-15 JP JP11243380A patent/JPS5737996A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5737996A (en) | 1982-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4257119A (en) | PCM switching system for wide and narrow band signals | |
| US3678205A (en) | Modular switching network | |
| US4935922A (en) | Packet data switch for transferring data packets from one or a plurality of incoming data links to one or a plurality of outgoing data links | |
| US4028495A (en) | Time division communication system adapted to structural expansion | |
| JPH0297152A (ja) | 時間スイッチ回路 | |
| US4107480A (en) | Pulse code modulated, time division multiplex switching network | |
| JPS637520B2 (ja) | ||
| US4146748A (en) | Switching arrangement for pulse code modulation time division switching systems | |
| US4524441A (en) | Modular space stage arrangement for a T-S-T digital switching system | |
| JPS5979697A (ja) | 通話路メモリ制御方式 | |
| JPS6121036B2 (ja) | ||
| JPS6219120B2 (ja) | ||
| JP2521957B2 (ja) | 伝送システム | |
| JP3116872B2 (ja) | インタフェース変換装置 | |
| JPS6130799B2 (ja) | ||
| JPS59115694A (ja) | 時分割電子交換機の制御方法 | |
| JP2894016B2 (ja) | パケットスイッチ | |
| JPH0120584B2 (ja) | ||
| JPS61146055A (ja) | 電子交換機 | |
| JPS6159596B2 (ja) | ||
| JPS5939191A (ja) | 制御信号分配方式 | |
| JPS5834061B2 (ja) | デイジタル可変多重変換装置 | |
| JPH05344087A (ja) | 多重信号のクロスコネクト装置 | |
| JPS644385B2 (ja) | ||
| JPS6079896A (ja) | 通話路接続方式 |