JPS6351740A - Transmission system for address information - Google Patents
Transmission system for address informationInfo
- Publication number
- JPS6351740A JPS6351740A JP61196015A JP19601586A JPS6351740A JP S6351740 A JPS6351740 A JP S6351740A JP 61196015 A JP61196015 A JP 61196015A JP 19601586 A JP19601586 A JP 19601586A JP S6351740 A JPS6351740 A JP S6351740A
- Authority
- JP
- Japan
- Prior art keywords
- block
- address information
- address
- detection circuit
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title abstract description 14
- 238000000034 method Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 abstract description 18
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばスクランブル通信システムに通用して
好適なアドレス１ｎ報の伝送方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a transmission system for address 1n information suitable for use in, for example, scrambled communication systems.
本発明は、受信側の状態をコントロールするアドレス情
報を伝送する方式において、複数の受信側のアドレス情
報をブロック化して各ブロック毎にブロックナンバーを
付加すると共に、複数のブロックの先頭に同期信号を付
加して伝送するようにしたことにより、伝送効率を向上
させるようにしたものである。In a method for transmitting address information that controls the status of a receiving side, the present invention divides the address information of multiple receiving sides into blocks, adds a block number to each block, and adds a synchronization signal to the beginning of the multiple blocks. By additionally transmitting the data, transmission efficiency is improved.
第８図はスクランブル通信システムの一例を示すもので
ある。同図において、端子（２１）には、ビデオ、オー
ディオ、データ等の情報信号Ｓｌが供給される。この情
報信号Ｓｒはスクランブラ（２２）に供給されて所定の
アルゴリズムをもって暗号化される。このスクランブラ
（２２）より出力される暗号化された情報信号Ｓｌχは
、送信機（２３）に供給される。そして、この送信機（
２３）より、例えば１４ＧＩＩｚ帯の主搬送波が情報信
号Ｓｌ”でＦ Ｍ変門された信号が発生され、この信号
は送信アンテナ（２４）を介して放送衛Ｊ（２５）に供
給される。放送衛星（２５）において信号は、例えば１
２ Ｇ Ｈｚ帯に変換されると共に増幅されて地上に再
送信される。FIG. 8 shows an example of a scramble communication system. In the figure, an information signal Sl such as video, audio, data, etc. is supplied to a terminal (21). This information signal Sr is supplied to a scrambler (22) and encrypted using a predetermined algorithm. The encrypted information signal Slχ output from the scrambler (22) is supplied to the transmitter (23). And this transmitter (
23), a signal is generated in which the main carrier wave of the 14GIIz band is FM-modified with the information signal Sl'', and this signal is supplied to the broadcast satellite J (25) via the transmitting antenna (24).Broadcasting At the satellite (25), the signal is e.g.
The signal is converted to the 2 GHz band, amplified, and retransmitted to the ground.
この放送衛１（２５）からの１２ＧＩＩｚ帯の信号は受
信アンテナ（２６）を介して受信機（２７）に供給され
る。この受信機（２７）からは暗号化された情報信号Ｓ
ｌ”が出力され、デスクランブラ（２８）に供給される
。このデスクランブラ（２８）では、例えばＲＯＭ等の
記憶装置（２９）より供給されるキー情報Ｋｌに基づき
、上述したスクランブラ（２２）と逆の復号化処理がな
される。したがって、デスクランブラ（２８）より導出
された端子（３０）には元の情報信号Ｓｔが出力される
。 ′〔発明が解決しようとする問題点〕
ところで、第８図例には受信側を１つしか示していない
が、通常受信側は複数で構成される。また、複数の受信
側は全ての情報信号Ｓｌを得ることができるわけではな
く、送信側で指定された受信側のみが情報信号Ｓｌを得
ることができる。この複数の受信側の受信状態をコント
ロールするため、受信側からは情報信号ＳＩの他にアド
レス情報が伝送される。そして、夫々の受信側では、抽
出された自己のアドレス情報に基づいて受信状態がコン
トロールされる。The 12GIIz band signal from the broadcast satellite 1 (25) is supplied to the receiver (27) via the receiving antenna (26). This receiver (27) sends an encrypted information signal S.
l" is output and supplied to the descrambler (28). The descrambler (28) uses the above-mentioned scrambler (22) based on the key information Kl supplied from a storage device (29) such as a ROM, for example. The reverse decoding process is performed.Therefore, the original information signal St is output to the terminal (30) derived from the descrambler (28).' [Problem to be solved by the invention] By the way, Although only one receiving side is shown in the example in Fig. 8, the receiving side is usually composed of multiple receiving sides.Also, the multiple receiving sides cannot obtain all the information signals Sl, and the transmitting side Only the receiving side designated by SI can obtain the information signal SI.In order to control the reception status of these multiple receiving sides, the receiving side transmits address information in addition to the information signal SI. On the receiving side, the receiving state is controlled based on the extracted own address information.
従来、アドレス情報の伝送は、同期信号５ＹＮＣに対し
て受信側のアドレスナンバー（シリアルナンバー）順に
夫々のアドレス情報が伝送される方式で行なわれている
。ここで、例えばアドレスナンバーｒ １００３Ｊのア
ドレス情報を送る場合、第９図に示すように同期信号５
ＹＮＣに対してアドレスナンバーｒｌＪ、ｒ２Ｊ、ｒ３
Ｊ、 ・・・・の順番にアドレス情報が送られ、１０
０３番目にアドレスナンバーｒ １００３Ｊの受信側で
アドレス情報が受は取られる。Conventionally, address information has been transmitted in the order of the address number (serial number) of the receiving side in response to the synchronization signal 5YNC. For example, when sending address information with address number r 1003J, synchronization signal 5 is sent as shown in FIG.
Address numbers rlJ, r2J, r3 for YNC
Address information is sent in the order of J, ..., and 10
Address information is received at the receiving end of address number r 1003J.
そして、受信側では時点ｔ１で受は取られたアドレス情
報に従って応答する。Then, on the receiving side, the receiver responds according to the received address information at time t1.
したがって、この方式によれば次のような欠点がある０
例えば、アドレスナンバーｒ １００３Ｊのアドレス情
報を送りたいにもかかわらず、アドレスナンバー「１」
から全てのアドレス情報を送らなければならない、また
、受信側では、例えば時点ｔ１で即応答するので、アド
レスナンバーｒ １００３Ｊのアドレス情報の挿入位置
を容易に推測することができ、また、他のアドレスナン
バーのアドレス情報の挿入位置も容易に推測することが
でき、アドレス情報の改ざんが容易となる。Therefore, this method has the following drawbacks:
For example, even though you want to send address information for address number r 1003J, address number "1"
In addition, since the receiving side immediately responds at time t1, for example, it is possible to easily guess the insertion position of the address information for address number r 1003J, and also to send all address information from The insertion position of the address information of the number can also be easily guessed, making it easier to falsify the address information.
本発明は斯る点に鑑み、特に伝送効率の向上を図るよう
にするものである。In view of this point, the present invention is intended to particularly improve transmission efficiency.
Ｃ問題点を解決するための手段〕
本発明は上述問題点を解決するため、複数の受信側のア
ドレス情報をブロック化して各プロ、り毎にブロックナ
ンバーを付加すると共に、複数のブロックの先頭に同期
信号を付加して伝送し、同期信号とブロックナンバーと
より所定受信側のアドレス情報の含まれるブロックを検
出し、このブロック内から所定受信側のアドレス情報を
抽出するようにしたものである。Means for Solving Problem C] In order to solve the above-mentioned problem, the present invention divides the address information of a plurality of receivers into blocks, adds a block number to each program, and adds a block number to the beginning of the plurality of blocks. A synchronization signal is added to the block number for transmission, a block containing the address information of a predetermined receiving side is detected from the synchronization signal and the block number, and the address information of the predetermined receiving side is extracted from within this block. .
以上の構成において、例えばアドレスナンバーｒ １０
０３Ｊのアドレス情報を送りたい場合には、このアドレ
ス情報を含むブロックｒ １００ＯＪのみを送ることで
足りる。！！ｐち、ブロックｒ １００ＯＪを送ること
により、アドレスナンバーｒ １００３Ｊの受信１りで
は、このブロックｒ １００ＯＪよりアドレス情報が抽
出される。これにより、アドレスナンバー順に全てのア
ドレス情報を送る必要はなくなる。In the above configuration, for example, address number r 10
If you want to send address information for 03J, it is sufficient to send only block r 100OJ that includes this address information. ! ! By sending block r 100OJ, upon reception of address number r 1003J, address information is extracted from this block r 100OJ. This eliminates the need to send all address information in order of address numbers.
以下、第１図及び第２図を参照しながら本発明の一実施
例について説明しよう。Hereinafter, one embodiment of the present invention will be described with reference to FIGS. 1 and 2.
本例においては、第１図に示すように複数の受信側のア
ドレス情報がブロック化され、各ブロック毎にブロック
ナンバーが付加される。例えば、アドレスナンバーｒ
１００ＩＪ〜ｒｌ１００Ｊのアドレス情報が１ブロツク
とされると共に、その先頭にブロックナンバーｒ １０
０ＯＪが付加される。同様に、アドレスナンバー１００
毎に１ブロツクとされ、その先頭にブロックナンバーが
付加される。また、複数のブロックの先頭に同期信号５
ＹＮＣが付加されて伝送される。In this example, as shown in FIG. 1, the address information of a plurality of receiving sides is divided into blocks, and a block number is added to each block. For example, address number r
The address information from 100IJ to rl100J is considered as one block, and the block number r10 is placed at the beginning of the address information.
0OJ is added. Similarly, address number 100
Each block is treated as one block, and a block number is added to the beginning of the block. Also, a synchronization signal 5 is placed at the beginning of multiple blocks.
YNC is added and transmitted.
第２図は第１図に示すような形でアドレス情報が伝送さ
れる場合に受信側に設けられるアドレス情報受信回路の
例である。FIG. 2 shows an example of an address information receiving circuit provided on the receiving side when address information is transmitted in the form shown in FIG.
同図において、端子（１）には第１図に示すような形で
アドレス情報信号ＳＡＤが供給される。このアドレス情
報信号ＳＡＤは出力コントロール回路（２）に供給され
ると共に同期信号検出回路（３）及びブロック検出回路
（４）に供給される。In the figure, an address information signal SAD is supplied to terminal (1) in the form shown in FIG. This address information signal SAD is supplied to an output control circuit (2), as well as a synchronization signal detection circuit (3) and a block detection circuit (4).
同期信号検出回路（３）で同期信号５ＹＮＣが検出され
ると、ブロック検出回路（４）が動作するようになされ
る。ブロック検出回路（４）には端子（５）より自己の
アドレスナンバー（シリアルナンバー） Ｎｏが供給さ
れ、アドレス情報信号ＳＡＤのブロックナンバーと比較
されて、自己のアドレスナンバーＮｏのアドレス情ＷＨ
ＡＴが含まれるブロックが検出される。When the synchronization signal detection circuit (3) detects the synchronization signal 5YNC, the block detection circuit (4) is activated. The block detection circuit (4) is supplied with its own address number (serial number) No. from the terminal (5), and is compared with the block number of the address information signal SAD to determine the address information WH of its own address number No.
A block containing AT is detected.
そして、そのフ゛ロフクの自己のアドレスナンバーＮｏ
に対応する時点で、ブロック検出回路（４）より出力コ
ントロール回路（２）に制御信号ＳＣＩが供給され、ア
ドレス情報ＡＩがラッチされる。And the address number of that file
At a time point corresponding to , a control signal SCI is supplied from the block detection circuit (4) to the output control circuit (2), and the address information AI is latched.
そして、出力コントロール回路（２）より導出された端
子（６）には、自己のアドレスナンバーＮｏのアドレス
情報ＡＩが出力される。Then, the address information AI of the own address number No. is outputted to the terminal (6) derived from the output control circuit (2).
例えば、自己のアドレスナンバーＮｏがｒ １００３Ｊ
であるときには、ブロック検出回路（４）でブロックナ
ンバーｒ １００ＯＪのブロックが検出され、端子（６
）には自己のアドレスナンバーＮｏがｒ １００３Ｊの
アドレス情報ＡＩが出力される。For example, your own address number is r 1003J
, the block with block number r 100OJ is detected by the block detection circuit (4), and the block with the block number r 100OJ is detected by the block detection circuit (4), and the block with the block number r
) is outputted address information AI whose own address number is r1003J.
このような本例の伝送方式によれば、所定の受信側、卯
ちアドレスナンバーのアドレス情報を送りたい場合には
、このアドレスナンバーのアドレス情報を含むブロック
のみを送ることで足りる。According to the transmission method of this example, when it is desired to send address information of a specific address number of a predetermined receiving side, it is sufficient to send only the block containing the address information of this address number.
したがって、従来方式のようにアドレスナンバー順に全
てのアドレス情報を送る必要がなく、伝送効率の向上を
図ることができる。Therefore, unlike the conventional system, it is not necessary to send all address information in order of address numbers, and transmission efficiency can be improved.
尚、第１図例のような伝送方式によれば、ブロックはブ
ロック単位で夫々独立であるから、第３図に示すように
、ランダムな順番でアドレス情報を送ることができ、ア
ドレス情報の改ざん防止に効果的である。According to the transmission method shown in the example in Figure 1, each block is independent, so as shown in Figure 3, address information can be sent in random order, preventing falsification of address information. Effective in prevention.
次に、第４図及び第５図は、本発明の他の実施例を示す
ものである。Next, FIGS. 4 and 5 show other embodiments of the present invention.
本例においては、第４図に示すようにブロック内でアド
レス情報より算出したチェ７クビ、トＣＨＥＣＫが各ブ
ロックの後尾に付加されて、アドレス情報が伝送される
。In this example, as shown in FIG. 4, CHECK, which is calculated from the address information within the block, is added to the end of each block, and the address information is transmitted.
第５図は、第４図に示すような形でアドレス情報が伝送
される場合に受信側に設けられるアドレス情報受信回路
の例である。この第５図において第２図と対応する部分
には同一符号を付しその詳細説明は省略する。FIG. 5 shows an example of an address information receiving circuit provided on the receiving side when address information is transmitted in the form shown in FIG. In FIG. 5, parts corresponding to those in FIG. 2 are given the same reference numerals, and detailed explanation thereof will be omitted.
同図において、ブロック検出回路（４）より出力コント
ロール回路（２）に制御信号ＳＣ１が供給され、自己の
アドレスナンバーＮＯのアドレス情報ＡＩがラッチされ
る。In the figure, a control signal SC1 is supplied from a block detection circuit (4) to an output control circuit (2), and address information AI of its own address number NO is latched.
また、端子（１）よりチェックビット判定回路（７）に
はアドレス情報信号ＳＡＤが供給される。ブロック検出
回路（４）で自己のアドレスナンバーＮｏのアドレス情
報ＡＩが含まれるブロックが検出されると、チェックビ
ット判定回路（７）はそのブロックのチェックビットＣ
ＨＥＣＫの正当性を判断するようになされる。そして、
正当と判断するときには、このチェックビット判定回路
（７）より出力コントロール回路（２）に制御信号ＳＣ
２が供給され、ラッチされているアドレス情報ＡＩが、
出力コントロール回路（２）より導出された端子（６）
に出力される。Further, an address information signal SAD is supplied from the terminal (1) to the check bit determination circuit (7). When the block detection circuit (4) detects a block containing the address information AI of its own address number No., the check bit determination circuit (7) detects the check bit C of the block.
The validity of HECK is determined. and,
When determining that the check bit is valid, the check bit determination circuit (7) sends a control signal SC to the output control circuit (2).
2 is supplied and the latched address information AI is
Terminal (6) derived from output control circuit (2)
is output to.
このような本例の伝送方式によれば、伝送効率の向上を
図ることができると共に、チェックビ・７トが正当であ
るときのみアドレス情ｆｉｌｌ！ＡＩが抽出されるので
、アドレス情報の改ざんを防止することができる。According to the transmission method of this example, it is possible to improve the transmission efficiency, and the address information Fill! is only sent when the check bit 7 is valid. Since AI is extracted, falsification of address information can be prevented.
次に、第６図及び第７図は本発明のさらに他の実施例を
示すものである。第６図は第４図の時間軸を圧縮して示
したものであり、その内容は同じである。Next, FIGS. 6 and 7 show still another embodiment of the present invention. FIG. 6 shows a compressed time axis of FIG. 4, and the contents are the same.
第７図は、第６図に示すような形でアドレス情報が伝送
される場合に受信側に設けられるアドレス情報受信回路
の例である。この第７図において第５図と対応する部分
には同一符号を付しその詳細説明は省略する。FIG. 7 shows an example of an address information receiving circuit provided on the receiving side when address information is transmitted in the form shown in FIG. In FIG. 7, parts corresponding to those in FIG. 5 are given the same reference numerals, and detailed explanation thereof will be omitted.
同図において、ブロック検出回路（４）より出方コント
ロール回路（２）に制御信号ＳＣＩが供給され、自己の
アドレスナンバーＮＯの７ドレス情ｉＡＩがランチされ
る。In the figure, a control signal SCI is supplied from the block detection circuit (4) to the output control circuit (2), and the 7 address information iAI of its own address number NO is launched.
また、チェックビットＣＨＥＣＫが正当と判断するとき
には、チェックビット判定回路（７）より出力コントロ
ール回路（２）に制御信号ＳＣ２が供給される。Further, when it is determined that the check bit CHECK is valid, a control signal SC2 is supplied from the check bit determination circuit (7) to the output control circuit (2).
また、同期信号検出回路（３）で同期信号５ＹＮＣが検
出されるときには、この同期信号検出回路（３）より出
力コントロール回路（２）に制御信ＳＣ３が供給される
。Further, when the synchronization signal detection circuit (3) detects the synchronization signal 5YNC, the control signal SC3 is supplied from the synchronization signal detection circuit (3) to the output control circuit (2).
そして、出力コントロール回路（２）に制御信号ＳＣ２
が供給されているとき、制御信号ＳＣ３が供給されると
、ラッチされているアドレス情報ＡＩが出力コントロー
ル回路（２）より導出された端子（６）に出力される。Then, the control signal SC2 is sent to the output control circuit (2).
When the control signal SC3 is supplied, the latched address information AI is outputted to the terminal (6) derived from the output control circuit (2).
このような本例の伝送方式によれば、伝送効率の向上を
図ることができると共に、同期信号５ＹＮＣに同期して
アドレス情報ＡＩが出力されるので、アドレス情報の挿
入位置の推測が困難となり、アドレス情報の改ざんを防
止することができる。According to the transmission method of this example, it is possible to improve the transmission efficiency, and since the address information AI is output in synchronization with the synchronization signal 5YNC, it becomes difficult to estimate the insertion position of the address information. Tampering of address information can be prevented.
以上述べた本発明によれば、所定の受信側、部ち所定の
アドレスナンバーのアドレス情報を送りたい場合には、
このアドレスナンバーのアドレス情報を含むブロックの
みを送ることで足りる。したがって、従来方式のように
アドレスナンバー順に全てのアドレス情報を送る必要が
な（、伝送効率の向上を図ることができる。According to the present invention described above, when it is desired to send address information of a predetermined address number to a predetermined receiving side,
It is sufficient to send only the block containing the address information of this address number. Therefore, it is not necessary to send all address information in order of address numbers as in the conventional method (transmission efficiency can be improved).
第１図及び第２図は本発明の一実施例を示す図、第３図
〜第７図は本発明の他の実施例を示す図、第８図はスク
ランブル通信システムの一例を示す図、第９図は従来例
を示す図である。
（２）は出力コントロール回路、（３）は同期信号検出
回路、（４）はブロック検出回路、（７）はチェックビ
。
ト判定回路である。1 and 2 are diagrams showing one embodiment of the present invention, FIGS. 3 to 7 are diagrams showing other embodiments of the present invention, and FIG. 8 is a diagram showing an example of a scramble communication system, FIG. 9 is a diagram showing a conventional example. (2) is an output control circuit, (3) is a synchronization signal detection circuit, (4) is a block detection circuit, and (7) is a checkerboard. This is a fault determination circuit.
Claims (1)
ク毎にブロックナンバーを付加すると共に、上記複数の
ブロックの先頭に同期信号を付加して伝送し、 上記同期信号とブロックナンバーとより所定受信側のア
ドレス情報の含まれるブロックを検出し、このブロック
内から上記所定受信側のアドレス情報を抽出することを
特徴とするアドレス情報の伝送方式。[Claims] Address information of a plurality of receiving sides is divided into blocks and a block number is added to each block, and a synchronization signal is added to the beginning of the plurality of blocks and transmitted, and the synchronization signal and the block number are transmitted. A method for transmitting address information, characterized in that a block containing address information of a predetermined receiving side is detected, and the address information of the predetermined receiving side is extracted from within this block.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19601586A JP2517920B2 (en) | 1986-08-21 | 1986-08-21 | Address information transmission method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19601586A JP2517920B2 (en) | 1986-08-21 | 1986-08-21 | Address information transmission method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6351740A true JPS6351740A (en) | 1988-03-04 |
| JP2517920B2 JP2517920B2 (en) | 1996-07-24 |
Family
ID=16350808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19601586A Expired - Fee Related JP2517920B2 (en) | 1986-08-21 | 1986-08-21 | Address information transmission method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2517920B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5271902A (en) * | 1975-12-11 | 1977-06-15 | Matsushita Electric Ind Co Ltd | Selective call communication system |
-
1986
- 1986-08-21 JP JP19601586A patent/JP2517920B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5271902A (en) * | 1975-12-11 | 1977-06-15 | Matsushita Electric Ind Co Ltd | Selective call communication system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2517920B2 (en) | 1996-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4531021A (en) | Two level encripting of RF signals | |
| US5199069A (en) | Automatic encryption selector | |
| US4864614A (en) | Authorising coded signals | |
| GB2220824A (en) | Transmission system for sending two signals simultaneously on the same communications channel | |
| WO2000019606A8 (en) | Channel selection in digital television background | |
| AU2001291275A1 (en) | System and method relating to broadcast bandwidth | |
| EP0128604A1 (en) | Scrambled television signals | |
| NO323054B1 (en) | Digital signal receiver that can receive data that is encrypted and sent in direct processing | |
| JPH07312748A (en) | Catv system and modulation system discrimination method in catv system | |
| US4636854A (en) | Transmission system | |
| KR100420742B1 (en) | Broadcasting device and receiving device | |
| JPS6351740A (en) | Transmission system for address information | |
| EP0228830B1 (en) | Communications network | |
| JP4371339B2 (en) | Reception area monitoring / control method and broadcasting system | |
| CN1288629A (en) | Method for transferring data froma head-end to a number of receivers | |
| JP3430953B2 (en) | Secret communication system and secret communication method | |
| JPH0533573B2 (en) | ||
| JP2705576B2 (en) | Satellite communication receiver | |
| JPH0614641B2 (en) | Key information delivery processing method | |
| JP2817431B2 (en) | Satellite communication earth station equipment | |
| JP2663485B2 (en) | Encryption device control method | |
| JPH08331119A (en) | Device and method for data transmission and device and method for data reception | |
| JP3067296B2 (en) | Transmission switching control method for multiple transmitting stations | |
| KR19980076890A (en) | Personal data receiver and method | |
| JPH07118682B2 (en) | Satellite broadcasting receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |