JP2517920B2 - Address information transmission method - Google Patents
Address information transmission methodInfo
- Publication number
- JP2517920B2 JP2517920B2 JP19601586A JP19601586A JP2517920B2 JP 2517920 B2 JP2517920 B2 JP 2517920B2 JP 19601586 A JP19601586 A JP 19601586A JP 19601586 A JP19601586 A JP 19601586A JP 2517920 B2 JP2517920 B2 JP 2517920B2
- Authority
- JP
- Japan
- Prior art keywords
- address information
- block
- address
- signal
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばスクランブル通信システムに適用し
て好適なアドレス情報を伝送方法に関する。The present invention relates to a method of transmitting address information suitable for use in, for example, a scramble communication system.
本発明は、受信側の状態をコントロールするアドレス
情報を伝送する方法において、複数の受信側のアドレス
情報をブロック化して各ブロック毎にブロックナンバー
を付加すると共に、複数のブロックの先頭に同期信号を
付加して伝送するようにしたことにより、伝送効率を向
上させるようにしたものである。According to the present invention, in a method of transmitting address information for controlling a state of a receiving side, address information of a plurality of receiving sides is divided into blocks, a block number is added to each block, and a synchronization signal is added to the head of the plurality of blocks. By adding and transmitting, the transmission efficiency is improved.
第８図はスクランブル通信システムの一例を示すもの
である。同図において、端子（21）には、ビデオ、オー
ディオ、データ等の情報信号SIが供給される。この情報
信号SIはスクランブラ（22）に供給されて所定のアルゴ
リズムをもって暗号化される。このスクランブラ（22）
より出力される暗号化された情報信号SI＊は、通信機
（23）に供給される。そして、この送信機（23）より、
例えば14GHz帯の主搬送波が情報信号SI＊でFM変調され
た信号が発生され、この信号は送信アンテナ（24）を介
して放送衛星（25）に供給される。放送衛星（25）にお
いて信号は、例えば12GHz帯に変換されると共に増幅さ
れて地上に再送信される。FIG. 8 shows an example of the scramble communication system. In the figure, an information signal SI of video, audio, data, etc. is supplied to a terminal (21). This information signal SI is supplied to a scrambler (22) and encrypted by a predetermined algorithm. This scrambler (22)
The encrypted information signal SI * output by the device is supplied to the communication device (23). And from this transmitter (23),
For example, a signal in which the main carrier in the 14 GHz band is FM-modulated with the information signal SI * is generated, and this signal is supplied to the broadcasting satellite (25) via the transmitting antenna (24). In the broadcasting satellite (25), the signal is converted to, for example, the 12 GHz band, amplified, and retransmitted to the ground.
この放送衛星（25）からの12GHz帯の信号は受信アン
テナ（26）を介して受信機（27）に供給される。この受
信機（27）からは暗号化された情報信号SI＊が出力さ
れ、デスクランブラ（28）に供給される。このデシクラ
ンブラ（28）では、例えばROM等の記憶装置（29）より
供給されるキー情報KIに基づき、上述したスクランブラ
（22）と逆の復号化処理がなされる。したがって、デス
クランブラ（28）より導出された端子（30）には元の情
報信号SAが出力される。The 12 GHz band signal from the broadcasting satellite (25) is supplied to the receiver (27) via the receiving antenna (26). The encrypted information signal SI * is output from the receiver (27) and supplied to the descrambler (28). The descrambler (28) performs a decoding process reverse to the above-described scrambler (22) based on the key information KI supplied from the storage device (29) such as a ROM. Therefore, the original information signal SA is output to the terminal (30) derived from the descrambler (28).
ところで、第８図の例には受信側を１つしか示してい
ないが、通常受信側は複数で構成される。また、複数の
受信側は全ての情報信号SIを得ることができるわけでは
なく、送信側で指定された受信側のみが情報信号SIを得
ることができる。この複数の受信側の受信状態をコント
ロールするため、送信側からは情報信号SIの他にアドレ
ス情報が伝送される。そして、夫々の受信側では、抽出
された自己のアドレス情報に基づいて受信状態がコント
ロールされる。By the way, although the example of FIG. 8 shows only one receiving side, the receiving side is usually composed of a plurality of receiving sides. Further, a plurality of receiving sides cannot obtain all the information signals SI, and only the receiving side designated by the transmitting side can obtain the information signals SI. In order to control the reception states of the plurality of receiving sides, address information is transmitted from the transmitting side in addition to the information signal SI. Then, each receiving side controls the receiving state based on the extracted own address information.
従来、アドレス情報の伝送は、同期信号SYNCに対して
受信側にアドレスナンバー（シリアルナンバー）順に夫
々のアドレス情報が伝送される方式で行なわれている。
ここで、例えばアドレスナンバー「1003」のアドレス情
報を送る場合、第９図に示すように同期信号をSYNCに対
してアドレスナンバー「１」，「２」，「３」，……の
順番にアドレス情報が送られ、1003番目にアドレスナン
バー「1003」の受信側でアドレス情報が受け取られる。
そして、受信側では時点t1で受け取られたアドレス情報
に従って応答する。Conventionally, the address information is transmitted by a method in which the address information (serial number) is sequentially transmitted to the receiving side in response to the synchronization signal SYNC.
Here, for example, when the address information of the address number "1003" is sent, the synchronization signal is sent to the SYNC in the order of the address numbers "1", "2", "3", ... As shown in FIG. The information is sent, and the address information is received at the receiving side of the address number "1003" 1003rd.
Then, the receiving side responds according to the address information received at the time point t 1 .
したがって、この方式によれば次のような欠点があ
る。例えば、アドレスナンバー「1003」のアドレス情報
を送りたいにもかかわらず、アドレスナンバー「１」か
ら全てのアドレス情報を送らなければならない。また、
受信側では、例えば時点t1で即応答するので、アドレス
ナンバー「1003」のアドレス情報の挿入位置を容易に推
測することができ、また、他のアドレスナンバーのアド
レス情報の挿入位置も容易に推測することができ、アド
レス情報を改ざんが容易となる。Therefore, this method has the following drawbacks. For example, although it is desired to send the address information of the address number "1003", all the address information must be sent from the address number "1". Also,
On the receiving side, for example, since it immediately responds at time t 1 , the insertion position of the address information of the address number “1003” can be easily estimated, and the insertion position of the address information of another address number can also be easily estimated. It is possible to tamper with the address information.
本発明は斯る点に鑑み、特に伝送効率の向上を図るよ
うにするものである。In view of the above point, the present invention aims to improve the transmission efficiency.
本発明は上述問題点を解決するため、複数の受信側の
アドレス情報を複数のブロック化して各ブロック毎にブ
ロックナンバーを付加すると共に、複数のブロックの先
頭に同期信号を付加して伝送し、同期信号とブロックナ
ンバーとより所定受信側のアドレス情報の含まれるブロ
ックを検出し、このブロック内から所定受信側のアドレ
ス情報を抽出するようにしたものである。In order to solve the above problems, the present invention divides a plurality of address information on the receiving side into a plurality of blocks, adds a block number to each block, and adds a synchronization signal to the head of a plurality of blocks for transmission. The block containing the address information of the predetermined receiving side is detected from the synchronization signal and the block number, and the address information of the predetermined receiving side is extracted from this block.
以上の構成において、例えばアドレスナンバー「100
3」のアドレス情報を送りたい場合には、このアドレス
情報を含むブロック「1000」のみを送ることで足りる。
即ち、ブロック「1000」を送ることにより、アドレスナ
ンバー「1003」の受信側では、このブロック「1000」よ
りアドレス情報が抽出される。これにより、アドレスナ
ンバー順に全てのアドレス情報を送る必要はなくなる。In the above configuration, for example, the address number "100
If you want to send the address information of "3", it is sufficient to send only the block "1000" containing this address information.
That is, by sending the block “1000”, the address information is extracted from the block “1000” on the receiving side of the address number “1003”. This eliminates the need to send all address information in the order of address numbers.
以下、第１図及び第２図を参照しながら本発明の一実
施例について説明しよう。An embodiment of the present invention will be described below with reference to FIGS. 1 and 2.
本例においては、第１図に示すように複数の受信側の
アドレス情報がブロック化され、各ブロック毎にブロッ
クナンバーが付加される。例えば、アドレスナンバー
「1001」〜「1100」のアドレス情報が１ブロックとされ
ると共に、その先頭にブロックナンバー「1000」が付加
される。同様に、アドレスナンバー100毎に１ブロック
とされ、その先頭にブロックナンバーが付加される。ま
た、複数のブロックの先頭に同期信号SYNCが付加されて
伝送される。In this example, as shown in FIG. 1, a plurality of address information on the receiving side is divided into blocks, and a block number is added to each block. For example, the address information of the address numbers "1001" to "1100" is set as one block, and the block number "1000" is added to the beginning of the block. Similarly, one block is provided for each address number 100, and a block number is added to the beginning of the block. Further, the synchronization signal SYNC is added to the head of the plurality of blocks and transmitted.
第２図は第１図に示すような形でアドレス情報が伝送
される場合に受信側に設けられるアドレス情報受信回路
の例である。FIG. 2 is an example of an address information receiving circuit provided on the receiving side when address information is transmitted in the form as shown in FIG.
同図において、端子（１）には第１図に示すような形
でアドレス情報信号SADが供給される。このアドレス情
報信号SADは出力コントロール回路（２）に供給される
と共に同期信号検出回路（３）及びブロック検出回路
（４）に供給される。In the figure, the address information signal S AD is supplied to the terminal (1) in the form as shown in FIG. The address information signal S AD is supplied to the output control circuit (2) and the sync signal detection circuit (3) and the block detection circuit (4).
同期信号検出回路（３）で同期信号SYNCが検出される
と、ブロック検出回路（４）が動作するようになされ
る。ブロック検出回路（４）には端子（５）より自己の
アドレスナンバー（シリアルナンバー）Noが供給され、
アドレス情報信号SADのブロックナンバーと比較され
て、自己のアドレスナンバーNoのアドレス情報AIが含ま
れるブロックが検出される。そして、そのブロックの自
己のアドレスナンバーNoに対応する時点で、ブロック検
出回路（４）より出力コントロール回路（２）に制御信
号SC1が供給され、アドレス情報AIがラッチされる。When the sync signal SYNC is detected by the sync signal detection circuit (3), the block detection circuit (4) operates. The block detection circuit (4) is supplied with its own address number (serial number) No. from the terminal (5),
By comparing with the block number of the address information signal S AD, a block including the address information AI of its own address number No is detected. Then, at the time corresponding to the own address number No of the block, the block detection circuit (4) supplies the control signal SC1 to the output control circuit (2), and the address information AI is latched.
そして、出力コントロール回路（２）より導出された
端子（６）には、自己のアドレスナンバーNoのアドレス
情報AIが出力される。Then, the address information AI of its own address number No is output to the terminal (6) derived from the output control circuit (2).
例えば、自己のアドレスナンバーNoが「1003」である
ときには、ブロック検出回路（４）でブロックナンバー
「1000」のブロックが検出され、端子（６）には自己の
アドレスナンバーNoが「1003」のアドレス情報AIが出力
される。For example, when the own address number No. is "1003", the block with the block number "1000" is detected by the block detection circuit (4), and the own address number No. is "1003" at the terminal (6). Information AI is output.
このような本例の伝送方法によれば、所定の受信側、
即ちアドレスナンバーのアドレス情報を送りたい場合に
は、このアドレスナンバーのアドレス情報を含むブロッ
クのみを送ることで足りる。したがって、従来方式のよ
うにアドレスナンバー順に全てのアドレス情報を送る必
要がなく、伝送効率の向上を図ることができる。According to such a transmission method of this example, the predetermined receiving side,
That is, when it is desired to send the address information of the address number, it is sufficient to send only the block including the address information of the address number. Therefore, unlike the conventional method, it is not necessary to send all the address information in the order of the address numbers, and the transmission efficiency can be improved.
尚、第１図例のような伝送方法によれば、ブロックは
ブロック単位で夫々独立であるから、第３図に示すよう
に、ランダムな順番でアドレス情報を送ることができ、
アドレス情報の改ざん防止に効果的である。According to the transmission method as shown in FIG. 1, the blocks are independent in block units, so that the address information can be sent in a random order as shown in FIG.
It is effective in preventing falsification of address information.
次に、第４図及び第５図は、本発明の他の実施例を示
すものである。Next, FIGS. 4 and 5 show another embodiment of the present invention.
本例においては、第４図に示すようにブロック内でア
ドレス情報より算出したチェックビットCHECKが各ブロ
ックの後尾に付加されて、アドレス情報が伝送される。In this example, as shown in FIG. 4, the check bit CHECK calculated from the address information within the block is added to the tail of each block, and the address information is transmitted.
第５図は、第４図に示すような形でアドレス情報が伝
送される場合に受信側に設けられるアドレス情報受信回
路の例である。この第５図において第２図と対応する部
分には同一符号を付しその詳細説明は省略する。FIG. 5 shows an example of the address information receiving circuit provided on the receiving side when the address information is transmitted in the form shown in FIG. In FIG. 5, the parts corresponding to those in FIG.
同図において、ブロック検出回路（４）より出力コン
トロール回路（２）に制御信号SC1が供給され、自己の
アドレスナンバーNoのアドレス情報AIがラッチされる。In the figure, the block detection circuit (4) supplies a control signal SC1 to the output control circuit (2), and the address information AI of its own address number No is latched.
また、端子（１）よりチェックビット判定回路（７）
にはアドレス情報信号SADが供給される。ブロック検出
回路（４）で自己のアドレスナンバーNoのアドレス情報
AIが含まれるブロックが検出されると、チェックビット
判定回路（７）はそのブロックのチェックビットCHECK
の正当性を判断するようになされる。そして、正当と判
断するときには、このチェックビット判定回路（７）よ
り出力コントロール回路（２）に制御信号SC2が供給さ
れ、ラッチされているアドレス情報AIが、出力コントロ
ール回路（２）より導出された端子（６）に出力され
る。Also, from the terminal (1) to the check bit determination circuit (7)
Is supplied with the address information signal S AD . Address information of own address number No in block detection circuit (4)
When a block containing AI is detected, the check bit determination circuit (7) checks the block's check bit CHECK.
It is made to judge the legitimacy of. When it is judged to be valid, the check bit judgment circuit (7) supplies the control signal SC2 to the output control circuit (2), and the latched address information AI is derived from the output control circuit (2). It is output to the terminal (6).
このような本例の伝送方式によれば、伝送効率の構造
を図ることができると共に、チェックビットが正当であ
るときのみアドレス情報AIが抽出されるので、アドレス
情報の改ざんを防止することができる。According to the transmission method of the present example as described above, the structure of the transmission efficiency can be achieved, and the address information AI is extracted only when the check bit is valid, so that the alteration of the address information can be prevented. .
次に、第６図及び第７図は本発明のさらに他の実施例
を示すものである。第６図は第４図の時間軸を圧縮して
示したものであり、その内容は同じである。Next, FIGS. 6 and 7 show still another embodiment of the present invention. FIG. 6 shows a compressed time axis of FIG. 4, and the contents are the same.
第７図は、第６図に示すような形でアドレス情報が伝
送される場合に受信側に設けられるアドレス情報受信回
路の例である。この第７図において第５図と対応する部
分には同一符号を比しその詳細説明は省略する。FIG. 7 shows an example of the address information receiving circuit provided on the receiving side when the address information is transmitted in the form as shown in FIG. In FIG. 7, parts corresponding to those in FIG. 5 are designated by the same reference numerals and detailed description thereof will be omitted.
同図において、ブロック検出回路（４）より出力コン
トロール回路（２）に制御信号SC1が供給され、自己の
アドレスナンバーNoのアドレス情報AIがラッチされる。In the figure, the block detection circuit (4) supplies a control signal SC1 to the output control circuit (2), and the address information AI of its own address number No is latched.
また、チェックビットCHECKが正当と判断するときに
は、チェックビット判定回路（７）より出力コントロー
ル回路（２）に制御信号SC2が供給される。When it is determined that the check bit CHECK is valid, the check bit determination circuit (7) supplies the control signal SC2 to the output control circuit (2).
また、同期信号検出回路（３）で同期信号SYNCが検出
されるときには、この同期信号検出回路（３）より出力
コントロール回路（２）に制御信SC3が供給される。When the synchronization signal SYNC is detected by the synchronization signal detection circuit (3), the synchronization signal detection circuit (3) supplies the control signal SC3 to the output control circuit (2).
そして、出力コントロール回路（２）に制御信号SC2
が供給されているとき、制御信号SC3が供給されると、
ラッチされているアドレス情報AIが出力コントロール回
路（２）より導出された端子（６）に出力される。Then, the control signal SC2 is sent to the output control circuit (2).
When the control signal SC3 is supplied while
The latched address information AI is output to the terminal (6) derived from the output control circuit (2).
このような本例の伝送方式によれば、伝送効率の向上
を図ることができると共に、同期信号SYNCに同期してア
ドレス情報AIが出力されるので、アドレス情報の挿入位
置の推測が困難となり、アドレス情報の改ざんを防止す
ることができる。According to the transmission method of this example, it is possible to improve the transmission efficiency, and since the address information AI is output in synchronization with the synchronization signal SYNC, it is difficult to estimate the insertion position of the address information. It is possible to prevent falsification of address information.
以上述べた本発明によれば、所定の受信側、即ち所定
のアドレスナンバーのアドレス情報を送りたい場合に
は、このアドレスナンバーのアドレス情報を含むブロッ
クのみを送ることで足りる。したがって、従来方式のよ
うにアドレスナンバー順に全てのアドレス情報を送る必
要がなく、伝送効率の向上を図ることができる。According to the present invention described above, when it is desired to send address information of a predetermined receiving side, that is, a predetermined address number, it is sufficient to send only a block including the address information of this address number. Therefore, unlike the conventional method, it is not necessary to send all the address information in the order of the address numbers, and the transmission efficiency can be improved.
第１図及び第２図は本発明の一実施例を示す図、第３図
〜第７図は本発明の他の実施例を示す図、第８図はスク
ランブル通信システムの一例を示す図、第９図は従来例
を示す図である。 （２）は出力コントロール回路、（３）は同期信号検出
回路、（４）はブロック検出回路、（７）はチェックビ
ット判定回路である。1 and 2 are diagrams showing an embodiment of the present invention, FIGS. 3 to 7 are diagrams showing another embodiment of the present invention, and FIG. 8 is a diagram showing an example of a scramble communication system, FIG. 9 is a diagram showing a conventional example. (2) is an output control circuit, (3) is a sync signal detection circuit, (4) is a block detection circuit, and (7) is a check bit determination circuit.
Claims (1)
ックに分けて、各ブロック毎にブロックナンバーを付加
するとともに、上記複数のブロックからなるブロック群
の先頭に同期信号を付加して送信側から送信し、 受信側において、上記同期信号とブロックナンバーとよ
り所定受信側のアドレス情報を抽出することを特徴とす
るアドレス情報を伝送方法。1. A transmitting side by dividing address information of a plurality of receiving sides into a plurality of blocks, adding a block number to each block, and adding a synchronization signal to the head of a block group consisting of the plurality of blocks. A method of transmitting address information, characterized in that the address information of the predetermined receiving side is extracted from the synchronizing signal and the block number on the receiving side.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19601586A JP2517920B2 (en) | 1986-08-21 | 1986-08-21 | Address information transmission method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19601586A JP2517920B2 (en) | 1986-08-21 | 1986-08-21 | Address information transmission method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6351740A JPS6351740A (en) | 1988-03-04 |
| JP2517920B2 true JP2517920B2 (en) | 1996-07-24 |
Family
ID=16350808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19601586A Expired - Fee Related JP2517920B2 (en) | 1986-08-21 | 1986-08-21 | Address information transmission method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2517920B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593049B2 (en) * | 1975-12-11 | 1984-01-21 | 松下電器産業株式会社 | Sentakuyobidashitsushinhoushiki |
-
1986
- 1986-08-21 JP JP19601586A patent/JP2517920B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6351740A (en) | 1988-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4531021A (en) | Two level encripting of RF signals | |
| US6263506B1 (en) | Data transmission and reception device and system, data transmission method and parameter setting method for data reception device | |
| EP0833507A4 (en) | Video data transmitting method, video data transmitting device, and video data reproducing device | |
| EP0926895A3 (en) | Digital television broadcasting system | |
| EP0994599A4 (en) | Data transmitting/receiving method, data transmitter, data receiver, data transmitting/receiving system, av content transmitting method, av content receiving method, av content transmitter, av content receiver, and program recording medium | |
| WO2003058946A3 (en) | Method and system for video and auxiliary data transmission over a serial link | |
| US6151375A (en) | Transmitter, receiver, communication apparatus, communication method and communication system | |
| WO2003058376A3 (en) | System for regenerating a clock for data transmission | |
| CA1162623A (en) | Two level encripting of rf signals | |
| JPH02132939A (en) | Method and device for simultaneously transmitting two signal over same communication channel | |
| JPH06290511A (en) | Remote controller for recording and reproducing machine | |
| US4991207A (en) | One-way address transmission system of PCM music | |
| EP0625841B1 (en) | Mobile communication method and mobile communication system for deleting fill code in radio circuit | |
| JP2517920B2 (en) | Address information transmission method | |
| US5455860A (en) | Scramble codec | |
| EP1032147A3 (en) | Broadcast system and terminal for receiving and reproducing broadcast signals | |
| EP0851594A3 (en) | Data transmitter, data receiver, data communication system, and data communication method | |
| US4757535A (en) | System for encrypted information transmission | |
| JP3949264B2 (en) | Frequency hopping communication system | |
| JP4371339B2 (en) | Reception area monitoring / control method and broadcasting system | |
| US4651205A (en) | Television transmission system | |
| JPH06311513A (en) | Catv reception terminal equipment | |
| JP2854378B2 (en) | Facsimile receiver | |
| JP3398961B2 (en) | Scramble system | |
| JP3375114B2 (en) | Wireless communication device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |