JPS632184B2 - - Google Patents

Info

Publication number
JPS632184B2
JPS632184B2 JP56004770A JP477081A JPS632184B2 JP S632184 B2 JPS632184 B2 JP S632184B2 JP 56004770 A JP56004770 A JP 56004770A JP 477081 A JP477081 A JP 477081A JP S632184 B2 JPS632184 B2 JP S632184B2
Authority
JP
Japan
Prior art keywords
signal
data
bit
display
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56004770A
Other languages
Japanese (ja)
Other versions
JPS57117086A (en
Inventor
Tadashi Yatani
Keiji Matsuoka
Haruki Yanagiura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP56004770A priority Critical patent/JPS57117086A/en
Publication of JPS57117086A publication Critical patent/JPS57117086A/en
Publication of JPS632184B2 publication Critical patent/JPS632184B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は信号モニタ装置の表示方式に関し、特
にデジタルデータ通信網内における信号送受状態
をモニタする信号モニタ装置のデイスプレイ装置
への表示方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display method for a signal monitor device, and more particularly to a display method for a signal monitor device that monitors the status of signal transmission and reception within a digital data communication network.

従来、信号モニタ装置としては、入力された直
列の信号をブラウン管オシロスコープ、オンライ
ンデータスコープ等により表示するように構成さ
れたものが知られているが、この種の装置では、
例えばオシロスコープに表示された波形では、キ
ヤラクタとしての識別が難しく、データスコープ
に表示されたキヤラクタ表示だけではビツト単位
の波形の変化を識別できないという欠点があつ
た。更に、データの送受信状態を巨視的に把握
し、送受信データの時間関係、誤りの発生個所等
を大ざつぱに把握するというようなことは、従来
の信号モニタ装置においては不可能であつた。
Conventionally, signal monitoring devices are known that are configured to display input serial signals using a cathode ray tube oscilloscope, online data scope, etc.
For example, it is difficult to identify characters in the waveform displayed on an oscilloscope, and it is difficult to identify bit-by-bit changes in the waveform just by character display on the data scope. Furthermore, it has not been possible with conventional signal monitoring devices to macroscopically grasp the state of data transmission and reception, and to roughly grasp the time relationship of transmitted and received data, the locations where errors occur, and the like.

本発明は、従来の信号モニタ装置の上述の如き
欠点を除去し、デジタルデータ通信網内を流れる
信号列を1ビツト対応の波形表示と併せてキヤラ
クタ表示をも行なうことにより、前記通信網と端
末との間の信号送受状態をより広範囲に把握する
ことを可能とする信号モニタ装置の表示方式を提
供することを目的とする。
The present invention eliminates the above-mentioned drawbacks of the conventional signal monitoring device, and displays a signal train flowing within a digital data communication network together with a 1-bit waveform display as well as a character display. It is an object of the present invention to provide a display method for a signal monitoring device that allows a wider understanding of the state of signal transmission and reception between the two.

本発明の上記目的は、データ伝送路に接続さ
れ、該伝送路を流れるデータ信号を引き込むイン
ターフエイス回路と、該インターフエイス回路の
出力信号列から予め定められた約束に基き文字群
を識別する文字識別回路と、表示装置とこれらを
制御する制御回路とを有する信号モニタ装置にお
いて、前記伝送路を流れるデータ信号を表示する
際に、該信号を1ビツト対応に波形で表示すると
ともに、該信号中に含まれる文字を識別してキヤ
ラクタ表示を併せて行なうことを特徴とする信号
モニタ装置の表示方式によつて達成される。
The above object of the present invention is to provide an interface circuit that is connected to a data transmission line and draws in data signals flowing through the transmission line, and a character group that identifies a group of characters based on a predetermined convention from an output signal string of the interface circuit. In a signal monitoring device having an identification circuit, a display device, and a control circuit for controlling these, when displaying the data signal flowing through the transmission path, the signal is displayed in a waveform corresponding to one bit, and the signal is This is achieved by a display method for a signal monitor device that is characterized in that it identifies the characters included in the image and also displays the characters.

以下、本発明の実施例につき図面に基いて詳細
に説明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は本発明をデータ交換回線における信号
列を表示する装置として具体化した実施例の要部
を示すブロツク図である。データ交換回線におい
て用いられるエンベロープ形式の信号は、データ
ビツトの前後にFビツト、Sビツト(制御情報)
がそれぞれ付されているものである。図におい
て、1は前記エンベロープ信号を検出し、その中
のデータと制御情報とを分離するインターフエイ
ス部で、2は上記分離されたデータ信号列から文
字識別を行なう文字識別回路、3はインターフエ
イス部1の出力である制御情報としてのSビツト
と文字識別回路2の出力であるデータおよびレベ
ル/キヤラクタ識別ビツトを記憶するためのバツ
フアメモリである。また、4はマイクロプロセツ
サを内蔵しプログラム制御によりバツフアメモリ
3の内容を読み取り、編集してデイスプレイ制御
部5を介して表示部6に表示するための処理部で
ある。
FIG. 1 is a block diagram showing the main parts of an embodiment of the present invention as a device for displaying a signal string on a data exchange line. The envelope format signal used in the data exchange line has F bits and S bits (control information) before and after the data bits.
are attached to each. In the figure, 1 is an interface unit that detects the envelope signal and separates the data and control information therein, 2 is a character identification circuit that identifies characters from the separated data signal string, and 3 is an interface. This is a buffer memory for storing the S bit as control information which is the output of the unit 1 and the data and level/character identification bit which are the output of the character identification circuit 2. Further, reference numeral 4 denotes a processing section which has a built-in microprocessor and reads the contents of the buffer memory 3 under program control, edits it, and displays it on the display section 6 via the display control section 5.

データ交換回線から引き込まれた信号は、イン
ターフエイス部1においてエンベロープ信号の識
別を行ない、識別されたエンベロープ信号をデー
タと制御信号とに分離して個別に出力する。制御
信号については、そのままバツフアメモリ3の所
定位置に書き込み、データは文字識別回路2に入
力して文字識別を行なつた後、8ビツト単位のデ
ータおよびレベル/キヤラクタ識別ビツトとして
バツフアメモリ3の所定位置に書き込む。この際
制御情報としてのSビツトは、データビツトと時
間軸を一致させるために、1ビツトを6ビツト分
の時間保持してレベル信号として表示する処置が
必要である。
A signal drawn in from a data exchange line is subjected to envelope signal identification in the interface section 1, and the identified envelope signal is separated into data and control signals and output separately. The control signal is written as is at a predetermined location in the buffer memory 3, and the data is input to the character identification circuit 2 for character identification, and then is written to a predetermined location in the buffer memory 3 as data in 8-bit units and level/character identification bits. Write. At this time, in order to match the time axis of the S bit as control information with the data bit, it is necessary to hold one bit for a time equivalent to six bits and display it as a level signal.

文字識別回路2においては、例えば前記データ
交換回線が同期回線の場合は、8ビツトコードで
規定されたJIS7単位コードに従つて同期パターン
を検出して文字識別を行ない、以後は8ビツト単
位にデータ信号列を区切つてバツフアメモリ3に
書き込む。このとき、8ビツトのすべてが“1”
またはすべてが“0”のときはこれをレベルと判
定して、レベル/キヤラクタ識別ビツトを例えば
“0”として書き込み、それ以外はキヤラクタと
判定してレベル/キヤラクタ識別ビツトを例えば
“1”として、前記8ビツトのデータに付加して
書き込む。また、前記データ交換回線が非同期回
線の場合は、スタート/ストツプビツトを検出し
て文字識別を行ない、8ビツト単位でデータ信号
列を区切つてバツフアメモリ3に書き込む。
For example, if the data exchange line is a synchronous line, the character identification circuit 2 detects a synchronous pattern according to the JIS7 unit code specified by the 8-bit code to perform character identification, and thereafter converts the data signal in 8-bit units. Separate columns and write to buffer memory 3. At this time, all 8 bits are “1”
Or, if all of them are "0", this is determined to be a level and the level/character identification bit is written as "0", for example. Otherwise, it is determined to be a character and the level/character identification bit is written as "1", for example. It is added to the 8-bit data and written. If the data exchange line is an asynchronous line, a start/stop bit is detected, character identification is performed, and the data signal string is divided into 8-bit units and written into the buffer memory 3.

この場合、文字識別できなかつたデータはレベ
ル、文字識別できたデータはキヤラクタと判定し
て、レベル/キヤラクタ識別ビツトを、前記8ビ
ツトのデータに付加して書き込む。
In this case, data whose characters cannot be identified are determined to be levels, and data whose characters can be identified are determined to be characters, and level/character identification bits are added and written to the 8-bit data.

バツフアメモリ3に個別に書き込まれた8ビツ
トのデータ、制御情報としてのSビツトおよびレ
ベル/キヤラクタ識別ビツトは、処理部4による
プログラム制御によりバス線経由で読み取られ、
編集されてデイスプレイ制御部5を介してデータ
の波形表示と対応づけられて文字または数字で表
示部6に同時に表示される。
The 8-bit data individually written in the buffer memory 3, the S bit as control information, and the level/character identification bit are read via the bus line under program control by the processing section 4.
The data is edited and simultaneously displayed on the display section 6 in letters or numbers via the display control section 5 in association with the waveform display of the data.

第2図に上記プログラム制御の処理フローを示
す。11において、バツフアメモリ3から8ビツ
トのデータ、Sビツトおよびレベル/キヤラクタ
識別ビツトを読み取り、12においてレベルとキ
ヤラクタとの判定を行なう。レベル/キヤラクタ
識別ビツトが“0”のときはレベルと判定し、1
3においてデータとSビツトについて波形表示を
行なうための編集を行なう。レベル/キヤラクタ
識別ビツトが“1”のときはキヤラクタと判定
し、14においてJIS7ビツトコードをデイスプレ
イ用のコードに変換した後、15においてキヤラ
クタ表示するための編集を行なう。次に16にお
いて全データの読み取りが終了したかどうかのチ
エツクを行ない、YESであれば、17において
データおよびSビツトの波形表示を、18におい
てデータのキヤラクタ表示を同一の表示画面に行
なう。
FIG. 2 shows the processing flow of the program control described above. At step 11, 8-bit data, the S bit and the level/character identification bit are read from the buffer memory 3, and at step 12, the level and character are determined. When the level/character identification bit is “0”, it is determined to be level, and 1
In step 3, data and S bits are edited to display waveforms. When the level/character identification bit is "1", it is determined to be a character, and after converting the JIS 7 bit code into a code for display at step 14, editing is performed at step 15 to display the character. Next, it is checked at 16 whether reading of all the data has been completed, and if YES, the data and S bit waveforms are displayed at 17, and the characters of the data are displayed at 18 on the same display screen.

第3図は上に述べた表示の例を示すものであ
る。第3図aはデータとSビツトとを1ビツト対
応で並列に表示した例であり、Sビツトはレベル
信号として波形表示し、データは波形表示と併せ
てキヤラクタ表示している。図において、20,
24はレベルを表わし、21,22,23はキヤ
ラクタ表示した例を示すもので、例えば21に対
応する波形は、JIS7単位コードで表現されるアル
フアベツトのK、22は同じくアルフアベツトの
A、23は数字の8というキヤラクタを表示して
いることを示すものである。
FIG. 3 shows an example of the display described above. FIG. 3a shows an example in which data and S bit are displayed in parallel in 1-bit correspondence; the S bit is displayed as a waveform as a level signal, and the data is displayed as a character together with the waveform display. In the figure, 20,
24 represents the level, 21, 22, and 23 show an example of character display. For example, the waveform corresponding to 21 is K of the alpha alphabet expressed in the JIS7 unit code, 22 is the A of the alpha alphabet, and 23 is the number. This indicates that the character 8 is displayed.

また、第3図bは、第3図aで表示したデータ
とSビツトのそれぞれの波形のnビツトを1ビツ
トのレベルまたはキヤラクタ有情報に変換して圧
縮した形で表示した例を示すものである。図にお
いて、34,37はレベルを表わし、36はキヤ
ラクタ有情報を表わし、その内容については35
の如く波形の上部に例えば“Cl”と表示して別に
40として具体的なキヤラクタ表示を行なつてい
る。31,32,33はタイミングの区間を矢印
とT1,T2,T3なる記号とで表わし、別に4
1として具体的なタイミング値を表示している。
Furthermore, Fig. 3b shows an example in which n bits of each waveform of the data and S bits displayed in Fig. 3a are converted into 1-bit level or character information and displayed in compressed form. be. In the figure, 34 and 37 represent levels, 36 represents character presence information, and 35
For example, display “Cl” at the top of the waveform and set it separately.
40, specific characters are displayed. 31, 32, and 33 represent timing sections with arrows and symbols T1, T2, and T3, and 4
A specific timing value is displayed as 1.

このような表示方式を採用することにより、信
号シーケンスにおけるビツト単位の詳細な内容の
確認ばかりでなく、巨視的な状況把握が可能とな
る。
By adopting such a display method, it becomes possible not only to check the detailed contents of each bit in the signal sequence, but also to understand the situation macroscopically.

第4図は同期式端末を収容するデジタルデータ
通信網におけるエンベロープ信号をモニタして、
16ビツトを1ビツトに変換して、上り信号と下り
信号とを同時に圧縮表示した例を示すものであ
る。図において、Tは上り信号のデータを、Cは
上り信号のSビツトを、Rは下り信号のデータを
そしてIは下り信号のSビツトをそれぞれ示して
いる。
Figure 4 shows the monitoring of envelope signals in a digital data communication network that accommodates synchronous terminals.
This shows an example in which 16 bits are converted to 1 bit and an upstream signal and a downstream signal are compressed and displayed at the same time. In the figure, T indicates data of the upstream signal, C indicates S bit of the upstream signal, R indicates data of the downstream signal, and I indicates S bit of the downstream signal.

なお、上記実施例においては、信号モニタ装置
を単一のデータ交換回線に接続する場合を例にと
つて説明したが、本発明は時分割多重回線に接続
して該回線中の特定のチヤンネルを抽出して該チ
ヤンネル中のデータ信号のモニタを行なうことも
可能である。この場合には、信号モニタ装置に、
前記時分割多重回線に接続され該回線上の信号を
引き込み多重同期回路に信号を出力する多重回線
インターフエイス部と、前記多重同期回路の出力
により時分割多重回線中の指定のチヤンネルを抽
出するチヤンネル抽出回路とを付加することによ
つて前述の如くモニタを行なうことが可能とな
る。
In the above embodiment, the case where the signal monitoring device is connected to a single data exchange line was explained as an example, but the present invention connects the signal monitor device to a time division multiplex line and connects a specific channel in the line. It is also possible to extract and monitor the data signal in the channel. In this case, the signal monitoring device
a multiple line interface unit that is connected to the time division multiplex line and draws in signals on the line and outputs the signals to a multiplex synchronization circuit; and a channel that extracts a specified channel in the time division multiplex line based on the output of the multiple synchronization circuit. By adding an extraction circuit, it becomes possible to monitor as described above.

以上述べた如く、本発明によれば、データ伝送
路に接続され、該伝送路を流れるデータ信号を引
き込むインターフエイス回路と、該インターフエ
イス回路の出力信号列から予め定められた約束に
基き文字群を識別する文字識別回路と、表示装置
とこれらを制御する制御回路とを有する信号モニ
タ装置において、前記伝送路を流れるデータ信号
を表示する際に、該信号を1ビツト対応に波形で
表示するとともに、該信号中に含まれる文字を識
別してキヤラクタ表示を併せて行なうようにした
ので、データ交換網における端末と交換網との信
号シーケンスのチエツクを簡便に観測、把握する
ことができるようになり、きわめて大きな実用的
効果を奏するものである。特にデータを圧縮して
表示するようにする方法を採用すれば、比較的長
時間にわたる信号の観察も可能となり、より広範
囲の状況を把握が可能になるというより一層大き
な実用的効果を奏するものである。
As described above, according to the present invention, there is provided an interface circuit that is connected to a data transmission path and draws in data signals flowing through the transmission path, and a character group that is generated based on a predetermined convention from the output signal string of the interface circuit. In a signal monitoring device having a character recognition circuit for identifying a character, a display device, and a control circuit for controlling these, when displaying a data signal flowing through the transmission path, the signal is displayed in a waveform corresponding to one bit, and Since the characters included in the signal are identified and the characters are displayed, it is now possible to easily observe and understand the signal sequence between the terminal and the exchange network in the data exchange network. , which has an extremely large practical effect. In particular, if a method is adopted that compresses and displays the data, it will be possible to observe signals over a relatively long period of time, which will have an even greater practical effect in that it will be possible to grasp a wider range of conditions. be.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示す信号モニタ装置
の要部を示すブロツク図、第2図はその処理フロ
ーチヤート、第3図、第4図はそれぞれ表示画面
の例を示す図である。 1:インターフエイス部、2:文字識別回路、
3:バツフアメモリ、4:処理部、5:デイスプ
レイ制御部、6:表示部。
FIG. 1 is a block diagram showing the main parts of a signal monitoring device showing an embodiment of the present invention, FIG. 2 is a processing flowchart thereof, and FIGS. 3 and 4 are diagrams showing examples of display screens, respectively. 1: Interface part, 2: Character identification circuit,
3: Buffer memory, 4: Processing section, 5: Display control section, 6: Display section.

Claims (1)

【特許請求の範囲】[Claims] 1 データ伝送路に接続され、該伝送路を流れる
データ信号を引き込むインターフエイス回路と、
該インターフエイス回路の出力信号列から予め定
めた約束に基いて文字群を識別する文字識別回路
と、表示装置とこれらを制御する制御回路とを有
する信号モニタ装置において、前記伝送路を流れ
るデータ信号を表示する際に、該信号を1ビツト
対応に波形で表示するとともに、該信号中に含ま
れる文字を識別してキヤラクタ表示を併せて行な
うことを特徴とする信号モニタ装置の表示方式。
1 an interface circuit connected to a data transmission path and drawing in data signals flowing through the transmission path;
In a signal monitoring device that includes a character identification circuit that identifies a character group based on a predetermined convention from an output signal string of the interface circuit, a display device, and a control circuit that controls these, a data signal flowing through the transmission path is provided. 1. A display method for a signal monitor device, characterized in that when displaying a signal, the signal is displayed in a waveform corresponding to one bit, and characters included in the signal are identified and characters are displayed.
JP56004770A 1981-01-14 1981-01-14 Indication system of signal monitoring apparatus Granted JPS57117086A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56004770A JPS57117086A (en) 1981-01-14 1981-01-14 Indication system of signal monitoring apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56004770A JPS57117086A (en) 1981-01-14 1981-01-14 Indication system of signal monitoring apparatus

Publications (2)

Publication Number Publication Date
JPS57117086A JPS57117086A (en) 1982-07-21
JPS632184B2 true JPS632184B2 (en) 1988-01-18

Family

ID=11593080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56004770A Granted JPS57117086A (en) 1981-01-14 1981-01-14 Indication system of signal monitoring apparatus

Country Status (1)

Country Link
JP (1) JPS57117086A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6383843U (en) * 1986-11-20 1988-06-01
JPH01296744A (en) * 1988-05-24 1989-11-30 Sharp Corp Monitor for communication line

Also Published As

Publication number Publication date
JPS57117086A (en) 1982-07-21

Similar Documents

Publication Publication Date Title
KR860000118B1 (en) Digital signal processing unit
JPH05168073A (en) Device for inserting and extracting common line signal
JPS62256269A (en) Still image transmission
JPS59114945A (en) Variable length message encoder and decoder in data transmission system
TW301100B (en)
JP3110427B2 (en) Teletext decoder
JPS632184B2 (en)
EP0840520A2 (en) Circuitry for identifying packets of digital data
US7934245B1 (en) Audio and/or video signal transmission system, transmitting apparatus and receiving apparatus thereof
CN112230879B (en) Byte and bit data processing and sending method based on FPGA
JPS58157277A (en) Receiver for character broadcasting
JP3957574B2 (en) Segment division multiplexing apparatus and segment division multiplexing method used therefor
JP2692653B2 (en) Measurement data transfer circuit
JP2528887B2 (en) Signal processing method for connection control of time division exchange
JPH0424699Y2 (en)
JPS59284A (en) Framing code detecting device of character broadcasting
JPH0566778B2 (en)
JP3029253U (en) Monitor identification information control device
JPH0744569B2 (en) Serial data receiving circuit
JPS60213129A (en) Error correcting circuit
JPS62253280A (en) Character signal receiver
JPH04360483A (en) Tele-text decoder circuit
JPH05242613A (en) Address protection circuit
WO2002035837A2 (en) D1 embedded programming interface
JPH01226236A (en) Start-stop data transmission system