JPS63201786A - Resampling circuit - Google Patents

Resampling circuit

Info

Publication number
JPS63201786A
JPS63201786A JP62034295A JP3429587A JPS63201786A JP S63201786 A JPS63201786 A JP S63201786A JP 62034295 A JP62034295 A JP 62034295A JP 3429587 A JP3429587 A JP 3429587A JP S63201786 A JPS63201786 A JP S63201786A
Authority
JP
Japan
Prior art keywords
axis
resampling
data
image data
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62034295A
Other languages
Japanese (ja)
Inventor
Toshio Odaka
小高 敏雄
Makoto Fujioka
誠 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62034295A priority Critical patent/JPS63201786A/en
Publication of JPS63201786A publication Critical patent/JPS63201786A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)

Abstract

PURPOSE:To quickly resample data with a large capacity in a simple constitution by providing a third storage means storing results of multiplication between a weight function, which is preliminarily set in accordance with a Y-axis resampling position, and outputs of respective reading and adding devices. CONSTITUTION:When a Y-axis resampling position 6y2 is designated by a Y-axis resampling position signal 6, an approximate curve is set in accordance with the Y-axis resampling position 6y2, and the weight function corresponding to this approximate curve is set for each of resampling data 20x3a-20x3d. The storage part stores the results of the multiplication between each sampling data 20x3a-20x3d and corresponding weight function. Consequently, the storage part successively outputs multiplication results corresponding to respective resampling data when resampling data 20x3a-20x3d are inputted from reading and adding devices 21-24. An adding part adds outputs of the storage part to output data as resampling data 20x3y2 of X-axis resampling position 2x3 and the Y-axis resampling position 6y2. Thus, a high-speed and large-capacity two-dimensional resampling device is easily realized.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、2次元の座標系に配列されたデータを他の座
標系に投影する際に行われるリサンプリングに関し、特
に画像処理分野で要求される高速。
Detailed Description of the Invention (Industrial Application Field) The present invention relates to resampling performed when data arranged in a two-dimensional coordinate system is projected onto another coordinate system, and particularly relates to resampling that is required in the field of image processing. Fast to be done.

大容量のリサンプリング回路に関するー。Regarding large capacity resampling circuits.

(従来の技術) 従来この種のリサンプリング方式では、汎用コンピュー
タ、アレイプロセッサ等を用いて、各デ−夕毎に座標変
換の計算処理を行っていた。
(Prior Art) Conventionally, in this type of resampling method, a general-purpose computer, an array processor, or the like is used to perform coordinate transformation calculation processing for each data item.

(発明が解決しようとする問題点) 従来の方式では、計算の処理量か多いから大規模且つ高
速なアレイプロセッサが必要であり、装W#i成が複雑
になるという欠点があった。
(Problems to be Solved by the Invention) In the conventional method, a large-scale and high-speed array processor is required due to the large amount of calculation processing, and the W#i implementation is complicated.

本発明は上記問題点に鑑みてなされたもので、簡単な構
成により大容量且つ高速にリサンプリングを実行するこ
とのできるリサンプリング回路を提供することを目的と
する。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a resampling circuit that can perform high-capacity and high-speed resampling with a simple configuration.

(問題点を解決するための手段) 前述の問題点を解決し、上記目的を達成するために本発
明が提供するリサンプリング回路は、X−Y座標のX軸
と平行な複数のX軸線上及びY軸と平行な複数のY軸線
上のそれぞれに一定のデータ間隔で格子状に配置した複
数の画像データを記憶する第1の記憶手段を設けてあり
;前記X軸線の前記各画像データ間に1又は複数の内挿
点を互いに等間隔で設定した位置であるX軸リサンプリ
ング位置に応じて予め設定した重み関数と前記X軸線の
各画像データとの乗算結果を記憶する複数の第2の記憶
手段と、該第2の記憶手段の各出力を加算して該加算結
果を前記X軸線のリサンプリング位置のデータとして出
力する第1の加算手段とで成る読出し加算装置を前記複
数のX軸線に対応して設けてあり;前記Y軸線の前記各
画像データ間に1又は複数の内挿点を互いに等間隔で設
定した位置であるY軸リサンプリング位置に応じて予め
設定した重み関数と前記各読出し加算装置の出力との乗
算結果を記憶する第3の記憶手段を設けてあり;前記複
数のX軸線のリサンプリング位置の各データに対応する
前記第3の記憶手段の各出力を加算して該加算結果を前
記X−Y座標におけるリサンプリング位置のデータとし
て出力する第2の加算手段を設けてあることを特徴とす
る。
(Means for Solving the Problems) In order to solve the above-mentioned problems and achieve the above object, the resampling circuit provided by the present invention has the following advantages: and a first storage means for storing a plurality of image data arranged in a lattice shape at constant data intervals on each of a plurality of Y-axis lines parallel to the Y-axis; A plurality of second memory cells that store the multiplication results of each image data on the X-axis line and a weighting function preset according to the X-axis resampling position, which is a position where one or more interpolation points are set at equal intervals from each other. and a first addition means that adds each output of the second storage means and outputs the addition result as data of the resampling position on the X-axis line. A weight function is provided corresponding to the axis; a weight function is preset according to a Y-axis resampling position, which is a position where one or more interpolation points are set at equal intervals between each image data on the Y-axis. A third storage means is provided for storing the multiplication results with the outputs of the respective read-out adding devices; adding each output of the third storage means corresponding to each data of the resampling position of the plurality of X-axis lines; The present invention is characterized in that a second addition means is provided for outputting the addition result as data of the resampling position in the X-Y coordinates.

(実施例) 第1図は本発明の一実施例を示したブロック図である。(Example) FIG. 1 is a block diagram showing one embodiment of the present invention.

9は画像メモリであり、第2図に黒丸で示すようにX−
Y座標のX軸と平行な複数のX軸線1a。
9 is an image memory, and as shown by the black circle in FIG.
A plurality of X-axis lines 1a parallel to the X-axis of the Y coordinate.

lb、lc、ld・・・及びY軸と平行な複数のY軸線
3a、3b、3c、3d・・・の各軸線上にそれぞれ一
定のデータ間隔で格子状に配置された複数の画像データ
を記憶する。この画像メモリ9は、読出指令信号1に応
じて記憶した画像データを出力する。例えば、画像メモ
リ9は読出指令信号1としてX軸線1aの画像データを
読出す旨の指令信号を入力すると、画像データ30&1
を読出し専用又モリ10に出力し、画像データ30ba
を読出し専用メモリ11に出力し、画像データ30c、
Lを読出し専用メモリ12に出力し、画像データ30d
&を読出し専用メモリ13に出力する。各読出し専用メ
モリ10.11゜12、13にはX軸リブンプリング位
置信号2が与えられる。このX軸リブンプリング位置信
号2は、第2図に示すようにX軸線の各画像データ間に
1又は複数、例えば3個の内挿点を互いに等間隔で設定
した位置であるX軸リサンプリング位置を示す信号であ
る。ここでX軸リブンプリング位置信号2としてX軸リ
サンプリング位z 2 x3を示す旨の信号である場合
を例にとって説明する。X軸リブンプリング位置信号2
によりX軸リサンプリング位z 2 x3が指定される
と、第3図(A)に示すようにX軸リサンプリング位置
2つ3に応じて近似曲線29が設定されており、この近
似曲線29に相応する重み関数が各画像データ30.、
、30.、、30cL。
lb, lc, ld... and a plurality of Y-axes 3a, 3b, 3c, 3d... parallel to the Y-axis, each of which has a plurality of image data arranged in a grid at regular data intervals. Remember. This image memory 9 outputs the stored image data in response to the read command signal 1. For example, when the image memory 9 receives a command signal to read the image data of the X-axis line 1a as the read command signal 1, the image memory 9 receives the image data 30&1.
is read-only or output to the memory 10, and the image data 30ba
is output to the read-only memory 11, and the image data 30c,
L is output to the read-only memory 12, and the image data 30d
& is output to the read-only memory 13. Each read-only memory 10, 11, 12, 13 is provided with an X-axis rib pull position signal 2. The X-axis resampling position signal 2 is a position where one or more, for example, three interpolation points are set at equal intervals between each image data on the X-axis line, as shown in FIG. This is a signal indicating the position. Here, a case where the X-axis resampling position signal 2 is a signal indicating the X-axis resampling position z 2 x3 will be explained as an example. X-axis live pulling position signal 2
When the X-axis resampling position z2x3 is specified by A corresponding weighting function is applied to each image data 30. ,
, 30. ,,30cL.

30d1毎に設定される。各続出し専用メモリio、 
il。
It is set every 30d1. Each continuous output dedicated memory io,
il.

12、13には、各画像データと対応する重み関数との
乗算結果が格納されている。
12 and 13 store the multiplication results of each image data and the corresponding weighting function.

第3図(A)、(B)を参照してXIJIII線1aを
例にとって具体的に説明する。読出し専用メモリ10に
は画像データ30.1と前述の重み関数との乗算結果3
0′IL、Lを格納し、読出し専用メモリ11には画像
データ30bLと前述の重み関数との乗算結果30’b
、を格納し、読出し専用メモリ12には画像データ30
c&と前述の重み関数との乗算結果30′。&を格納し
、読出し専用メモリ13には画像データ30d、Lと前
述の重み関数との乗算結果30’d、Lを格納している
。加算器14は読出し専用メモリ10の出力30′、L
Lと読出し専用メモリ11の出力30′b、Lを加算す
る。加算器15は読出し専用メモリ12の出力30′。
A specific explanation will be given by taking the XIJIII line 1a as an example with reference to FIGS. 3(A) and 3(B). The read-only memory 10 stores the multiplication result 3 of the image data 30.1 and the weighting function described above.
0'IL, L are stored, and the read-only memory 11 stores the multiplication result 30'b of the image data 30bL and the above-mentioned weighting function.
, and image data 30 is stored in the read-only memory 12.
Multiplication result 30' of c& and the weighting function described above. &, and the read-only memory 13 stores the multiplication result 30'd, L of the image data 30d, L and the above-mentioned weighting function. Adder 14 outputs 30', L of read-only memory 10.
L and the output 30'b of the read-only memory 11, L are added. Adder 15 is output 30' of read-only memory 12.

1と読出し専用メモリ13の出力30’dtLとを加算
する。加算器16は加算器14.15の各出力を加算す
る。従って、加算器16は30’a、 +30’b、L
+30’c、−+−3o’dLの加算結果をXIFII
I線1aにおけるX軸リサンプリング位置283のリサ
ンプリングデータ20x3aとして出力する。
1 and the output 30'dtL of the read-only memory 13 are added. Adder 16 adds the outputs of adders 14 and 15. Therefore, the adder 16 is 30'a, +30'b, L
XIFII the addition result of +30'c, -+-3o'dL
It is output as resampling data 20x3a at the X-axis resampling position 283 on the I line 1a.

再び第1図を参照するに4個の読出し専用メモリ10.
11.12.13と3個の加算器14.15.16とで
読出し加算装置21を構成しており、このような内部構
成は他の読出し加算器fi22.23.24.25にお
いても同様である。従って、読出し加算器w22゜23
、24の動作は、前述した読出し加算装置21と同様で
ある。即ち、各読出し加算器W21.22.23゜24
は各XIFI!Imt a、  1 b、 1 c、 
1 dに対応して設けられ、第2図に示すように読出し
加算装置22は、X軸線1bのリサンプリングデータ2
L3bを出力し、読出し加算器W23は、XIFI!I
!ilcのリサンプリングデータ20x3cを出力し、
読出し加算装置24は、X@vlA1dのリサンプリン
グデータ20xSdを出力する。読出し加算器225は
図示しない記憶部17と加算部18を内蔵している。即
ち、記憶部17は読出し専用メモリ10.11.12.
13に相応し、加算部18は加算器14.15.16に
相応する。記憶部17はY軸リサンプリング位置信号6
を入力している。このY軸リサンプリング位置信号6は
、Y軸線の各画像データ間に1又は複数の内挿点、即ち
第2図に示すように3個の内挿点を互いに等間隔(X軸
線における内挿点と同一間隔)に設定した位置のY軸リ
サンプリング位置を示す信号である。
Referring again to FIG. 1, four read-only memories 10.
11, 12, 13 and three adders 14, 15, and 16 constitute the read addition device 21, and this internal configuration is the same for the other read adders fi 22, 23, 24, and 25. be. Therefore, the read adder w22゜23
, 24 are similar to the read adder 21 described above. That is, each read adder W21.22.23°24
is each XIFI! Imt a, 1 b, 1 c,
1d, and as shown in FIG.
L3b is output, and the read adder W23 outputs XIFI! I
! Output ilc resampling data 20x3c,
The read adder 24 outputs resampled data 20xSd of X@vlA1d. The read adder 225 includes a storage section 17 and an addition section 18 (not shown). That is, the storage unit 17 is a read-only memory 10.11.12.
13 and the adder 18 corresponds to the adder 14.15.16. The storage unit 17 stores the Y-axis resampling position signal 6
is being entered. This Y-axis resampling position signal 6 has one or more interpolation points between each image data on the Y-axis, that is, three interpolation points are placed at equal intervals (interpolation points on the X-axis) as shown in FIG. This is a signal indicating the Y-axis resampling position of the position set at the same interval as the point.

ここでY軸リサンプリング位置信号6としてY軸リサン
プリング位置6y2を示す旨の信号である場合を例にと
って説明する。Y軸リサンプリング位置信号6によりY
軸リサンプリング位W 6 y2が指定されると、前述
したX軸線における重み付は処理と同様に、Y軸リサン
プリング位置6y2に応じて近似曲線が設定され、この
近似曲線に相応する重み関数が各リサンプリングデータ
20..a。
Here, a case where the Y-axis resampling position signal 6 is a signal indicating the Y-axis resampling position 6y2 will be explained as an example. Y by Y-axis resampling position signal 6
When the axis resampling position W6y2 is specified, an approximate curve is set according to the Y-axis resampling position 6y2, and a weighting function corresponding to this approximate curve is set in the same manner as in the above-mentioned process for weighting on the X-axis line. Each resampling data 20. .. a.

20z3b 、 20x9c 、 20y圓毎に設定さ
れる。記憶部17は、各リサンプリングデータ20x3
a l 20x3b 。
It is set for each 20z3b, 20x9c, and 20y circle. The storage unit 17 stores each resampling data 20x3.
al 20x3b.

20X3 c 、 20y3 ciと前述の対応する重
み関数との乗算結果を格納している。従って、記憶部1
7は読出し加算器g21.22.23.24がらリサン
プリングデータ20x3a r 20y3b + 20
x3c l 20x3dを入力すると、各リサンプリン
グデータに対応する前述の乗算結果を順次出力する。加
算部18は記憶部17の出力を加算して加算結果を第2
図に示すようにX−Y座標におけるリサンプリング位置
、即ちX軸リサンプリング位z2.、y軸リサンプリン
グ位置6y2のリサンプリングデータ20!3y2とし
て出力する。
The multiplication results of 20X3 c, 20y3 ci and the corresponding weighting functions described above are stored. Therefore, storage unit 1
7 is the resampling data 20x3a r 20y3b + 20 from the read adder g21.22.23.24
When x3c l 20x3d is input, the aforementioned multiplication results corresponding to each resampling data are sequentially output. The adding unit 18 adds the outputs of the storage unit 17 and stores the addition result in the second
As shown in the figure, the resampling position in the X-Y coordinates, that is, the X-axis resampling position z2. , output as resampling data 20!3y2 at the y-axis resampling position 6y2.

以上説明したリサンプリングの動作は他のX軸線、他の
Y軸線についても同様である。
The resampling operation described above is the same for other X-axis lines and other Y-axis lines.

また、第1図実施例はX軸線についてのリサンプリング
を先に実行したが、逆、即ちY軸線についてのリサンプ
リングを先にしてX軸線についてのリサンプリングを後
に実行しても同様である。
Further, in the embodiment shown in FIG. 1, the resampling for the X-axis is performed first, but the same effect can be obtained by performing the resampling for the Y-axis first and then the resampling for the X-axis.

(発明の効果) 以上説明したように本発明を適用すれば簡単な構成によ
り高速且つ、大容量の2次元リサンプリング装置を容易
に実現することができる。
(Effects of the Invention) As explained above, by applying the present invention, a high-speed and large-capacity two-dimensional resampling device can be easily realized with a simple configuration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示したブロック図、第2図
は画像メモリに格納される画像データとリサンプリング
データを示した図、第3図はリサンプリングの概念を示
した概念図である。 9・・・画像メモリ、10〜13・・・読出し専用メモ
リ、14〜16・・・加算器、21〜25・・・読出し
加算装置。
Fig. 1 is a block diagram showing an embodiment of the present invention, Fig. 2 is a diagram showing image data stored in the image memory and resampling data, and Fig. 3 is a conceptual diagram showing the concept of resampling. It is. 9... Image memory, 10-13... Read-only memory, 14-16... Adder, 21-25... Read addition device.

Claims (1)

【特許請求の範囲】 X−Y座標のX軸と平行な複数のX軸線及びY軸と平行
な複数のY軸線のそれぞれの軸線上に一定のデータ間隔
で格子状に配置した複数の画像データを記憶する第1の
記憶手段を設けてあり;前記X軸線の前記各画像データ
間に1又は複数の内挿点を互いに等間隔で設定した位置
であるX軸リサンプリング位置に応じて予め設定した重
み関数と前記X軸線の各画像データとの乗算結果を記憶
する複数の第2の記憶手段と、該第2の記憶手段の各出
力を加算して該加算結果を前記X軸線のリサンプリング
位置のデータとして出力する第1の加算手段とで成る読
出し加算装置を前記複数のX軸線に対応して設けてあり
; 前記Y軸線の前記各画像データ間に1又は複数の内挿点
を互いに等間隔で設定した位置であるY軸リサンプリン
グ位置に応じて予め設定した重み関数と前記各読出し加
算装置の出力との乗算結果を記憶する第3の記憶手段を
設けてあり; 前記複数のX軸線のリサンプリング位置の各データに対
応する前記第3の記憶手段の各出力を加算して該加算結
果を前記X−Y座標におけるリサンプリング位置のデー
タとして出力する第2の加算手段を設けてあることを特
徴とするリサンプリング回路。
[Claims] A plurality of image data arranged in a lattice shape at constant data intervals on each axis of a plurality of X-axis lines parallel to the X-axis and a plurality of Y-axis lines parallel to the Y-axis of the X-Y coordinate. a first storage means for storing; preset according to an X-axis resampling position, which is a position where one or more interpolation points are set at equal intervals between each image data on the X-axis line; a plurality of second storage means for storing the multiplication results of the weighting function and each image data of the X-axis line, and adding each output of the second storage means and resampling the X-axis line using the addition result. A readout and addition device comprising a first addition means for outputting as position data is provided corresponding to the plurality of X-axis lines; one or more interpolation points are mutually set between each of the image data on the Y-axis. A third storage means is provided for storing a multiplication result of a weighting function set in advance according to Y-axis resampling positions, which are positions set at equal intervals, and an output of each of the readout and addition devices; A second adding means is provided for adding each output of the third storage means corresponding to each data of the resampling position on the axis and outputting the addition result as data on the resampling position on the X-Y coordinates. A resampling circuit characterized by:
JP62034295A 1987-02-17 1987-02-17 Resampling circuit Pending JPS63201786A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62034295A JPS63201786A (en) 1987-02-17 1987-02-17 Resampling circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62034295A JPS63201786A (en) 1987-02-17 1987-02-17 Resampling circuit

Publications (1)

Publication Number Publication Date
JPS63201786A true JPS63201786A (en) 1988-08-19

Family

ID=12410165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62034295A Pending JPS63201786A (en) 1987-02-17 1987-02-17 Resampling circuit

Country Status (1)

Country Link
JP (1) JPS63201786A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7120301B2 (en) * 2002-04-10 2006-10-10 National Instruments Corporation Efficient re-sampling of discrete curves

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7120301B2 (en) * 2002-04-10 2006-10-10 National Instruments Corporation Efficient re-sampling of discrete curves

Similar Documents

Publication Publication Date Title
US5173947A (en) Conformal image processing apparatus and method
CA2002663C (en) Method and apparatus for storing, accessing, and processing voxel-based data
US5136662A (en) Image processor for sequential processing of successive regions of an image
JPS6247786A (en) Exclusive memory for adjacent image processing
JPH0233191B2 (en)
US4845767A (en) Image signal processor
JPS63201786A (en) Resampling circuit
KR19990008388A (en) Semiconductor memory with arithmetic function and processing apparatus using same
KR101547366B1 (en) Addressing device for parallel processor
JPS63201787A (en) Resampling circuit
JPH0664606B2 (en) Image processing device
EP0775973B1 (en) Method and computer program product of transposing data
JP2577071B2 (en) Digital signal processor
JPS6336385A (en) Material body motion control system and its device
JP2610817B2 (en) Address generator
JPH0547867B2 (en)
JPS6125192B2 (en)
JP2852050B2 (en) Image processing device
Herland ERS-1 SAR Processing with CESAR
JPS5899835A (en) Picture processor
JPH0375905B2 (en)
JPH01201780A (en) Information processor
JPS6380374A (en) Polygon painting-out device
JPH0863595A (en) Method and device for rotation processing of image
Tzionas et al. New algorithm for three-dimensional minimum cost path planning and its VLSI implementation by means of a three-dimensional cellular automata architecture