JPS63165950A - Common memory system - Google Patents
Common memory systemInfo
- Publication number
- JPS63165950A JPS63165950A JP61313532A JP31353286A JPS63165950A JP S63165950 A JPS63165950 A JP S63165950A JP 61313532 A JP61313532 A JP 61313532A JP 31353286 A JP31353286 A JP 31353286A JP S63165950 A JPS63165950 A JP S63165950A
- Authority
- JP
- Japan
- Prior art keywords
- common memory
- common
- memories
- duplex
- systems
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 55
- 238000004806 packaging method and process Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔概要〕
二重化システムにおける共通メモリを二重化して各シス
テムに分散配置することにより、共通メモリを独立装置
として設けた場合にくらべて電源等のハードウェア量の
節減を図っている。[Detailed Description of the Invention] [Summary] By duplicating the common memory in a duplex system and distributing it to each system, the amount of hardware such as power supply can be reduced compared to when the common memory is provided as an independent device. ing.
本発明は、二重化構成された計算機システムにおける共
通メモリ方式に関する。The present invention relates to a common memory method in a duplex computer system.
オンラインリアルタイム処理を行う計算機システムでは
、障害発生によるシステムのサービス低下や全面的なシ
ステムダウンをなくす必要がある場合、二重化システム
構成が多く採用される。In computer systems that perform online real-time processing, a redundant system configuration is often adopted when it is necessary to prevent system service degradation or complete system down due to the occurrence of a failure.
二重化システムには、一方を現用系とし、他方を予備系
として、現用系に障害が発生した場合９現用系の制御情
報を予備系に移して現用系を予備系に切り替え、予備系
で処理を続行する方式や。In a redundant system, one side is the active system and the other is the backup system, and if a failure occurs in the active system, the control information of the active system is transferred to the backup system, the active system is switched to the backup system, and processing is performed on the backup system. How to proceed.
２つのシステムが並列同期運転し、一方の系に障害が発
生した場合単独運転とする方式などがある。There is a method in which two systems operate in parallel and synchronously, and if a failure occurs in one system, the system operates independently.
このような二重化システムでは、制御情報あるいは処理
データをシステム間で高速転送できる必要があり、この
ための手段として１両システムからアクセス可能な共通
メモリが利用されている。In such a duplex system, it is necessary to be able to transfer control information or processing data between systems at high speed, and a common memory that can be accessed from both systems is used as a means for this purpose.
共通メモリは、二重化システムの各基に共通の要素であ
り、この共通メモリの障害は全システムのダウンにつな
がるため、特に高信頼性が要求される。The common memory is an element common to each base of the duplex system, and a failure in this common memory will bring down the entire system, so particularly high reliability is required.
第４図に、従来の二重化システムの１構成例を示す。FIG. 4 shows an example of the configuration of a conventional duplex system.
図において、１０はＡ系システム、１１はＢ系システム
、１２は共通メモリ、１３．１４はｃｐＵ、１５．１６
はローカルメモリＬＭ、１７．１８はチャネルＣＨ，１
９，２０は共通メモリアダプタＣＭＡ、２１．２２はシ
ステムバスである。In the figure, 10 is the A system, 11 is the B system, 12 is the common memory, 13.14 is the cpU, 15.16
is local memory LM, 17.18 is channel CH, 1
9 and 20 are common memory adapters CMA, and 21 and 22 are system buses.
Ａ系システム１０．Ｂ系システム１１は、それぞれシス
テムバス２１，２２上に共通メモリアダプタＣＭＡＩ９
．２０を置き、共通メモリＣＭＩ２と接続できるように
している。A system 10. The B system 11 has a common memory adapter CMAI9 on the system buses 21 and 22, respectively.
．． 20 so that it can be connected to the common memory CMI2.
共通メモリＣＭ１２は、たとえば第５図に示すように、
Ａ系、Ｂ系各システムのアドレス空間上でローカルメモ
リＬＭ１５，１６と同様に、一定の空間領域を割り当て
られている。The common memory CM12, for example, as shown in FIG.
Similar to the local memories LM15 and LM16, a fixed space area is allocated in the address space of each of the A-system and B-systems.
そして各基のシステムにおいて、ＣＰＵ１３゜１４ある
いはＣＨ１７，１８が、共通メモリＣＭ１２の領域内の
アドレスを指定してアクセス要求ＲＥＡＤ／ＷＲＩ Ｔ
Ｅを行ったとき、共通メモリアダプタＣＭＡ１９は、共
通メモリＣＭ１２をアクセスし、データの読み出しある
いは書き込みを行う。また、コマンド指示によりローカ
ルメモリＬＭ１５．”１６と共通メモリＣＭ１２との間
のＤＭＡ制御も行う。Then, in each system, the CPU 13, 14 or CH 17, 18 issues an access request READ/WRI T by specifying an address within the area of the common memory CM12.
When performing E, the common memory adapter CMA19 accesses the common memory CM12 and reads or writes data. In addition, the local memory LM15. 16 and the common memory CM12.
この共通メモリＣＭ１２は、ハードウェア上。This common memory CM12 is on hardware.
筐体が各基のシステムから独立しており、電源等も独自
にそなえた構造となっている。The casing is independent from each system, and has its own power supply.
このような二重化システムの構成について信頼度モデル
を考えると、第６図のように二重系に含まれない共通メ
モリＣＭによりシステム全体の信頼度が決定されること
がわかる。When considering the reliability model for the configuration of such a duplex system, it can be seen that the reliability of the entire system is determined by the common memory CM that is not included in the duplex system, as shown in FIG.
したがって、二重化システムの（ｆ軸度をさらに高める
ためには、共通メモリＣＭ自体も二重化する必要があり
、たとえば第７図に示すような構成がとられる。Therefore, in order to further increase the (f-axis degree) of the duplex system, the common memory CM itself must also be duplexed, and for example, a configuration as shown in FIG. 7 is adopted.
第７図において、２３．２４はそれぞれＡ系とＢ系のＣ
ＭＡからの制御線である。In Figure 7, 23.24 is C of A system and B system, respectively.
This is the control line from MA.
２５．２６はそれぞれＡ系とＢ系からのデータバス、２
７．２８はそれぞれＡ系とＢ系のアクセス制御を行うＡ
系制御部とＢ系制御部である。25.26 are data buses from A system and B system, respectively, 2
7.28 is A that controls access to system A and system B, respectively.
They are a system control section and a B system control section.
２９はＡ系又はＢ系からのアクセス要求が競合したとき
の優先制御を行う競合制御部である。Reference numeral 29 denotes a contention control unit that performs priority control when access requests from the A system or the B system conflict.
３０．３１は二重化されたメモリのＲＡＭＡおよびＲＡ
ＭＢである。30.31 is RAM and RA of dual memory
It is MB.
３２．３３はそれぞれ共通メモリ１２内のＡ系とＢ系の
要素に対する電源である。32 and 33 are power supplies for the A-system and B-system elements in the common memory 12, respectively.
従来の二重化システムにおける共通メモリは。 Common memory in conventional duplex systems.
二重化系から外れているため、信頼度を高めるための特
別な設計が必要であった。このため、たとえば共通メモ
リ内を二重化構造とする方法がとられるが、その結果電
源などのハードウェア量が増加し、高価格となるととも
に、筐体、実装規模が大型化し、システムの小型化を図
るうえで支障となっていた。Since it is outside the duplex system, a special design was required to increase reliability. For this reason, for example, a method is adopted in which the common memory has a redundant structure, but this results in an increase in the amount of hardware such as a power supply, resulting in high prices, as well as an increase in the size of the chassis and implementation, making it difficult to downsize the system. This was a hindrance to achieving this goal.
本発明は、二重化システムにおける共通メモリを、独立
構造とするのではなく、各基に分散して配置することに
より、電源等の共通化による実装効率の向上と、コンパ
クト化とを図るものである。The present invention aims to improve the implementation efficiency and make the system more compact by sharing the power supply, etc., by distributing the common memory in the duplex system to each unit instead of making it an independent structure. .
第１図に２本発明の原理的構成を示す。FIG. 1 shows the basic configuration of the present invention.
第１図において。In FIG.
１０．１１は二重化システムを構成するＡ系システムと
Ｂ系システムである。10.11 is an A system and a B system that constitute a duplex system.
１３．１４は、Ａ系とＢ系のＣＰＵである。13 and 14 are CPUs of A system and B system.
１５．１６は、Ａ系とＢ系のローカルメモリＬＭである
。15 and 16 are local memories LM of A system and B system.
１７．１８は、Ａ系とＢ系のチャネルＣＨである。17.18 are channels CH of A system and B system.
１９．２０は、Ａ系とＢ系の共通メモリアダプタＣＭＡ
である。19.20 is a common memory adapter CMA for A series and B series
It is.
３４．３５は、二重化された共通メモリＣＭ＃Ａ、ＣＭ
＃Ｂである。34.35 are duplicated common memories CM#A, CM
#B.
３６．３７は、二重化されたメモリ本体のＲＡＭＡ、Ｒ
ＡＭＢである。36.37 is the RAM of the dual memory main body, R
It is AMB.
３８．３９は、二重化された競合制御部である。38 and 39 are duplicated contention control units.
４０．４１は、Ａ系とＢ系の電源である。40.41 is the power supply for A system and B system.
二重化された共通メモリのＣＭ＃ＡとＣＭ＃Ｂは、それ
ぞれＡ系システム１ｏとＢ系システム１１の各筐体内に
分散して実装され、またそれぞれが両系の共通メモリア
ダプタＣＭＡ １９およびＣＭＡ２０に接続される。Duplicated common memories CM#A and CM#B are installed in a distributed manner within the chassis of the A-system 1o and B-system 11, respectively, and are connected to the common memory adapters CMA 19 and CMA20 of both systems, respectively. Connected.
さらに電源４０．４１は、それぞれの系における共通メ
モリを含む全ての要素に共通に電圧を供給する。Further, power supplies 40, 41 commonly supply voltage to all elements including the common memory in each system.
第１図に示された本発明の構成において、Ａ系システム
１０．Ｂ系システム１１の各要素と共通メモリＣＭ＃Ａ
、ＣＭ＃Ｂとは、第２図の信頼度モデルに示すように完
全に二重化された構成となっている。In the configuration of the present invention shown in FIG. 1, the A system 10. Each element of B system 11 and common memory CM#A
, CM#B have a completely duplicated configuration as shown in the reliability model of FIG.
Ａ系システム１０とＢ系システム１１とが現用系と予備
系として切り替え使用される場合、共通メモリＣＭ＃Ａ
とＣＭ＃Ｂも同様に現用系と予備系とに切り替えて使用
される。しかし、ＣＭ＃ＡとＣＭ＃Ｂとを同時並列動作
とし、一方に障害が発生した時にのみ、正常な方の単独
動作とすることも可能である。When the A system 10 and the B system 11 are switched and used as the active system and the backup system, the common memory CM#A
and CM#B are similarly used by switching between the active system and the standby system. However, it is also possible to cause CM#A and CM#B to operate in parallel at the same time, and only when a failure occurs in one of them, cause the normal one to operate independently.
ＣＭ＃ＡとＣＭ＃Ｂとは、そ′れぞれＡ系システム１０
とＢ系システム１１の各筐体内に実装され。CM#A and CM#B are A system 10 respectively.
and are mounted in each case of the B system 11.
専用の電源は不要であるから実装効率が上がり。Implementation efficiency is increased because a dedicated power supply is not required.
またハードウェア看も削減できる。Additionally, hardware requirements can be reduced.
第３図に９本発明を適用した二重化システムの１実施例
構成を示す。FIG. 3 shows the configuration of an embodiment of a duplex system to which the present invention is applied.
第３図において。In fig.
１０．１１は、それぞれＡ系システム、Ｂ系システムで
ある。10.11 are the A system and B system, respectively.
１３．１４は、それぞれＣＰＵである。13 and 14 are CPUs, respectively.
１５．１６は、それぞれローカルメモリＬＭである。15 and 16 are local memories LM, respectively.
１９．２０は、それぞれ共通メモリアダプタＣＭＡであ
る。19 and 20 are common memory adapters CMA, respectively.
３４．３５は、それぞれ共通メモリＣＭ＃Ａ。34 and 35 are common memories CM#A, respectively.
ＣＭ＃Ｂである。It is CM#B.
４０．４１は、それぞれ電源である。40 and 41 are power supplies, respectively.
４２ないし４５は、それぞれファイルアダプタＦＡであ
る。42 to 45 are file adapters FA, respectively.
４６ないし４９は、それぞれディスクコントローラＤＣ
である。46 to 49 are disk controllers DC, respectively.
It is.
５０ないし５３は、それぞれディスク装置ＤＵである。50 to 53 are disk devices DU, respectively.
５４．５５は、それぞれ回線アダプタＬＡである。54 and 55 are line adapters LA, respectively.
５６は１回線切り替えスイッチＬＳＷである。56 is a single line changeover switch LSW.
Ａ系システム１０とＢ系システム１１のいずれか一方（
たとえばＡ系）が現用系システムで、他方（Ｂ系）が予
備系システムである。Either one of the A system 10 and the B system 11 (
For example, system A) is the active system, and the other system (system B) is the backup system.
共通メモリＣＭ＃Ａ、ＣＭ＃Ｂも、現用系と予備系の切
り替えにしたがって切り替えられる。The common memories CM#A and CM#B are also switched in accordance with switching between the active system and the standby system.
各基のファイルアダプタＦＡ４２．ＦＡ４４は。File adapter FA42 for each group. FA44 is.
それぞれディスクコントローラＤＣ４６，ＤＣ４８を介
して、自系のディスク装置ＤＵ５０．ＤＵ５２に接続さ
れる。The self-system disk devices DU50. Connected to DU52.
各基のファイルアダプタＦＡ４３．ＦＡ４５は。File adapter FA43 for each group. FA45 is.
それぞれ自系と他系の２つのディスクコントローラＤＣ
４７，ＤＣ４９に共に接続され９両系でディスク装ｆＤ
Ｕ５１．ＤＵ５３をクロスコールができるとともに、ポ
リニームの二重化が可能な構成となっている。Two disk controller DCs, one for the own system and one for the other system.
47, connected to DC49 together, 9 systems with disk storage fD
U51. The configuration allows cross-calling of DU53 and duplication of polynemes.
回線５７は１回線切り替えスイッチ５６により。The line 57 is connected by a single line changeover switch 56.
通常はＡ系システム１０のＬＡ５４に接続されており、
Ａ系システムに障害が発生した場合、Ｂ系システム１１
のＬＡ５５に接続を切り替えられる。It is usually connected to LA54 of the A system 10,
If a failure occurs in the A system, the B system 11
The connection can be switched to LA55.
このような二重化構成により、業務を実行中の現用系に
障害が発生したとき、直ちに必要なデータを共通メモリ
を介して予備系に転送し、予備系で中断なしに業務の実
行を引き継ぐことができる。With such a redundant configuration, when a failure occurs in the active system that is executing a job, the necessary data is immediately transferred to the backup system via the common memory, and the backup system can take over execution of the job without interruption. can.
本発明によれば、二重化システムの共通メモリは、各基
に分散配置され、従来の独立して筐体の共通メモリにく
らべて電源の削減と実装効率の向上が図られ、システム
の小型化が可能となる。According to the present invention, the common memory of a redundant system is distributed in each base, which reduces power consumption and improves implementation efficiency compared to conventional common memory that is installed independently in a chassis, resulting in system downsizing. It becomes possible.
第１図は本発明の原理的構成図、第２図は本発明の構成
による信頼度モデルの説明図、第３図は本発明の１実施
例の構成図、第４図は従来の二重化システムの１例の構
成図、第５図は従来の二重化システムのアドレス空間の
説明図、第６図は第４図に示す従来システムの信頼度モ
デルの説明図。
第７図は従来の共通メモリの１例の構成図である。
第１図中。
１０：Ａ系システム
１１：Ｂ系システム
１９．２０：共通メモリアダプタＣＭＡ３４：共通メモ
リＣＭ＃Ａ
３５：共通メモリＣＭ＃Ｂ
４０．４１：電源
特許出願人 バナファコム株式会社（外１名）代 理
人 弁理士 長谷用 文廣（外１名）本＃明り原理的稗
へ。
＄１［２１
４Ｊ ａＦＩ Ｉ）躬啄ｈ ＋ｚよろ’Ｉｔ １ｍ７１
モーデ°）し第 ２ 図
本発明っ１央花例揖八゛
第 ３ 凹
４工釆め二重化システムつ１伊ｊ
′＄４ 圀
二／重イしシステムり丁ドレス空間
第 ５ ｒＡFig. 1 is a diagram of the basic configuration of the present invention, Fig. 2 is an explanatory diagram of a reliability model based on the configuration of the present invention, Fig. 3 is a block diagram of an embodiment of the present invention, and Fig. 4 is a conventional duplex system. FIG. 5 is an explanatory diagram of an address space of a conventional duplex system, and FIG. 6 is an explanatory diagram of a reliability model of the conventional system shown in FIG. 4. FIG. 7 is a configuration diagram of an example of a conventional common memory. In Figure 1. 10: A-system system 11: B-system system 19.20: Common memory adapter CMA34: Common memory CM#A 35: Common memory CM#B 40.41: Power supply patent applicant Vanafacom Co., Ltd. (one other person) representative
A book written by Fumihiro Hase (one other person), a patent attorney. $1 [21 4J aFI I) 躬akuh +z Yoro'It 1m71
(Mode°) Figure 2 Invention Example 1 Example 3 Concave 4-work duplex system 1 Ij '$4 2/Double system 5 rA
Claims (1)
モリを介して結合されている二重化システムにおいて、
共通メモリを二重化し、二重化した共通メモリ（３４、
３５）の各々を２つの系のシステム内に分散配置したこ
とを特徴とする共通メモリ方式。In a duplex system in which two systems, each with an independent structure, are connected via a common memory,
Duplicate common memory and duplicate common memory (34,
35) is distributed in two systems.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61313532A JPS63165950A (en) | 1986-12-27 | 1986-12-27 | Common memory system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61313532A JPS63165950A (en) | 1986-12-27 | 1986-12-27 | Common memory system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63165950A true JPS63165950A (en) | 1988-07-09 |
Family
ID=18042448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61313532A Pending JPS63165950A (en) | 1986-12-27 | 1986-12-27 | Common memory system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63165950A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713789A (en) * | 1988-12-09 | 1995-01-17 | Tandem Comput Inc | Memory management system in fault-tolerant computer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51117847A (en) * | 1975-04-10 | 1976-10-16 | Toshiba Corp | Multi-microcomputer |
| JPS5650451A (en) * | 1979-10-02 | 1981-05-07 | Meidensha Electric Mfg Co Ltd | Multiaccess system of multimicrocomputer |
| JPS61240359A (en) * | 1985-04-18 | 1986-10-25 | Oki Electric Ind Co Ltd | Inter-microprocessor data transmission system |
-
1986
- 1986-12-27 JP JP61313532A patent/JPS63165950A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51117847A (en) * | 1975-04-10 | 1976-10-16 | Toshiba Corp | Multi-microcomputer |
| JPS5650451A (en) * | 1979-10-02 | 1981-05-07 | Meidensha Electric Mfg Co Ltd | Multiaccess system of multimicrocomputer |
| JPS61240359A (en) * | 1985-04-18 | 1986-10-25 | Oki Electric Ind Co Ltd | Inter-microprocessor data transmission system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713789A (en) * | 1988-12-09 | 1995-01-17 | Tandem Comput Inc | Memory management system in fault-tolerant computer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6519680B2 (en) | Disk array controller, its disk array control unit, and increase method of the unit | |
| US5596708A (en) | Method and apparatus for the protection of write data in a disk array | |
| JP3237736B2 (en) | Matrix structure of data storage device | |
| US20030065836A1 (en) | Controller data sharing using a modular DMA architecture | |
| JPH08328760A (en) | Disk array device | |
| JPH09146842A (en) | Storage subsystem | |
| US5991852A (en) | Cache ram using a secondary controller and switching circuit and improved chassis arrangement | |
| JP3987241B2 (en) | Inter-system information communication system | |
| JP2001134487A (en) | Disk array device | |
| JP4721379B2 (en) | Storage system, disk control cluster, and disk control cluster expansion method | |
| JPS63165950A (en) | Common memory system | |
| JP2002215337A (en) | Disc array system | |
| CN1363998A (en) | Duplex equipment and method for large scale system | |
| JP2001290608A (en) | Disk controller | |
| JP3186725B2 (en) | Disk array control device, disk array control system, method thereof, and storage medium storing program | |
| JP2007018539A (en) | Disk array control device, and disk array control unit | |
| JPH02294723A (en) | Duplex control method for auxiliary memory device | |
| JP2904266B2 (en) | Memory connection controller that can cope with bus degradation | |
| JP2001142730A (en) | Control system for cpu access space | |
| JP3112280B2 (en) | Computer system | |
| JPH06301568A (en) | Duplex processor system | |
| JPS62169244A (en) | System for writing data simultaneously on both systems of duplex memory | |
| KR20010026668A (en) | Storage apparatus for exchange | |
| JP2002222063A (en) | Disk array device and its data restoring method | |
| JPS63165948A (en) | Interface system for common memory |