JPS63104167A - Deciding system for boot strap processor - Google Patents
Deciding system for boot strap processorInfo
- Publication number
- JPS63104167A JPS63104167A JP25131586A JP25131586A JPS63104167A JP S63104167 A JPS63104167 A JP S63104167A JP 25131586 A JP25131586 A JP 25131586A JP 25131586 A JP25131586 A JP 25131586A JP S63104167 A JPS63104167 A JP S63104167A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- identification data
- processors
- identification number
- identification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 230000005856 abnormality Effects 0.000 claims description 13
- 238000013500 data storage Methods 0.000 claims description 8
- 238000004092 self-diagnosis Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 241000723353 Chrysanthemum Species 0.000 description 1
- 235000005633 Chrysanthemum balsamita Nutrition 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明はブートプロセッサ決定方式に関し、さらに詳
細にいえば、複数のプロセッサを共通バスにより有機的
に結合し、共通バスに入出力制御部、共通メモリ等を接
続することにより、個々のプロセッサが有している能力
以上の処理能力を発揮することができるようにしたマル
チプロセッサシステムにおいて、イニシャルプログラム
をロードすべきブートプロセッサを自動的に決定するた
めの方式に関する。[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a boot processor determination method, and more specifically, a plurality of processors are organically coupled by a common bus, and an input/output control unit, Automatically determines the boot processor to which the initial program should be loaded in a multiprocessor system that can demonstrate processing power greater than that of individual processors by connecting common memory, etc. Regarding the method for
〈従来の技術〉
従来から各種データ処理の分野において、処理容量が飛
躍的に増加し、或は要求される処理時間が飛躍的に短く
なっており、このような要求に対処するために、
■ 処理容量が多く、しかも処理速度が速い高速プロセ
ッサを使用すること、
■ 各プロセッサとして処理容量が余り多くなく、しか
も処理速度も余り速くないプロセッサを複数個、共通バ
スにより有機的に結合させることにより、処理容量の増
加、および処理時間の短縮を達成すること
の２通りの対処が考えられ、実際に使用されている。<Prior art> In the field of various data processing, the processing capacity has increased dramatically and the required processing time has decreased dramatically.In order to meet these demands, ■ By using a high-speed processor with a large processing capacity and high processing speed, ■ By organically coupling multiple processors, each of which does not have a large processing capacity and whose processing speed is not very fast, through a common bus. Two approaches have been considered and are actually used: increasing processing capacity and shortening processing time.
上記２通りの対処のうち、■の対処についてみれば、全
てのプロセッサに全く障害が発生していない状態におい
て最も優れた処理能力を発揮することができるのである
が、何れかのプロセッサに障害が発生した場合には、他
のプロセッサに処理を分担させることにより、システム
全体としての処理を行なわせることが可能である。Of the two methods above, if we look at the method (①), the best processing power can be achieved when all processors have no faults, but if any processor has a fault. If this occurs, it is possible to have other processors share the processing, allowing the entire system to perform the processing.
この場合において、全てのプロセッサが同一のプログラ
ムを有しているのではなく、何れか１つのプロセッサの
みが、スタートアッププログラムを固定したＲＯＭを有
しており（以下、このようなプロセッサをブートプロセ
ッサと略称する）、このブートプロセッサのみに対して
イニシャルプログラムをロードすることができる構成が
原始的に採用される。In this case, not all processors have the same program, but only one processor has a ROM in which the startup program is fixed (hereinafter, such a processor will be referred to as a boot processor). (abbreviated)), a configuration in which an initial program can be loaded only to this boot processor is originally adopted.
しかし、このようなマルチプロセッサシステムにおいて
は、スタートアッププログラムを有しているＲＯＭとス
タートアッププログラムを有していないＲＯＭとが混在
することになり、保守性が悪くなるという問題があるの
みならず、ブートプロセッサに故障が発生している場合
には、マルチプロセッサシステム全体が動作不可能な状
態になってしまうという問題がある。However, in such a multiprocessor system, ROMs that have a startup program and ROMs that do not have a startup program coexist, which not only poses problems of poor maintainability but also If a processor malfunctions, there is a problem in that the entire multiprocessor system becomes inoperable.
このような点を考慮して、従来から、
第３図に示すように、複数のプロセッサ（２１ａ）（２
１ｂ）・・・（２Ｉｎ）を共通バス（２２）により有機
的に結合しているとともに、隣合うプロセッサ同士（物
理的な位置関係ではなく、予め設定されている論理アド
レスに基いて定まるプロセッサ同士）の間に状態監視信
号線（２３ａ）（２３ｂ）−（２３ｎ） （以下、デ
ィジーチェーンと略称する）を接続した構成のマルチプ
ロセッサシステム
が提供されていた。Considering these points, conventionally, as shown in FIG. 3, a plurality of processors (21a) (2
1b) ... (2In) are organically connected by a common bus (22), and adjacent processors (processors determined based on preset logical addresses rather than physical positional relationships) A multiprocessor system has been provided in which status monitoring signal lines (23a) (23b)-(23n) (hereinafter referred to as a daisy chain) are connected between the two terminals.
即ち、第３図に示す構成のマルチプロセッサシステムに
おいては、電源投入後、各プロセッサにおいてディジー
チェーンによる入力信号レベルを判別することにより、
自己がブートプロセッサであるか否かを判別することが
でき、当該プロセッサに対してイニシャルプログラムを
ロードすることにより、マルチプロセッサシステム全体
としての稼動を行なわせることができる。That is, in the multiprocessor system configured as shown in FIG. 3, after power is turned on, each processor determines the input signal level by the daisy chain.
It is possible to determine whether or not the processor itself is a boot processor, and by loading an initial program to the processor, it is possible to operate the multiprocessor system as a whole.
〈発明が解決しようとする問題点〉
上記第３図の構成のマルチプロセッサシステムにおいて
は、ディジーチェーンの最も上位のプロセッサ（ブート
プロセッサ）に故障が発生している場合には、マルチプ
ロセッサシステム全体という動作立上りが不可能になっ
てしまうという問題がある。<Problems to be Solved by the Invention> In the multiprocessor system configured as shown in Figure 3 above, if a failure occurs in the highest processor (boot processor) in the daisy chain, the entire multiprocessor system There is a problem in that it becomes impossible to start up the operation.
また、予め各プロセッサ同士の間のディジーチェーンの
接続が定められているのであるから、処理内容の変化に
対応させてプロセッサ数を増減させようとすれば、ディ
ジーチェーンの接続作業が必要になり、簡単にはプロセ
ッサ数を増減させることができないという問題があると
ともに、マルチプロセッサシステムの立上げ時にのみ使
用するディジーチェーンを設ける必要があるので、ハー
ドウェアの負担が大きくなってしまうという問題もある
。Furthermore, since the daisy chain connections between each processor are determined in advance, if you want to increase or decrease the number of processors in response to changes in processing content, you will need to connect the daisy chains. There is a problem that the number of processors cannot be easily increased or decreased, and there is also a problem that the burden on the hardware increases because it is necessary to provide a daisy chain that is used only when starting up a multiprocessor system.
〈発明の目的〉
この発明は上記の問題点に鑑みてなされたものであり、
ブートプロセッサの決定を自動的に、かつ確実に行なう
ことができるとともに、プロセッサ数の増減に簡単に対
処することができるブートプロセッサ決定方式を提供す
ることを目的としている。<Object of the invention> This invention was made in view of the above problems,
It is an object of the present invention to provide a boot processor determination method that can automatically and reliably determine a boot processor and can easily cope with an increase or decrease in the number of processors.
く問題点を解決するための手段〉
上記の目的を達成するための、この発明のブートプロセ
ッサ決定方式は、各プロセッサのメモリにスタートアッ
ププログラムを格納するとともに、外部操作により各プ
ロセッサ毎に識別番号を設定しておき、電源投入後に遂
行される自己診断処理の結果、異状が発生していないと
診断された場合に、各プロセッサにより、共通メモリの
自己の識別番号に対応する識別データ格納領域に自己の
識別データを格納し、全てのプロセッサによる識別デー
タ格納動作が終了した後に、各プロセッサにより上記識
別データ格納領域に格納されている自己の識別データが
最も高いプライオリティを有しているか否かを判別し、
最も高いプライオリティを有していると判別された識別
データに対応するプロセッサを、イニシャルプログラム
がロードされるブートプロセッサとするものである。Means for Solving the Problems> In order to achieve the above object, the boot processor determination method of the present invention stores a startup program in the memory of each processor, and assigns an identification number to each processor by external operation. If the self-diagnosis process performed after power-on determines that no abnormality has occurred, each processor will save the self data to the identification data storage area corresponding to its own identification number in the common memory. After the identification data storage operation by all processors is completed, each processor determines whether its own identification data stored in the identification data storage area has the highest priority. death,
The processor corresponding to the identification data determined to have the highest priority is set as the boot processor into which the initial program is loaded.
但し、上記識別データとしては、外部操作により設定さ
れた識別番号であってもよく、或は、予め設定されてい
る所定の数値データであってもよい。However, the identification data may be an identification number set by an external operation, or may be predetermined numerical data set in advance.
く作用〉
以上のブートプロセッサ決定方式であれば、複数のプロ
セッサを共通バスにより有機的に結合し、共通バスに入
出力制御部、共通メモリ等を接続することにより、個々
のプロセッサが有している能力以上の処理能力を発揮さ
せるマルチプロセッサシステムにおいて、先ず、外部操
作により各プロセッサ毎に識別番号を設定しておく。Effect> With the above boot processor determination method, multiple processors are organically connected via a common bus, and the input/output control unit, common memory, etc. are connected to the common bus. In a multiprocessor system that exhibits a processing capacity greater than the current capacity, an identification number is first set for each processor by external operation.
そして、電源投入後には、各プロセッサにおいて、自己
診断処理を遂行することにより、自己に異状が発生して
いるか否かを診断し、異状が発生していないと診断され
た場合に、各プロセッサにより、共通メモリの自己の識
別番号に対応する識別データ格納領域に自己の識別デー
タを格納する。After the power is turned on, each processor performs a self-diagnosis process to diagnose whether or not an abnormality has occurred in itself, and if it is diagnosed that no abnormality has occurred, each processor , stores its own identification data in the identification data storage area corresponding to its own identification number in the common memory.
次いで、異状が発生していない全てのプロセッサによる
識別データ格納動作が終了した後に、各プロセッサによ
り上記識別データ格納領域に格納されている自己の識別
データが最も高いプライオリティを存しているか否かを
判別し、最も高いプライオリティを有していると判別さ
れた場合に、自己をイニシャルプログラムがロードされ
るブートプロセッサとし、自己のメモリに格納しである
スタートアッププログラムに基いてマルチプロセッサシ
ステム立上げのためのイニシャルプログラムをロードす
ることができる。Next, after all processors in which no abnormality has occurred have finished their identification data storage operations, each processor determines whether its own identification data stored in the identification data storage area has the highest priority. If it is determined that the processor has the highest priority, it becomes the boot processor into which the initial program is loaded, stores it in its own memory, and starts the multiprocessor system based on the startup program. The initial program can be loaded.
したがって、電源投入時に自己診断を行なった結果、異
状が発生していないと判別された複数のプロセッサのう
ち、最も高いプライオリティを有する忠別データに対応
するプロセッサが自動的にブートプロセッサとして機能
し、マルチプロセッサシステム全体としての立上げを遂
行することができる。Therefore, among multiple processors that are determined to have no abnormality as a result of self-diagnosis when the power is turned on, the processor corresponding to the data with the highest priority automatically functions as the boot processor, and The entire processor system can be started up.
また、上記識別データが、外部操作により設定された識
別番号である場合にも、或は、予め設定されている所定
の数値データである場合にも、上記と同様に最も高いプ
ライオリティを有する識別データに対応するプロセッサ
が自動的にブートプロセッサとして機能し、マルチプロ
セッサシステム全体としての立上げを遂行することがで
きる。Furthermore, even if the above-mentioned identification data is an identification number set by an external operation or a predetermined numerical data set in advance, the identification data with the highest priority is the same as above. A processor corresponding to the above automatically functions as a boot processor, and can start up the entire multiprocessor system.
〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。<Example> Hereinafter, embodiments will be described in detail with reference to the accompanying drawings showing examples.
第２図はこの発明の障害プロセッサ検出方式を適用する
ためのマルチプロセッサシステムの概略構成を示すブロ
ック図であり、複数のプロセッサ（ｌａ）（ｌｂ）・・
・（１ｎ）を共通バス（２）により有機的に結合してい
るとともに、共通バス（２）に対して共通メモリ（３）
を接続している。そして、上記共通メモリ（３）には、
識別番号格納用の記憶領域（４）が指定されている。尚
、上記全てのプロセッサ（ｌａ） （ｌｂ）・・・（Ｉ
ｎ）には、スタートアッププログラムを含む互に同形の
システムプログラムが格納されたＲＯＭ （図示せず）
、および識別番号設定用の操作部（ｌ １ａ）（ｌｌｂ
）・・・（ｌｌｎ）が設けられている。FIG. 2 is a block diagram showing a schematic configuration of a multiprocessor system to which the faulty processor detection method of the present invention is applied, and includes a plurality of processors (la) (lb)...
・(1n) are organically connected by a common bus (2), and a common memory (3) is connected to the common bus (2).
are connected. Then, in the common memory (3),
A storage area (4) for storing an identification number is designated. In addition, all the above processors (la) (lb)...(I
n) is a ROM (not shown) storing mutually identical system programs including a startup program.
, and an operation section (l 1a) (llb) for setting the identification number.
)...(lln) are provided.
上記記憶領域（４）は、予め設定された数の識別番号に
対応する割当て領域（４ａ） （４ｂ）・・・（４ｎ）
を宜しており、電源没入後に各プロセッサが自己診断ブ
ロダラムを遂行して、自己に異状が発生していないと診
断した場合に、操作部により設定された自己の識別番号
が対応する割当て領域に書込まれる。The storage area (4) is an allocated area (4a) (4b)...(4n) corresponding to a preset number of identification numbers.
When each processor performs a self-diagnosis program after power is turned on and diagnoses that no abnormality has occurred, the self-identification number set by the operation panel is assigned to the corresponding allocated area. written.
第１図はこの発明のブートプロセッサ決定方式を説明す
るフローチャートであり、ステップ■において電源が投
入された場合には、各プロセッサにより直ちに、共通バ
ス（′２Ｊの上のシステム状態監視線（図示せず）をア
クティブにした後、ステップ■において各プロセッサが
自己診断プログラムを遂行することにより自己診断を行
ない、ステップ■において上記記憶領域（４）のうち、
操作部により設定された識別番号に対応する割当て領域
に自己の識別番号を書込み、ステップ■において、共通
バス（２１の上のシステム状態監視線がリリースされて
いるか否かを判別する。FIG. 1 is a flowchart illustrating the boot processor determination method of the present invention. When the power is turned on in step After activating the storage area (4), each processor performs a self-diagnosis by executing a self-diagnosis program in step (2), and in step (2), the memory area (4) is activated.
The device writes its own identification number in the allocated area corresponding to the identification number set by the operation unit, and in step (2) it is determined whether the system status monitoring line on the common bus (21) is released.
上記ステップ■においてシステム状態監視線がリリース
されていないと判別された場合には、ステップ■におい
て、予め設定された所定時間システム状態監視線のリリ
ースが行なわれていないか否かを判別し、所定時間以内
であると判別された場合には、再びステップ■の判別を
行なうが、所定時間に達したと判別された場合には、ス
テップ■において各プロセッサが異状処理を行なう。If it is determined that the system status monitoring line has not been released in step (2) above, then in step (2) it is determined whether or not the system status monitoring line has been released for a preset period of time, and If it is determined that the time has elapsed, the determination in step (2) is performed again, but if it is determined that the predetermined time has been reached, each processor performs abnormality processing in step (2).
また、上記ステップ■においてシステム状態監視線がリ
リースされていると判別された場合には、ステップ■に
おいて自己がブートプロセッサであるか否かを判別する
。この判別は、自己の識別番号に対応する割当て領域よ
りも上位の割当て領域に識別番号が格納されているか否
かを判別し、上位の割当て領域に識別番号が全く格納さ
れていない場合にブートプロセッサであると判別し、上
位の割当て領域に識別番号が格納されている場合にブー
トプロセッサでないと判別することにより行なわれる。Furthermore, if it is determined in step (2) that the system status monitoring line is released, then in step (2) it is determined whether or not the processor itself is a boot processor. This determination determines whether an identification number is stored in an allocated area higher than the allocated area corresponding to its own identification number, and if no identification number is stored in the upper allocated area, the boot processor This is done by determining that the processor is not a boot processor if the identification number is stored in the upper allocation area.
そして、ステップ■において自己がブートプロセッサで
あると判別された場合には、ステップ■においてイニシ
ャルプログラムのロード、および起動を行なうことによ
りマルチプロセッサシステムの立上げを行なう。逆に、
自己がブートプロセッサでないと判別された場合には、
ステップ■においてブートプロセッサからの起動を待つ
。そして、上記ステップ■、或はステップ■の何れの処
理を行なった場合にも、その後通常の動作を行なう。If it is determined in step (2) that it is the boot processor, the multiprocessor system is started by loading and starting an initial program in step (2). vice versa,
If it is determined that the self is not a boot processor,
In step (3), wait for startup from the boot processor. Then, regardless of whether the above-mentioned step (2) or (2) is performed, the normal operation is performed thereafter.
以上の説明から明らかなように、電源投入後において各
プロセッサにおいて自己診断を行ない、自己に異状が発
生していないと診断された場合にのみ自己の識別番号に
対応する割当て領域に自己の識別番号を格納し、全ての
プロセッサによる上記動作が終了した後に、自己の識別
番号が最も上位の割当て領域（実際に識別番号が格納さ
れている割当て領域の中で最も上位の割当て領域）に格
納されているか否かを判別することにより、異状が発生
していないプロセッサ中から自動的にブートプロセッサ
を決定することができる。As is clear from the above explanation, each processor performs a self-diagnosis after power is turned on, and only when it is diagnosed that no abnormality has occurred in the processor, the self-identification number is stored in the allocated area corresponding to the self-identification number. is stored, and after the above operations by all processors are completed, its own identification number is stored in the highest allocated area (the highest allocated area among the allocated areas where identification numbers are actually stored). By determining whether or not the boot processor exists, it is possible to automatically determine the boot processor from among the processors in which no abnormality has occurred.
即ち、マルチプロセッサシステムとして共通バス（２］
を通して有機的に結合されるプロセッサの数が増加し、
或は減少した場合にも、異状が発生していないプロセッ
サ中から最も上位の識別番号が設定されているプロセッ
サを選択してブートプロセッサとするのであるから、シ
ステムの拡張、縮小に簡単に対処することができるとと
もに、何れのプロセッサに異状が発生しているかに影響
されることなく、確実にブートプロセッサを決定し、マ
ルチプロセッサシステムを立上げることができる。That is, as a multiprocessor system, a common bus (2)
The number of processors organically combined through
Even if the number of processors decreases, the processor with the highest identification number is selected from among the processors with no abnormality and is used as the boot processor, making it easy to expand or reduce the system. In addition, it is possible to reliably determine a boot processor and start up a multiprocessor system without being affected by which processor has an abnormality.
また、全てのプロセッサが、メモリ中にスタートアップ
プログラムを格納しており、結果的に互に同一のシステ
ムプログラムを格納しているのであるから、保守を簡単
に行なうことができる。Furthermore, since all processors store a startup program in their memory, and as a result, they all store the same system program, maintenance can be easily performed.
尚、この発明は上記の実施例に限定されるものではなく
、例えば割当て領域に識別番号を書込む代わりに“１”
の如く予め設定されている所定のデータを書込むことが
可能である他、この発明の要旨を変更しない範囲内にお
いて種々の設計変更を施すことが可能である。Note that the present invention is not limited to the above-described embodiment; for example, instead of writing the identification number in the allocated area, "1"
In addition to being able to write predetermined data set in advance such as, it is possible to make various design changes without changing the gist of the present invention.
〈発明の効果〉
以上のようにこの発明は、マルチプロセッサシステムに
おいて、異状が発生していないプロセッサの中から自動
的にブートプロセッサを決定することができるのである
から、何れのプロセッサに異状が発生しているかに影響
されることなく確実にイニシャルプログラムのロード、
および立上げを行なうことができるとともに、プロセッ
サの増減に対して簡単に対処することができるという特
をの効果を奏する。<Effects of the Invention> As described above, in a multiprocessor system, the present invention can automatically determine the boot processor from among the processors in which no abnormality has occurred. Reliably loads the initial program regardless of the
In addition to being able to start up the system, it also has the advantage of being able to easily deal with increases and decreases in the number of processors.
第１図はこの発明のブートプロセッサ決定方式の一実施
例の動作を説明するフローチャート、第２図はこの発明
のブートプロセッサ決定方式を適用するためのマルチプ
ロセッサシステムの構成を示すブロック図、
第３図は従来例を示すブロック図。
（ｌａ）（ｌｂ）・・・（１ｎ）・・・プロセッサ、（
２）・・・共通バス、〔３）・・・共通メモリ、（４）
・・・記憶領域、（４ａ） （４ｂ） −（４ｎ） ＝
−割当て領域、（ｌｌａ）（ｌｌｂ）−（ｌｌｎ） −
操作部第２図
第３図FIG. 1 is a flowchart explaining the operation of an embodiment of the boot processor determination method of the present invention; FIG. 2 is a block diagram showing the configuration of a multiprocessor system to which the boot processor determination method of the present invention is applied; The figure is a block diagram showing a conventional example. (la) (lb)...(1n)...processor, (
2)...Common bus, [3)...Common memory, (4)
...Storage area, (4a) (4b) - (4n) =
- allocated area, (lla) (llb) - (lln) -
Operation section Fig. 2 Fig. 3
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61251315A JPH0766368B2 (en) | 1986-10-21 | 1986-10-21 | Boot processor determination method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61251315A JPH0766368B2 (en) | 1986-10-21 | 1986-10-21 | Boot processor determination method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63104167A true JPS63104167A (en) | 1988-05-09 |
| JPH0766368B2 JPH0766368B2 (en) | 1995-07-19 |
Family
ID=17220978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61251315A Expired - Lifetime JPH0766368B2 (en) | 1986-10-21 | 1986-10-21 | Boot processor determination method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766368B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0486304A2 (en) * | 1990-11-14 | 1992-05-20 | Fujitsu Limited | Initialising computer systems |
| JPH04268662A (en) * | 1990-11-30 | 1992-09-24 | Hyundai Electron Ind Co Ltd | Tolerant system having multiple upu and control method thereof |
| EP0526091A2 (en) * | 1991-07-26 | 1993-02-03 | Nec Corporation | Multiprocessor system for conducting initial processing for shared circuit |
| EP0591437A1 (en) * | 1991-06-26 | 1994-04-13 | Ast Research Inc | Multiprocessor distributed initialization and self-test system. |
| JPH06214958A (en) * | 1992-11-09 | 1994-08-05 | Internatl Business Mach Corp <Ibm> | Apparatus and method for steering of spare bit in multiprocessor system |
| JPH06231097A (en) * | 1992-10-30 | 1994-08-19 | Internatl Business Mach Corp <Ibm> | Equipment and method for starting of multiprocessor system |
| WO2001057685A1 (en) * | 2000-01-31 | 2001-08-09 | Fujitsu Limited | Server determining method and device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6383856A (en) * | 1986-09-29 | 1988-04-14 | Toshiba Corp | Method for initializing multi-processor |
-
1986
- 1986-10-21 JP JP61251315A patent/JPH0766368B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6383856A (en) * | 1986-09-29 | 1988-04-14 | Toshiba Corp | Method for initializing multi-processor |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0486304A2 (en) * | 1990-11-14 | 1992-05-20 | Fujitsu Limited | Initialising computer systems |
| US5418955A (en) * | 1990-11-14 | 1995-05-23 | Fujitsu Limited | Initialization system for a close-coupled multiprocessor system |
| JPH04268662A (en) * | 1990-11-30 | 1992-09-24 | Hyundai Electron Ind Co Ltd | Tolerant system having multiple upu and control method thereof |
| EP0591437A1 (en) * | 1991-06-26 | 1994-04-13 | Ast Research Inc | Multiprocessor distributed initialization and self-test system. |
| EP0591437A4 (en) * | 1991-06-26 | 1994-05-25 | Ast Research Inc | Multiprocessor distributed initialization and self-test system |
| US5450576A (en) * | 1991-06-26 | 1995-09-12 | Ast Research, Inc. | Distributed multi-processor boot system for booting each processor in sequence including watchdog timer for resetting each CPU if it fails to boot |
| EP0526091A2 (en) * | 1991-07-26 | 1993-02-03 | Nec Corporation | Multiprocessor system for conducting initial processing for shared circuit |
| JPH06231097A (en) * | 1992-10-30 | 1994-08-19 | Internatl Business Mach Corp <Ibm> | Equipment and method for starting of multiprocessor system |
| JPH06214958A (en) * | 1992-11-09 | 1994-08-05 | Internatl Business Mach Corp <Ibm> | Apparatus and method for steering of spare bit in multiprocessor system |
| WO2001057685A1 (en) * | 2000-01-31 | 2001-08-09 | Fujitsu Limited | Server determining method and device |
| US7127484B2 (en) | 2000-01-31 | 2006-10-24 | Fujitsu Limited | Server decision method and device thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0766368B2 (en) | 1995-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764882A (en) | Multiprocessor system capable of isolating failure processor based on initial diagnosis result | |
| US5860002A (en) | System for assigning boot strap processor in symmetric multiprocessor computer with watchdog reassignment | |
| JP3962394B2 (en) | Dynamic detection of hot-pluggable problematic components and reallocation of system resources from problematic components | |
| JP3976275B2 (en) | Non-interventional dynamic hot plug and hot removal of server nodes in SMP | |
| JPS63231560A (en) | Data processing system | |
| JP3891004B2 (en) | Information processing system, control method of the system, and program | |
| JP2005011319A (en) | Dynamic hot-addition and hot-removal of asymmetrical data processing system resource without intervention | |
| KR20000022506A (en) | Method and apparatus for providing improved diagnostic functions in a computer system | |
| US8601215B2 (en) | Processor, server system, and method for adding a processor | |
| JPS63104167A (en) | Deciding system for boot strap processor | |
| JPH08320835A (en) | Fault detecting method for external bus | |
| US20160179626A1 (en) | Computer system, adaptable hibernation control module and control method thereof | |
| JPS61188626A (en) | Microprocessor | |
| CN112948315A (en) | Storage area sharing method, storage medium and electronic device | |
| JPS6113626B2 (en) | ||
| JPH03138753A (en) | Boot loader for multiprocessor system | |
| JPH11149457A (en) | Cpu degrading system for cluster connection multi-cpu system | |
| JPS6292045A (en) | Control system initial program loading | |
| JPS5925320B2 (en) | Shared storage controller | |
| JPH0546328A (en) | Staging method for semiconductor storage device | |
| JPH04324569A (en) | Multiprocessor system | |
| JPH08263455A (en) | Degrading method for fault processor in multiprocessor system | |
| CN118132386A (en) | System crash information storage method, device and computer system | |
| JP2985188B2 (en) | Redundant computer system | |
| JPS6158858B2 (en) |