JPS6246561A - Manufacture of schottky barrier type semiconductor device - Google Patents

Manufacture of schottky barrier type semiconductor device

Info

Publication number
JPS6246561A
JPS6246561A JP18560785A JP18560785A JPS6246561A JP S6246561 A JPS6246561 A JP S6246561A JP 18560785 A JP18560785 A JP 18560785A JP 18560785 A JP18560785 A JP 18560785A JP S6246561 A JPS6246561 A JP S6246561A
Authority
JP
Japan
Prior art keywords
film
semiconductor
layer
etching
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18560785A
Other languages
Japanese (ja)
Inventor
Yoshitaka Sasaki
芳高 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP18560785A priority Critical patent/JPS6246561A/en
Publication of JPS6246561A publication Critical patent/JPS6246561A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To remove the peeling phenomenon of a barrier metal by forming a semiconductor film between an silicon oxide film and the barrier metal. CONSTITUTION:A section exposed to the surface is coated with an Al film 8 having high reliability and an n<+> type polycrystalline silicon film 4, the whole silicon chip is coated with a passivation film, and the n<+> type polycrystalline silicon functions as a field plate, thus stabilizing electric characteristics even in a high withstanding-voltage element. Oxide films 3a, 3b are formed thinly, thus reducing the generation of microplasma to an n-type semiconductor layer 2 in the lower section of the oxide films. The generation of trouble, such as thermal strain and the crystal defect of OSF, etc. can be inhibited. Accordingly, the state of the interfaces among the oxide films 3a, 3b and the n-type semiconductor layer 2 can be maintained excellently, thus manufacturing a stable Schottky barrier type diode, reverse voltage (withstanding voltage) thereof is hardly varied.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ショットキーバリヤ型半導体装置の製造方法
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a method of manufacturing a Schottky barrier type semiconductor device.

従来の技術 ショットキーバリヤ型半導体装置の一種である従来のシ
ョットキーバリヤ型ダイオードは、添付図面の第3図に
示すごとく、ダイオードの順方向電圧VFを小さくする
ため、高濃度n″基板としてヒ素ドーピングのシリコン
半導体基板を用い、この上にn型のエピタキシャル層2
を、たとえば、比抵抗0.5〜1.0Ω口、厚さ5〜7
μmに成長形成させ、このn形エピタキシャル成長層2
の表面に約5000〜5ooo人のシリコン酸化膜3を
形成し、該シリコン酸化膜3をフォトエツチング技術に
て、テーパが形成されるように選択的に開口し、この上
にバリヤメタル、・特にモリブデン膜5を、たとえば2
000人程度0厚さに形成し、さらに該バリヤメタル膜
5上に組立て技術によって、ワイヤー線10を取り出す
わけだが、この際ワイヤー線10をスズと鉛の合金であ
るハンダ9を使って取り出しやすくするため、他の金属
で、たとえばNi−Au膜や、銅等の蒸着膜8を形成し
、その上に太いワイヤー線10を取り出している。ハン
ダの溶着によってワイヤー線を取り出す方法は、ダイオ
ードの順サージ特性の考慮によるものだが、この方法に
よるとハンダの溶解、凝固に要する時間、ハンダの厚さ
のバラツキ、さらにこの際に生ずるn型エピタキシャル
層や、バリヤメタル膜への熱ストレス等にする素子特性
への影響は極めて無視できないものがある。
BACKGROUND ART A conventional Schottky barrier diode, which is a type of Schottky barrier semiconductor device, uses arsenic as a highly doped n'' substrate to reduce the forward voltage VF of the diode, as shown in FIG. 3 of the attached drawings. A doped silicon semiconductor substrate is used, and an n-type epitaxial layer 2 is formed on it.
For example, resistivity 0.5~1.0Ω, thickness 5~7
This n-type epitaxial growth layer 2 is grown to a thickness of μm.
A silicon oxide film 3 of about 5,000 to 5000 ml thick is formed on the surface of the silicon oxide film 3, and the silicon oxide film 3 is selectively opened using a photoetching technique so as to form a taper, and a barrier metal, especially molybdenum Membrane 5, for example 2
The wire wire 10 is formed on the barrier metal film 5 to a thickness of about 0,000, and then taken out using an assembly technique on the barrier metal film 5. At this time, the wire wire 10 is made easier to take out using solder 9, which is an alloy of tin and lead. Therefore, a deposited film 8 of another metal such as a Ni-Au film or copper is formed, and a thick wire 10 is taken out on top of the deposited film 8. The method of taking out the wire by welding solder takes into consideration the forward surge characteristics of the diode, but this method takes into consideration the time required for melting and solidifying the solder, variations in the thickness of the solder, and the n-type epitaxial growth that occurs at this time. The effects on device characteristics, such as thermal stress on layers and barrier metal films, cannot be ignored.

特にコスト面から考えると、ワイヤー線の取り出し方法
の簡略化には考慮の余地があり、最近においては、IC
や、パワートランジスタ等で用いられているワイヤーボ
ンディングを用いて簡略化している傾向がある。この従
来のワイヤーボンディング方法を利用したショットキー
バリヤ型ダイオードが従来あるが、この従来のものでは
、ハンダを用いないので、第3図の構造においてNi−
Au膜8の代りにAffi膜を用いているようなものと
なっている。そして、ダイオードの順サージ特性を考慮
してAl膜8の厚さを7〜10μmと厚く形成しており
、ハンダ9を介さずにこのAβ膜へ超音波ボンディング
にてワイヤー10を接続し電極を取り出している。
Especially from a cost perspective, there is room for consideration in simplifying the method of extracting wires, and recently, IC
There is a tendency to simplify the process by using wire bonding, which is used in power transistors and other devices. There is a conventional Schottky barrier diode that uses this conventional wire bonding method, but since this conventional one does not use solder, the Ni-
It is as if an Affi film is used instead of the Au film 8. Considering the forward surge characteristics of the diode, the thickness of the Al film 8 is made as thick as 7 to 10 μm, and the wire 10 is connected to this Aβ film by ultrasonic bonding without using the solder 9 to connect the electrode. I'm taking it out.

発明が解決しようとする問題点 しかしながら、このような従来の方法においても次のよ
うな各種の問題点が存在する。
Problems to be Solved by the Invention However, even in such conventional methods, there are various problems as described below.

まず、モリブデン膜5上に7〜10μmと厚いAj2膜
8を形成することによって、A1膜形成時のストレスや
、モリブデン膜5の内部ストレス等によって、Mo−A
j!膜のパターンエッチの際や、n゛型半m体基板1の
裏面に形成されている金属電極膜(図示せず)の熱処理
等でモリブデン膜5にハガレの現象が生ずることがしば
しば見うけられる。特に、シリコン酸化膜3上のM O
−A 12膜は、電位を安定させ、空乏層を伸びやすく
し、耐圧が得られやすくする目的のフィールドプレート
の役割をはたしているので、この部分にハガレの現象が
生ずることは問題である。この点について以下より詳細
に述べる。
First, by forming a thick Aj2 film 8 of 7 to 10 μm on the molybdenum film 5, Mo-A
j! It is often seen that peeling phenomenon occurs in the molybdenum film 5 during pattern etching of the film or during heat treatment of the metal electrode film (not shown) formed on the back surface of the n-type semi-molar substrate 1. . In particular, M O on the silicon oxide film 3
-A 12 film plays the role of a field plate for the purpose of stabilizing the potential, making it easier to extend the depletion layer, and making it easier to obtain a withstand voltage, so it is a problem that the phenomenon of peeling occurs in this part. This point will be discussed in more detail below.

ここで、モリブデンの線膨張率は5xlo−6/deg
、で、シリコンの3 x 10−b/deg−と比較的
近い値を示している。しかしシリコン酸化膜の6×10
−5/deg、と比べると1指手さい。このことは、シ
リコン上のモリブデンよりシリコン酸化膜上のモリブデ
ンの方が膨張係数のちがいによって、ストレスが大きく
、ハガレやすいことがわかる。又、AIlの線膨張率は
23 X 10−’/deg、で、最も大きく、よって
、裏面電極膜の熱処理によって、Mo−Al−5in2
間に一番大きいストレスがかかる。よって、Mo  A
l膜エツジ部がもち上がり、酸化股上からMo膜が浮き
、ワイヤーボンディング等のチップ組立て工程において
、Mo膜がハガしてしまう。このモリブデン膜のハガレ
は、モリブデン膜上に形成するAl膜の厚さに比例して
おり、Al膜厚は、ショットキーバリヤダイオードの順
サージ特性では厚いほど良く、最低7〜10μ以上必要
とされる。したがって、ここでシリコン酸化膜上のMo
−Alのハガレが生ずると、それらのフィールドブレー
トとしての役目が薄れてしまい、又、ハガレの現象が更
に進んで、シリコンの活性領域まで及んだ場合、装置の
樹脂封止の際の汚染による信頼性の問題、さらには、電
流が一ケ所に集中して流れることによる素子の破壊や、
ワイヤーボンディングの接続不良等が発生し、好ましく
ない。
Here, the linear expansion coefficient of molybdenum is 5xlo-6/deg
, which is relatively close to 3 x 10-b/deg- for silicon. However, the 6×10
It is one finger smaller than -5/deg. This shows that molybdenum on a silicon oxide film is subject to greater stress and is more likely to peel off due to the difference in expansion coefficient than molybdenum on silicon. Furthermore, the coefficient of linear expansion of Al is 23 x 10-'/deg, which is the largest. Therefore, by heat treatment of the back electrode film, Mo-Al-5in2
The greatest stress occurs during this time. Therefore, Mo A
The edge portion of the film lifts up, the Mo film lifts off the oxidized top, and the Mo film peels off during chip assembly processes such as wire bonding. This peeling of the molybdenum film is proportional to the thickness of the Al film formed on the molybdenum film, and the thicker the Al film is, the better it is in terms of the forward surge characteristics of a Schottky barrier diode, and a minimum of 7 to 10 μm or more is required. Ru. Therefore, here, Mo on the silicon oxide film
- When Al flakes occur, their role as a field plate is weakened, and if the flaking phenomenon progresses further and reaches the active area of silicon, it may be caused by contamination during resin sealing of the device. There are reliability issues, and even damage to the device due to current concentrating in one place.
This is undesirable as it may cause poor wire bonding connections.

素子特性の点からみると、ショットキーバリヤ型ダイオ
ードの逆方向電圧(耐圧)は、絶縁膜開口部のエツジ効
果による影響が大きく、エツジ効果による電界の集中を
避ける方法として、従来から前述したようなフィールド
プレート方式やシリコン酸化膜開口部をテーパ形成とす
る方式が採用されている。また、ショットキーバリヤ型
ダイオードの印加電圧によるブレークダウン後の逆方向
電圧(耐圧)は、酸化膜3とn型半導体N2との界面状
態によっては変動し不安定なものとなってしまう。つま
り、酸化膜3を形成する際の温度による熱ひずみや、あ
るいはO,S、F等の欠陥が酸化膜3直下のn型半導体
層2上に導入される。
From the point of view of device characteristics, the reverse voltage (breakdown voltage) of a Schottky barrier diode is greatly affected by the edge effect of the opening in the insulating film, and as a method to avoid concentration of electric field due to the edge effect, the method described above has been used. A field plate method and a method in which the silicon oxide film opening is tapered have been adopted. Further, the reverse voltage (breakdown voltage) of the Schottky barrier diode after breakdown due to the applied voltage varies and becomes unstable depending on the state of the interface between the oxide film 3 and the n-type semiconductor N2. That is, thermal strain due to the temperature when forming the oxide film 3 or defects such as O, S, and F are introduced onto the n-type semiconductor layer 2 immediately below the oxide film 3.

これら欠陥は、酸化膜3が厚いほど多く導入され、それ
だけ、ブレークダウン後に耐圧が変動し易くなる。また
、M O−A l膜のハガレも生じ易くなる。
The thicker the oxide film 3, the more these defects are introduced, and the more likely the breakdown voltage will fluctuate after breakdown. Furthermore, peeling of the M O-Al film is likely to occur.

本発明の目的は、前述したような従来技術の問題点を解
消したショットキーバリヤ型半導体装置の製造方法を提
供することである。
An object of the present invention is to provide a method for manufacturing a Schottky barrier type semiconductor device that eliminates the problems of the prior art as described above.

問題点を解決するための手段 本発明によるショットキーバリヤ型半導体装置の製造方
法は、一導電型の半導体層の主面に比較的に薄い絶縁膜
を形成する工程と、該絶縁膜上に半導体膜を形成する工
程と、活性化領域予定部に対応する部分以外の前記半導
体膜の部分上にマスク材料層を選択的に形成する工程と
、該マスク材料層をエツチング用マスクとして前記半導
体膜に半導体膜開口部をその縁部がテーパ形状となるよ
うにエツチング形成する工程と、前記半導体膜開口部上
にオーバーハング状に突出した前記マスク材料層の部分
を変形させて前記半導体膜のテーパ部を被覆するように
させる工程と、該変形されたマスク材料層をエツチング
用マスクとして前記絶縁膜に絶縁膜開口部をその縁部が
テーパ形状となるようにエツチング形成する工程と、前
記マスク材料層を除去する工程と、前記絶縁膜開口部で
表面に露出した前記半導体層の表面を被って前記半導体
膜上に至るようにバリヤメタルを形成する工程とを含む
Means for Solving the Problems The method of manufacturing a Schottky barrier type semiconductor device according to the present invention includes the steps of forming a relatively thin insulating film on the main surface of a semiconductor layer of one conductivity type, and forming a semiconductor layer on the insulating film. a step of selectively forming a mask material layer on a portion of the semiconductor film other than a portion corresponding to a planned activation region; and a step of forming a mask material layer on the semiconductor film using the mask material layer as an etching mask. forming an opening in the semiconductor film by etching so that its edge has a tapered shape; and forming a tapered portion of the semiconductor film by deforming a portion of the mask material layer that protrudes in an overhang over the opening in the semiconductor film. a step of etching the insulating film opening in the insulating film using the deformed mask material layer as an etching mask so that the edge thereof has a tapered shape; and a step of forming a barrier metal so as to cover the surface of the semiconductor layer exposed at the surface of the insulating film opening and reach onto the semiconductor film.

実施例 次に、添付図面の第1図及び第2図に基づいて本発明の
実施例について本発明をより詳細に説明する。
Embodiments Next, the present invention will be described in more detail with reference to embodiments of the present invention based on FIGS. 1 and 2 of the accompanying drawings.

第1図(A)から(E)は、本発明の一実施例としての
モリブデンをバリヤメタルとして用いたショットキーバ
リヤ型ダイオードの製造工程の各段階を説明するための
断面構造図である。
FIGS. 1A to 1E are cross-sectional structural diagrams for explaining each step of the manufacturing process of a Schottky barrier diode using molybdenum as a barrier metal as an embodiment of the present invention.

本発明のこのショットキーバリヤ型ダイオードを製造す
るには、第1図(A)に略示するように、n゛型半導体
基板i上に、これよりも低濃度であるn型半導体N2を
形成し、この上に約1000人の薄い酸化膜3aと、C
VD法にて形成した約300人の230M3bと、約8
0000程度の不純物を含まない多結晶シリコン膜4を
形成した後、その多結晶シリコン膜4に、例えば、ドー
ズ量5 X 10 ”cs−”、加速エネルギ−40K
eV程度のn゛型不純物イオン4aをイオン注入する。
In order to manufacture this Schottky barrier diode of the present invention, an n-type semiconductor N2 having a lower concentration than this is formed on an n-type semiconductor substrate i, as schematically shown in FIG. Then, on this, a thin oxide film 3a of about 1000 layers and C
Approximately 300 230M3b formed using the VD method and approximately 8
After forming a polycrystalline silicon film 4 that does not contain about 0,000 impurities, the polycrystalline silicon film 4 is subjected to, for example, a dose of 5 x 10 "cs-" and an acceleration energy of 40K.
N-type impurity ions 4a of about eV are implanted.

、続いて、第1図(B)に示すように、活性化領域予定
部に対応する部分以外の多結晶シリコン膜4の部分上に
、フォトエツチング技術によってマスク材料層としての
フォトレジスト膜7を選択的にバターニング形成した後
、例えば、フレオンと酸素のガスエンチャントによって
、フォトレジスト膜7をエツチング用マスクとして等方
性のドライエツチングを施す。n′″型不純物4aをイ
オン注入された表面近くの多結晶シリコン膜4の表面層
は、このドライエツチングによるエツチングスピードが
n゛型不純物を注入されていない下部層よりも数倍速い
。このため、多結晶シリコン膜4は、多結晶シリコン膜
開口部の縁部がテーパ形状とされる。
Subsequently, as shown in FIG. 1B, a photoresist film 7 as a mask material layer is formed on a portion of the polycrystalline silicon film 4 other than the portion corresponding to the planned activation region using a photoetching technique. After selective patterning is performed, isotropic dry etching is performed using the photoresist film 7 as an etching mask, for example, by gas enchantment of freon and oxygen. The etching speed of the surface layer of the polycrystalline silicon film 4 near the surface into which the n''' type impurity 4a is ion-implanted is several times faster than that of the lower layer which is not implanted with the n' type impurity. The polycrystalline silicon film 4 has a tapered edge at the polycrystalline silicon film opening.

次に、第1図(B)に示す如く多結晶しリコン膜開口部
上にオーバーハング状に突出したフォトレジスト膜7に
対し、例えば135〜180℃程度の熱処理を施すこと
によって、オーバーハングのかさの部分であるフォトレ
ジスト膜7の部分は、第1図(C)に示すように、軟化
してリフローし、多結晶シリコン膜4のテーパ部を被い
、PSG膜3b上に密着する。
Next, as shown in FIG. 1(B), the photoresist film 7 which is polycrystalline and protrudes in an overhang shape over the opening of the silicon film is subjected to a heat treatment at, for example, about 135 to 180°C, thereby removing the overhang. As shown in FIG. 1C, the photoresist film 7 is softened and reflowed to cover the tapered portion of the polycrystalline silicon film 4 and adhere tightly to the PSG film 3b.

次に、今度はHF系のエッチャントにてPSG膜3bと
酸化膜3aとを、リフローさせたフォトレジスト膜7を
エツチング用マスクとしてエツチングする。周知のよう
に、PSG膜の方が酸化膜よりもHF系のエッチャント
に対してはエツチングスピードが速い。従って、例えば
、約1〜5%のHF系のエッチャントにてPS′G膜3
bと酸化113aとをエツチングすると、1000人の
厚さの酸化膜3aの酸化膜開口部の縁部に5〜10度程
度のテーパが形成される。このテーパは、酸化膜開口部
での空乏層の広がりを良くし、つまりショットキーダイ
オードのエツジ効果による低耐圧化を防止して高耐圧が
得られるようにする。その後、フォトレジスト膜7を除
去した様子を、第1図(D)に示す。
Next, the PSG film 3b and oxide film 3a are etched using an HF-based etchant using the reflowed photoresist film 7 as an etching mask. As is well known, a PSG film has a faster etching speed with an HF-based etchant than an oxide film. Therefore, for example, using approximately 1 to 5% HF-based etchant, the PS'G film 3
By etching the oxide film 113a and the oxide film 3a, a taper of about 5 to 10 degrees is formed at the edge of the oxide film opening of the 1000-meter thick oxide film 3a. This taper improves the spread of the depletion layer at the opening of the oxide film, that is, prevents the breakdown voltage from becoming low due to the edge effect of the Schottky diode, and makes it possible to obtain a high breakdown voltage. After that, the photoresist film 7 is removed, as shown in FIG. 1(D).

続いて、第1図(E)に示すように、酸化膜開口部で表
面に露出したn型半導体層2の表面を被って多結晶シリ
コン膜4上に至るようにバリヤメタル、例えば、Mo膜
5を約4000人の厚さに形成し、その上に、ワイヤー
線取り出しのためのAl膜8を約7μm程の厚さに形成
する。
Subsequently, as shown in FIG. 1E, a barrier metal, for example, a Mo film 5 is formed so as to cover the surface of the n-type semiconductor layer 2 exposed through the oxide film opening and reach the polycrystalline silicon film 4. is formed to a thickness of about 4000 mm, and an Al film 8 for wire extraction is formed thereon to a thickness of about 7 μm.

次に、第2図(A)から(D)は、本発明の別の実施例
としてのモリブデンをバリヤメタルとして用いたショッ
トキーバリヤ型ダイオードの製造工程の各段階を説明す
るための断面構造図であり、以下、この実施例について
説明する。
Next, FIGS. 2(A) to 2(D) are cross-sectional structural diagrams for explaining each step of the manufacturing process of a Schottky barrier diode using molybdenum as a barrier metal as another embodiment of the present invention. Yes, this example will be explained below.

先ず、第2図(A)に略示するように、n゛型半導体基
板1上に、これよりも低濃度であるn型半導体層2を形
成し、この上に約1300人の薄い酸化膜3と、約80
000程度の厚さの不純物を含まない多結晶シリコン膜
4とを形成した後、その多結晶シリコン膜4に前述の実
施例と同様にしてn4型不純物イオン4aをイオン注入
する。
First, as schematically shown in FIG. 2(A), an n-type semiconductor layer 2 with a lower concentration than this is formed on an n-type semiconductor substrate 1, and a thin oxide film of about 1,300 layers is formed on this. 3, about 80
After forming a polycrystalline silicon film 4 that does not contain impurities and has a thickness of approximately 0.000 mm, n4 type impurity ions 4a are implanted into the polycrystalline silicon film 4 in the same manner as in the previous embodiment.

次に、第1図(B)に示すように、前述の実施例におけ
る第1図(B)の工程と同様にして、多結晶シリコン膜
4に開口部を形成すると同時にその縁部にテーパ部を形
成する。次に、そのまま、例えば、オーバーエツチング
することによって、酸化膜3にフレオンのラジカルイオ
ン3cが、プラズマ雰囲気中で照射され、酸化膜3の表
面層に付着する。このフレオンラジカルイオン3Cが付
着した酸化膜3の表面層は、そうでない酸化膜3の下部
層と比較すると、例えばHF系のエッチャントでのエツ
チングスピードが速い。
Next, as shown in FIG. 1(B), an opening is formed in the polycrystalline silicon film 4 and at the same time a tapered portion is formed at the edge of the polycrystalline silicon film 4 in the same manner as in the step of FIG. form. Next, by over-etching, for example, the oxide film 3 is irradiated with Freon radical ions 3c in a plasma atmosphere, and adheres to the surface layer of the oxide film 3. The surface layer of the oxide film 3 to which the freon radical ions 3C are attached is etched at a higher speed with, for example, an HF-based etchant than the lower layer of the oxide film 3 to which the freon radical ions 3C are attached.

次に、第2図(C)に示すように、例えば、135℃〜
180℃の熱処理でフォトレジスト膜7をリフローし、
このリフローしたフォトレジスト膜7をマスクにして、
酸化膜3に自己整合的に開口部を形成し、しかもその縁
部に前述した性質を利用してテーパ部を形成する。
Next, as shown in FIG. 2(C), for example, from 135°C to
Reflow the photoresist film 7 by heat treatment at 180°C,
Using this reflowed photoresist film 7 as a mask,
An opening is formed in the oxide film 3 in a self-aligned manner, and a tapered portion is formed at the edge of the opening by utilizing the above-mentioned properties.

続いて、フォトレジスト膜7を除去した様子を第2図(
D)に示している。以後、前述した実施例における第1
図(E)の工程と同様にして、バリヤメタルとしてのM
O膜及びワイヤー線取り出しのためのAl膜を形成する
Subsequently, the state in which the photoresist film 7 was removed is shown in Figure 2 (
It is shown in D). Hereinafter, the first
M as a barrier metal in the same manner as in the process shown in Figure (E).
An O film and an Al film for wire extraction are formed.

尚、本発明の前述した実施例においては、ショットキー
バリヤ型ダイオードを製造する場合について説明したが
、本発明はこれに限定せず、たとえばショットキーTT
Lや、ショットキー1”L等にも同様に適用して効果の
あるものである。又、前述の実施例では、半導体膜とし
て多結晶シリコン4を用いたが、その他、非晶質シリコ
ン、あるいはメタルシリサイドを用いても良い。さらに
半導体膜(多結晶シリコン)の膜厚を8000人とした
が、これはMOの断切れ防止のために設定した値で、素
子性能からMOが半導体膜パターンのエツジ部で断切れ
ても何んらかまねない場合には前記半導体膜の厚さは特
にこれに限定しない。又、バリヤメタルにMOを用いた
がその他、Cr。
In the above-described embodiments of the present invention, a case was explained in which a Schottky barrier diode was manufactured; however, the present invention is not limited thereto; for example, a Schottky TT
It can be similarly applied to Schottky L, Schottky 1''L, etc. and is effective.Also, in the above embodiment, polycrystalline silicon 4 was used as the semiconductor film, but other materials such as amorphous silicon, Alternatively, metal silicide may be used.Furthermore, the film thickness of the semiconductor film (polycrystalline silicon) was set to 8000, but this value was set to prevent the MO from breaking. The thickness of the semiconductor film is not particularly limited as long as it does not cause any problem even if it is cut at the edge of the semiconductor film.Moreover, MO is used as the barrier metal, but Cr may also be used.

N i ST I SWs P を等の高融点メタルを
用いても良い。
A high melting point metal such as N i ST I SWs P may also be used.

発明の効果 前述したように、本発明によれば、従来構造においての
最大の欠点であったバリヤメタルのハガレ現象を、半導
体膜をシリコン酸化膜とバリヤメタル間に設けることに
よって、完全に無くすることができる。その上、本発明
によるショットキーバリヤ型半導体装置では、表面に露
出する部分は、信頼性の高いAl膜と、該All膜外外
、これまた高信頼性の優れたn゛型型詰結晶シリコン膜
被われシリコンチップ全体をパッシベーション膜で被い
、しかも該n゛型型詰結晶シリコンフィールドプレート
の動きをするため、高耐圧素子でも電気特性の安定した
ものとすることができる。
Effects of the Invention As described above, according to the present invention, the peeling phenomenon of the barrier metal, which was the biggest drawback in conventional structures, can be completely eliminated by providing a semiconductor film between the silicon oxide film and the barrier metal. can. Furthermore, in the Schottky barrier type semiconductor device according to the present invention, the surface exposed portion is made of a highly reliable Al film, and outside the Al film is an N-type packed crystalline silicon which also has excellent reliability. Since the entire film-covered silicon chip is covered with a passivation film and the n-type packed crystal silicon field plate moves, even a high breakdown voltage element can have stable electrical characteristics.

また、本発明によれば、シリコン酸化膜とバリヤメタル
間に半導体膜を設けるのであるが、その工程にかかわる
リソグラフィ一工程を特別に必要とせずに、活性領域形
成のシリコン酸化膜開口部を形成する工程と同一のフォ
トリソグラフィーによって自己整合的に、しかも正確に
その半導体膜4を形成できるため、生産性の良く、しか
も特性の優れたショットキーバリヤ型半導体装置を製造
することができる。
Further, according to the present invention, a semiconductor film is provided between the silicon oxide film and the barrier metal, but the silicon oxide film opening for forming the active region can be formed without requiring a special lithography step related to this process. Since the semiconductor film 4 can be formed in a self-aligned manner and accurately by the same photolithography process, it is possible to manufacture a Schottky barrier type semiconductor device with high productivity and excellent characteristics.

更にまた、本発明の製造方法によれば、酸化膜3a、3
を薄く形成することによって、その下のn型半導体層2
に対するマイクロプラズマの発生を少なくでき、例えば
、熱ひずみやO3F等の結晶欠陥の生ずるのを抑えるこ
とができる。そのため、酸化膜3a、3とn型半導体層
2との界面状態を良好に保つことができ、逆方向電圧(
耐圧)の変動のない安定したショットキーバリヤ型ダイ
オードとすることができる。
Furthermore, according to the manufacturing method of the present invention, the oxide films 3a, 3
By forming the n-type semiconductor layer 2 thinly, the n-type semiconductor layer 2 below
It is possible to reduce the generation of microplasma, and for example, it is possible to suppress the generation of crystal defects such as thermal strain and O3F. Therefore, the interface state between the oxide films 3a, 3 and the n-type semiconductor layer 2 can be maintained in good condition, and the reverse voltage (
A stable Schottky barrier diode with no fluctuation in breakdown voltage can be achieved.

また、本発明によれば酸化膜3a、3は、薄く形成すれ
ばよいのでそのための酸化時間が短くてすむ。従って、
n°型半導体基Fi1からのn゛゛不純物のせり上がり
がなく、高耐圧で順方向電圧の優れた素子とすることが
できる。
Further, according to the present invention, the oxide films 3a, 3 need only be formed thinly, so that the oxidation time for this can be shortened. Therefore,
There is no rise of n° impurities from the n° type semiconductor substrate Fi1, and an element with high breakdown voltage and excellent forward voltage can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

添付の図面の第1図(A)から(E)は、本発明の一実
施例としてのショットキーバリヤ型ダイオードの製造工
程の各段階を説明するための断面構造図、第2図(A)
から(D)は本発明の別の実施例としてのショットキー
バリヤ型ダイオードの製造工程の各段階を説明するため
の断面構造図、第3図は従来のショットキーバリヤ型ダ
イオードの一例を示す断面構造図である。 1・・・・・・n゛゛半導体基板 2・・・・・・n型エピタキシャル半導体層3.3a・
・・・・・シリコン酸化膜 3b・・・・・・PSG膜 3C・・・・・・フレオンラジカルイオン4・・・・・
・多結晶シリコン膜 4a・・・・・・n゛゛不純物 5・・・・・・モリブデン膜 7・・・・・・フォトレジスト膜 8・・・・・・/l膜 10・・・・・・ワイヤー線 (A) 図 、  (C) (D) ム
FIGS. 1(A) to (E) of the accompanying drawings are cross-sectional structural diagrams for explaining each step of the manufacturing process of a Schottky barrier diode as an embodiment of the present invention, and FIG. 2(A)
to (D) are cross-sectional structural diagrams for explaining each step of the manufacturing process of a Schottky barrier diode as another embodiment of the present invention, and FIG. 3 is a cross-sectional view showing an example of a conventional Schottky barrier diode. It is a structural diagram. 1...n゛゛Semiconductor substrate 2...N-type epitaxial semiconductor layer 3.3a.
...Silicon oxide film 3b...PSG film 3C...Freon radical ion 4...
・Polycrystalline silicon film 4a...n゛゛impurity 5...Molybdenum film 7...Photoresist film 8.../L film 10...・Wire line (A) diagram, (C) (D)

Claims (3)

【特許請求の範囲】[Claims] (1)一導電型の半導体層の主面に比較的に薄い絶縁膜
を形成する工程と、該絶縁膜上に半導体膜を形成する工
程と、活性化領域予定部に対応する部分以外の前記半導
体膜の部分上にマスク材料層を選択的に形成する工程と
、該マスク材料層をエッチング用マスクとして前記半導
体膜に半導体膜開口部をその縁部がテーパ形状となるよ
うにエッチング形成する工程と、前記半導体膜開口部上
にオーバーハング状に突出した前記マスク材料層の部分
を変形させて前記半導体膜のテーパ部を被覆するように
させる工程と、該変形されたマスク材料層をエッチング
用マスクとして前記絶縁膜に絶縁膜開口部をその縁部が
テーパ形状となるようにエッチング形成する工程と、前
記マスク材料層を除去する工程と、前記絶縁膜開口部で
表面に露出した前記半導体層の表面を被って前記半導体
膜上に至るようにバリヤメタルを形成する工程とを含む
ことを特徴とするショットキーバリヤ型半導体装置の製
造方法。
(1) A step of forming a relatively thin insulating film on the main surface of a semiconductor layer of one conductivity type, a step of forming a semiconductor film on the insulating film, and a step of forming a relatively thin insulating film on the main surface of a semiconductor layer of one conductivity type, and a step of forming a semiconductor film on the main surface of the semiconductor layer of one conductivity type. a step of selectively forming a mask material layer on a portion of a semiconductor film; and a step of etching a semiconductor film opening in the semiconductor film using the mask material layer as an etching mask so that the edge thereof has a tapered shape. a step of deforming a portion of the mask material layer protruding in an overhang over the semiconductor film opening so as to cover the tapered portion of the semiconductor film; and etching the deformed mask material layer. forming an insulating film opening in the insulating film as a mask by etching so that the edge thereof has a tapered shape; removing the mask material layer; and exposing the semiconductor layer to the surface through the insulating film opening. forming a barrier metal so as to cover the surface of the semiconductor film and reach the semiconductor film.
(2)前記半導体膜の表面層には不純物がイオン注入さ
れており、前記半導体膜の表面層と下部層との間のエッ
チングレート差を利用して前記半導体膜に前記テーパ部
を形成し、前記絶縁膜は、前記半導体層の主面に形成さ
れる酸化膜と、該酸化膜上に形成されるPSG膜とから
なり、前記酸化膜と前記PSG膜との間のエッチングレ
ート差を利用して前記絶縁膜に前記テーパ部を形成する
特許請求の範囲第(1)項記載のショットキーバリヤ型
半導体装置の製造方法。
(2) Impurities are ion-implanted into the surface layer of the semiconductor film, and the tapered portion is formed in the semiconductor film using a difference in etching rate between the surface layer and the lower layer of the semiconductor film; The insulating film is composed of an oxide film formed on the main surface of the semiconductor layer and a PSG film formed on the oxide film, and the insulating film is formed by using an etching rate difference between the oxide film and the PSG film. 2. The method of manufacturing a Schottky barrier type semiconductor device according to claim 1, wherein the tapered portion is formed in the insulating film.
(3)前記半導体膜の表面層には不純物がイオン注入さ
れており、前記絶縁膜は、前記半導体層の主面に形成さ
れる酸化膜からなり、前記半導体膜の前記エッチングは
、フレオンを含むエッチャントを用いて行なわれ、前記
半導体膜のオーバーエッチングによって前記酸化膜の表
面層にフレオンのラジカルイオンが付着し、前記酸化膜
の表面層と下部層との間のエッチングレート差を利用し
て前記該酸化膜に前記テーパ部を形成する特許請求の範
囲第(1)項記載のショットキーバリヤ型半導体装置の
製造方法。
(3) Impurities are ion-implanted into the surface layer of the semiconductor film, the insulating film is made of an oxide film formed on the main surface of the semiconductor layer, and the etching of the semiconductor film includes Freon. Freon radical ions adhere to the surface layer of the oxide film due to over-etching of the semiconductor film, and the difference in etching rate between the surface layer and the lower layer of the oxide film is used to The method of manufacturing a Schottky barrier type semiconductor device according to claim 1, wherein the tapered portion is formed in the oxide film.
JP18560785A 1985-08-23 1985-08-23 Manufacture of schottky barrier type semiconductor device Pending JPS6246561A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18560785A JPS6246561A (en) 1985-08-23 1985-08-23 Manufacture of schottky barrier type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18560785A JPS6246561A (en) 1985-08-23 1985-08-23 Manufacture of schottky barrier type semiconductor device

Publications (1)

Publication Number Publication Date
JPS6246561A true JPS6246561A (en) 1987-02-28

Family

ID=16173758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18560785A Pending JPS6246561A (en) 1985-08-23 1985-08-23 Manufacture of schottky barrier type semiconductor device

Country Status (1)

Country Link
JP (1) JPS6246561A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627552B2 (en) 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627552B2 (en) 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture

Similar Documents

Publication Publication Date Title
US4276557A (en) Integrated semiconductor circuit structure and method for making it
US4332839A (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
JPH0456325A (en) Manufacture of semiconductor device
USRE32207E (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
JPS6190445A (en) Semiconductor device
JPS62113421A (en) Manufacture of semiconductor device
JPS6246561A (en) Manufacture of schottky barrier type semiconductor device
JPS61127124A (en) Semiconductor device
JPS6381948A (en) Multilayer interconnection semiconductor device
JP4788017B2 (en) Film forming method and electrode or wiring forming method
JPS61285763A (en) Schottky barrier type semiconductor device and manufacture thereof
JPS61267365A (en) Semiconductor device
JPS61234074A (en) Schottky barrier type semiconductor device
JPS61240679A (en) Schottky-barrier-type semiconductor device and manufacture thereof
JPS6059742B2 (en) Semiconductor device and its manufacturing method
JPS6151941A (en) Manufacture of electrode wiring film
JPS61219173A (en) Manufacture of semiconductor device
JPS61141157A (en) Manufacture of semiconductor element
JPS58164241A (en) Manufacture of semiconductor device
JPH0345537B2 (en)
JPS62224078A (en) Manufacture of semiconductor device
JPH0287526A (en) Manufacture of semiconductor device
JPS6297331A (en) Manufacture of semiconductor device
JPH0258218A (en) Manufacture of semiconductor device
JPS60219772A (en) Manufacture of semiconductor device