JPS62123575A - Picture processing device - Google Patents

Picture processing device

Info

Publication number
JPS62123575A
JPS62123575A JP26326985A JP26326985A JPS62123575A JP S62123575 A JPS62123575 A JP S62123575A JP 26326985 A JP26326985 A JP 26326985A JP 26326985 A JP26326985 A JP 26326985A JP S62123575 A JPS62123575 A JP S62123575A
Authority
JP
Japan
Prior art keywords
data
pixel
picture
comparator
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26326985A
Other languages
Japanese (ja)
Inventor
Hirobumi Nakayama
博文 中山
Satoshi Iguchi
井口 敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaken Co Ltd
Photo Composing Machine Manufacturing Co Ltd
Original Assignee
Shaken Co Ltd
Photo Composing Machine Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaken Co Ltd, Photo Composing Machine Manufacturing Co Ltd filed Critical Shaken Co Ltd
Priority to JP26326985A priority Critical patent/JPS62123575A/en
Publication of JPS62123575A publication Critical patent/JPS62123575A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To find out the up-and-down of a picture when a variable density picture is overlapped and displayed by selecting one of plural picture data of the picture, and selecting one piece of picture element data based on the comparing output of the selected picture element data and the comparing data. CONSTITUTION:In picture elements A1 and A2, all data of an (n) bit are zero. For a selecting signal S4, one is commanded. In a selecting circuit 4-2, the data of the picture element A1 are selected and sent to a comparator 4-2. The comparator 4-2 compares the data and comparing data S3. Here, in the data S3, the (n) bit is all zero. Consequently, the comparator 4-2 detects the coincidence. In case of the coincidence, a deciding signal 0 is outputted to a selecting circuit 4-3. At the circuit 4-3, as the data to output finally, the data of the picture element A2 are selected and outputted. After the data are processed, the data come to be the data of the picture element A3. When the signal S4 is zero, the processing is executed in the same way. Thus, when the signal S4 is one, processing is executed so that a picture element S1 can come on the top and when the signal S4 is zero, the processing is executed so that a picture element S2 can come on the top.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は画像処理装置に関し、特に複数の濃淡画像を適
当な形で重畳処理することができる画像処理装置に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to an image processing apparatus, and more particularly to an image processing apparatus capable of superimposing a plurality of grayscale images in an appropriate form.

[従来技術の問題点1 従来、例えば2つの濃淡画像を合成する方法としては、
第2図に示すような方法が有る。第2図(1)はバック
グランド画面を記憶しているメモリの内容に、それに重
畳させる画像を記憶しているメモリの内容をウィンドウ
画面Wとして単純に重畳して表示部Cに表示したもので
ある。図を見てわかるように、バックグランド画面の、
ウィンドウ画面Wと重畳した領域が表示されないという
問題が有る。
[Problem with conventional technology 1 Conventionally, for example, as a method for synthesizing two grayscale images,
There is a method as shown in FIG. In Figure 2 (1), the contents of the memory storing the background screen and the memory storing the image to be superimposed on it are simply superimposed as a window screen W and displayed on the display section C. be. As you can see from the diagram, the background screen,
There is a problem that an area overlapping with the window screen W is not displayed.

また第2図■はバックグランド画面を記憶しているメモ
リの内容と、それに重畳させる両像を記憶しているメモ
リの内容との各画素データの論理演算を行うことにより
合成した画像データを作成して、表示部Cに表示した状
態を示す図である。
In addition, Figure 2 (■) creates composite image data by performing logical operations on each pixel data of the contents of the memory that stores the background screen and the contents of the memory that stores both images to be superimposed on it. 3 is a diagram showing a state displayed on display section C.

この方法では二値データの画像であれば、どちらの画像
が上に来るか下に来るかは問わないことから、特に問題
はないが、濃淡画像の場合はそれが問題になることから
、単に論理演算を行って合成した画像データを作成する
と、画像が重畳した第2図(2)にPとして示すような
部分では、どちらの画像が上に来ているのかがわからな
いという欠点が有る。
With this method, if the image is a binary data image, it does not matter which image is on the top or the bottom, so there is no particular problem, but in the case of a grayscale image, it becomes a problem, so simply When image data is synthesized by performing logical operations, there is a drawback that in a portion where images are superimposed, as shown as P in FIG. 2 (2), it is not clear which image is on top.

[発明の目的] 本発明は以上の点から成したもので、濃淡画像を重畳し
て表示するに好適な画像処理装置を提供することを目的
とし、その特徴とするところは、複数の画像の画素デー
タから1つの画素データを選択出力する第1の選択回路
と、該第1の選択回路によって選択されたnビットの画
素データとnビット・からなる比較データとを比較する
コンパレータと、該コンパレータからの出力に基づいて
前記複数の画像の画素データから1つの画素データを選
択出力する第2の選択回路とを少なくとも具備する画像
処理部を有することことである。
[Object of the Invention] The present invention has been made based on the above points, and an object of the present invention is to provide an image processing device suitable for superimposing and displaying grayscale images. a first selection circuit that selects and outputs one pixel data from pixel data; a comparator that compares the n-bit pixel data selected by the first selection circuit with comparison data consisting of n bits; and the comparator. and a second selection circuit that selects and outputs one pixel data from the pixel data of the plurality of images based on the output from the image processing section.

し発明の構成コ 第1図は本発明になる画像処理装置の一例を示すブロッ
ク図である。1は各種の指示や入力を行うキーボード、
2は制御部、3は画像データや後述する比較データ等を
記憶している記憶部で、画像データは1画素当りnビッ
ト−で構成される。
Structure of the Invention FIG. 1 is a block diagram showing an example of an image processing apparatus according to the invention. 1 is a keyboard for various instructions and input;
Reference numeral 2 denotes a control section, and 3 a storage section storing image data, comparison data, etc. to be described later.The image data is composed of n bits per pixel.

4は画像の合成等の処理を行う画a処理部、5はD/△
コンバータ、6は表示部である。
4 is an image a processing unit that performs processing such as image composition, and 5 is D/△.
Converter 6 is a display section.

第3図は前記画像処理部4の回路図である。FIG. 3 is a circuit diagram of the image processing section 4.

4−1は入力された2つの画像の画素データのうち、後
述する]ンバレータ4−2に送る画素データを選択出力
する選択回路、4−2は比較データS3と前記選択回路
4−1から送られて来た画素データとを比較し、両名が
不一致の時に[11を、一致の時に「0」を出力するコ
ンパレータである。
4-1 is a selection circuit that selects and outputs pixel data to be sent to the inverter 4-2 (to be described later) out of the pixel data of the two input images, and 4-2 is a selection circuit that selects and outputs pixel data to be sent to the inverter 4-2 from among the pixel data of the two input images; This is a comparator that compares the received pixel data and outputs [11] when they do not match, and outputs "0" when they match.

4−3は前記コンパレータ4−2からの出力に基づいて
、入力された2つの画像の画素データから出力する画素
データを選択出力する選択回路である。
4-3 is a selection circuit that selects and outputs pixel data to be output from the pixel data of the two input images based on the output from the comparator 4-2.

画素データSl 、 Sz 、及び選択信号S4とその
反転した信号は、選択回路4−1と4−3に入るよう接
続され、また比較データS3はコンパレータ4−2に入
るよう接続されている。更にコンパレータ4−2からの
出力は、選択回路4−3に入るよう接続されている。
The pixel data Sl, Sz, the selection signal S4 and its inverted signal are connected to the selection circuits 4-1 and 4-3, and the comparison data S3 is connected to the comparator 4-2. Further, the output from the comparator 4-2 is connected to enter the selection circuit 4-3.

ここで比較データS3はnビットのデータで、通常、す
べてのビットが「0」となっている。また、選択信@S
4はとららの画像を上にするかを指令する1ピツトのデ
ータで、「1」が指令されている時はSlを、「0」が
指令されている時はG2の画素データを上にするという
指令である。
Here, the comparison data S3 is n-bit data, and normally all bits are "0". Also, select mail @S
4 is 1-pixel data that commands whether to raise Torara's image on top; when "1" is commanded, set Sl, and when "0" is commanded, set G2 pixel data on top. This is a command to do so.

第4図は選択回路4−1の詳細な回路図である。FIG. 4 is a detailed circuit diagram of the selection circuit 4-1.

G1.GzはANDゲート、G3はORゲートである。G1. Gz is an AND gate, and G3 is an OR gate.

第5図は選択回路4−3の詳細な回路図である。G4は
EXORゲート、G5 G6はANDゲート、G7はO
Rゲートである。
FIG. 5 is a detailed circuit diagram of the selection circuit 4-3. G4 is EXOR gate, G5 G6 is AND gate, G7 is O
This is the R gate.

[発明の動作] 次に本発明の動作について説明する。[Operation of the invention] Next, the operation of the present invention will be explained.

まずキーボード1より重畳させる画像の指定や、どちら
の画像を上にするか等の指令を行う。それらの指令に基
づき、制御部2は記憶部3から重畳する2つの画像の画
素データ81.32を順次読み出し、比較データS3と
共に画像処理部4へ送る。
First, the user uses the keyboard 1 to designate images to be superimposed and to issue commands such as which image should be placed on top. Based on these instructions, the control section 2 sequentially reads out pixel data 81 and 32 of the two images to be superimposed from the storage section 3 and sends them to the image processing section 4 together with the comparison data S3.

次に画像処理部4における処理について説明する。第6
図(1)、(2)は重畳させる2つの画像データの図で
あり、1画素当りnビットからなる濃淡画像である。図
の斜線部が、nビットのうち、少なくとも1つは「1」
の画像領域である。
Next, processing in the image processing section 4 will be explained. 6th
Figures (1) and (2) are diagrams of two image data to be superimposed, and are grayscale images consisting of n bits per pixel. The shaded area in the diagram indicates that at least one of the n bits is "1"
This is the image area of

■、はじめに、第6図(1)、(2)に示り画素At 
■,Introduction, as shown in Figure 6 (1) and (2), the pixel At
.

A2のnビットデータが第3図に示す画像処理部4に入
力された場合の処理について説明する。
The processing when the n-bit data of A2 is input to the image processing section 4 shown in FIG. 3 will be described.

画素At 、Azはnビットすべてのデータが「0」で
ある。また選択信号S4は「1」が指令されているとす
る。選択回路4−1では画素Δ1のデータを選択し、コ
ンパレータ4−2に人へ送る。コンパレータ4−2では
そのデータと、比較データS3とを比較する。ここで、
比較データS3はnビット寸へてrOJである。一方、
画素A1もnビットすべて「0」であることから、コン
パレータ4−2は一致を検出する。一致した場合は上述
したように、判定信号「0」を選択回路4−3へ出力す
る。選択回路4−3では最終的に出力するデータとして
nビットすべて「0」の画素Δ2のデータが選択され、
出力される。このデータは処理後、第6図(3)に示す
画素A3のデータとなる。
In pixels At and Az, all n bits of data are "0". It is also assumed that the selection signal S4 is commanded to be "1". The selection circuit 4-1 selects the data of the pixel Δ1 and sends it to the comparator 4-2. The comparator 4-2 compares the data with comparison data S3. here,
The comparison data S3 has n-bit size and is rOJ. on the other hand,
Since all n bits of the pixel A1 are "0", the comparator 4-2 detects a match. If they match, the determination signal "0" is output to the selection circuit 4-3 as described above. The selection circuit 4-3 selects the data of pixel Δ2 in which all n bits are "0" as the data to be finally output.
Output. After processing, this data becomes the data of pixel A3 shown in FIG. 6(3).

01次に第6図(1)、 (2)に示す画素Bl 、B
2のデータの処理について説明する。
01 Next, pixels Bl and B shown in FIG. 6 (1) and (2)
The second data processing will be explained.

画素B1は少なくとも1つは「1」のビットが存在する
が、画素B2はすべて「0」である。選択回路4〜1で
は画素B1のデータを選択し、コンパレーク4−2へ送
る。]ンバレータ4−2では上述したすべて「0」のn
ビットの比較データS3と画素B1のデータを比較する
。この場合、不一致を検出し、判定信号「1」を選択回
路4−3へ出力する。選択回路4−3では最終的に出力
するデータとして画素B1のデータが選択され、出力さ
れる。このデータは処理後、第6図(3)に示す画素B
3のデータとなる。
Pixel B1 has at least one "1" bit, but pixel B2 has all "0" bits. The selection circuits 4-1 select the data of the pixel B1 and send it to the comparator 4-2. ] In the converter 4-2, the n of all "0" mentioned above is
The bit comparison data S3 and the data of the pixel B1 are compared. In this case, a mismatch is detected and a determination signal "1" is output to the selection circuit 4-3. The selection circuit 4-3 selects and outputs the data of pixel B1 as the data to be finally output. After processing, this data is displayed at pixel B shown in FIG. 6 (3).
The data will be 3.

05次に第6図(1)iりの画素C1,、C2のデータ
の処理について説明する。
05 Next, processing of the data of pixels C1, C2 in FIG. 6(1) i will be explained.

画素C1のnビットはすべて「0」であり、画素C2は
少なくとも1つは「1」のビットが存在するデータであ
る。選択回路4−1では画素C1のデータを選択してコ
ンパレータ4−2へ送る。
All n bits of pixel C1 are "0", and pixel C2 has data in which at least one bit is "1". The selection circuit 4-1 selects the data of the pixel C1 and sends it to the comparator 4-2.

コンパレータ4−2では比較データS3と画素C1のデ
ータを比較−16゜この場合は一致を検出し、判定信号
[01を選択回路4−3へ出力する。
The comparator 4-2 compares the comparison data S3 with the data of the pixel C1 by -16°. In this case, a match is detected and a determination signal [01 is outputted to the selection circuit 4-3.

選択回路4−3では最終的に出力するデータと【)て画
素C2のデータが選択され、出力される9、このデータ
は処理後、第6図(3)に示ず画素C3のデータとなる
In the selection circuit 4-3, the data of the pixel C2 is selected as the data to be finally outputted, and is output 9. After processing, this data becomes the data of the pixel C3, not shown in FIG. 6(3). .

00次に第6図(1)、(2)に示す画素DI 、C2
のデータの処理について説明する。
00 Next, pixels DI and C2 shown in FIG. 6 (1) and (2)
The processing of data will be explained.

画素DI 、C2共に少なくとも1つは「1」のビット
が存在するデータである。選択回路4−1では画素D1
のデータを選択し、]ンパレータ4−2へ送る。コンパ
レータ4−2では比較データS3と画素D1のデータを
比較する。この場合、不一致を検出し、判定信号「1」
を選択回路4−3へ出力する。選択回路4−3では最終
的に出力されるデータとして画素D1のデータが選択さ
れ、出力される。このデータは処理模、第6図(3)に
示す画素D3のデータとなる。
Both pixels DI and C2 have data in which at least one bit is "1". In the selection circuit 4-1, the pixel D1
data is selected and sent to the ] comparator 4-2. The comparator 4-2 compares the comparison data S3 with the data of the pixel D1. In this case, a mismatch is detected and the judgment signal is "1".
is output to the selection circuit 4-3. The selection circuit 4-3 selects and outputs the data of the pixel D1 as the data to be finally output. This data becomes the data of the pixel D3 shown in FIG. 6(3) in the processed image.

以上のような処理を画像処理部4において行う。The above-described processing is performed in the image processing section 4.

上述の例は選択信号S4が「1」の場合の例であるが、
「0」の場合も同様にして処理を行う。■の説明かられ
かるように、選択信号S4が「1」ならば、画素S1.
S2の少なくとも1つのビットが「1」である画素同士
を重畳させた場合、画素S1が上に来るように処理され
る。また選択信号S4が「0」の時は画像S2が上に来
るように処理される。
The above example is an example where the selection signal S4 is "1", but
In the case of "0", processing is performed in the same manner. As can be seen from the explanation of (2), if the selection signal S4 is "1", the pixel S1.
When pixels in which at least one bit of S2 is "1" are superimposed, processing is performed so that pixel S1 is placed on top. Further, when the selection signal S4 is "0", the image S2 is processed so as to be placed on top.

このようにして処理されたデータは、D/△コンバータ
5でD/△変換された後、表示部6に表示される。また
、画像処理部4で処理したデータを記憶部3へ再び記憶
させても良い。
The data processed in this manner is displayed on the display unit 6 after being subjected to D/Δ conversion by the D/Δ converter 5. Further, the data processed by the image processing section 4 may be stored in the storage section 3 again.

尚、上記実施例は2つの画像を重畳する場合のものであ
るが、3つ以上の画像を重畳する場合についても、実施
できることはもちろんである。
Although the above embodiment deals with the case where two images are superimposed, it is of course possible to implement the case where three or more images are superimposed.

[発明の効果] 以上詳しく説明したように、本発明によれば、濃淡画像
を重畳して表示する時、従来のように、どちらの画像が
上になっているのかがわからない、という不都合が解消
できる。そればかりか、−ににする画像を任意に選択で
きるという効果をイiするものである。
[Effects of the Invention] As described in detail above, according to the present invention, the inconvenience of not being able to tell which image is on top when displaying grayscale images in a superimposed manner as in the past can be resolved. can. Not only that, but it also has the advantage of being able to arbitrarily select an image to be changed to -.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を承りブロック図、第2図は
従来の表示例の図、第3図は画像処p1部における処理
を行う回路図、第4図は選択回路4−1の詳細な回路図
、第5図は選択回路4−3の詳IIIな回路図、第6図
は本発明によって車畳処叩される前後の画像データの図
である。 1・・・キーボード  2・・・制御部3・・・記憶部
    4・・・画像処理部4−1.4−3・・・選択
回路 4−2・・・コンパレータ 5・・・D/Aコンバータ 6・・・表示部 第2図 第3図 第4図
FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a diagram of a conventional display example, FIG. 3 is a circuit diagram for processing in the image processing p1 section, and FIG. 4 is a selection circuit 4-1. FIG. 5 is a detailed circuit diagram of the selection circuit 4-3, and FIG. 6 is a diagram of the image data before and after being subjected to car tampering according to the present invention. 1...Keyboard 2...Control unit 3...Storage unit 4...Image processing unit 4-1.4-3...Selection circuit 4-2...Comparator 5...D/A Converter 6...Display section Fig. 2 Fig. 3 Fig. 4

Claims (1)

【特許請求の範囲】 複数の画像の画素データから1つの画素データを選択出
力する第1の選択回路と、 該第1の選択回路によって選択されたnビットの画素デ
ータとnビットからなる比較データとを比較するコンパ
レータと、 該コンパレータからの出力に基づいて前記複数の画像の
画素データから1つの画素データを選択出力する第2の
選択回路とを少なくとも具備する画像処理部を有するこ
とを特徴とする画像処理装置。
[Scope of Claims] A first selection circuit that selects and outputs one pixel data from pixel data of a plurality of images, and n-bit pixel data selected by the first selection circuit and comparison data consisting of n bits. and a second selection circuit that selects and outputs one pixel data from the pixel data of the plurality of images based on the output from the comparator. image processing device.
JP26326985A 1985-11-22 1985-11-22 Picture processing device Pending JPS62123575A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26326985A JPS62123575A (en) 1985-11-22 1985-11-22 Picture processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26326985A JPS62123575A (en) 1985-11-22 1985-11-22 Picture processing device

Publications (1)

Publication Number Publication Date
JPS62123575A true JPS62123575A (en) 1987-06-04

Family

ID=17387111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26326985A Pending JPS62123575A (en) 1985-11-22 1985-11-22 Picture processing device

Country Status (1)

Country Link
JP (1) JPS62123575A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58217076A (en) * 1982-06-11 1983-12-16 Victor Co Of Japan Ltd Picture storage device
JPS6041090A (en) * 1983-08-16 1985-03-04 富士電機株式会社 Picture overlapping apparatus
JPS60204082A (en) * 1984-03-28 1985-10-15 Olympus Optical Co Ltd Still picture processing device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58217076A (en) * 1982-06-11 1983-12-16 Victor Co Of Japan Ltd Picture storage device
JPS6041090A (en) * 1983-08-16 1985-03-04 富士電機株式会社 Picture overlapping apparatus
JPS60204082A (en) * 1984-03-28 1985-10-15 Olympus Optical Co Ltd Still picture processing device

Similar Documents

Publication Publication Date Title
US6522341B1 (en) Multi-layer image mixing apparatus
JPH03256485A (en) Motion vector detecting circuit
JPH07298032A (en) Digital image processor
US5815143A (en) Video picture display device and method for controlling video picture display
JPS62123575A (en) Picture processing device
JP2924528B2 (en) Labeling processing method and labeling processing apparatus
US6125141A (en) Device and method for detecting motion vectors
JP2996196B2 (en) Scan conversion circuit
JPS6224369A (en) Picture information processor
JPH04329483A (en) Image processor
JPS6224374A (en) Picture converting device
JPS61148487A (en) Expander/reducer
JPS63240680A (en) Image extension processing circuit
JPH0759035B2 (en) Image reduction processor
JPH06121880A (en) Picture image processing apparatus
JPH02188787A (en) Cursor display controller
JPH01114272A (en) Frame memory access method
JPS5870276A (en) Writing and reading of video memory
JPS62232688A (en) Image processor
JPH0736199B2 (en) Digital image data comparison device
JPH11220731A (en) Picture processor
JPH0225895A (en) Display device
JPS60222893A (en) Transparent color control system for crt display
JPH07307896A (en) Combining device for image data
JPH05314256A (en) Image data processor