JPS6170836A - Connection system of asynchronous different speed terminal device - Google Patents

Connection system of asynchronous different speed terminal device

Info

Publication number
JPS6170836A
JPS6170836A JP59191521A JP19152184A JPS6170836A JP S6170836 A JPS6170836 A JP S6170836A JP 59191521 A JP59191521 A JP 59191521A JP 19152184 A JP19152184 A JP 19152184A JP S6170836 A JPS6170836 A JP S6170836A
Authority
JP
Japan
Prior art keywords
data
speed
terminal
exchange
terminal device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59191521A
Other languages
Japanese (ja)
Inventor
Koshu Yoshizaki
吉崎 皇秋
Morihiko Kurata
倉田 盛彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59191521A priority Critical patent/JPS6170836A/en
Publication of JPS6170836A publication Critical patent/JPS6170836A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain data communication between different speed terminal devices by matching data transfer speeds between different speed data terminal devices and allowing a high-speed terminal device to stop the transmission of the next data temporarily until the low-speed terminal devices completes the reception. CONSTITUTION:Data from a high-speed data terminal device 1A is received by a data terminal side data transmission circuit TS of a data terminal device 2A, the speed is converted into the line speed of a time division electronic exchange 3 and transmitted to a low-speed data terminal device 1B via the exchange 3 by an exchange side data transmission circuit ES. Then transmission and reception data are exchanged in the exchange 3, the data from the exchange 3 is received by an exchange data reception circuit ER of the data terminal device 2B and transmitted to the speed of the terminal device 1B by the data terminal side data reception circuit TR. The terminal device 1A stops the transmission of next data temporarily until the reception of the terminal device 1B is finished.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は時分割電子交換機を用いてデータ端末間のデー
タ通信を行なう端末の接続方式に係り、特に非同期異速
度端末の接続方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a terminal connection system for performing data communication between data terminals using a time division electronic exchange, and particularly relates to a connection system for asynchronous different speed terminals.

〔発明の背景〕[Background of the invention]

従来の時分割電子交換機を用いてデータ端末間のデータ
通信を行なう端末の接続方式は同一速度端末間の接続方
式であって、特に非同期異速度端末間の接続方式に関す
るものはなく現在各方式が検討されている段階である。
The conventional terminal connection method for data communication between data terminals using a time division electronic exchange is a connection method between same-speed terminals, and there is no specific connection method between asynchronous different-speed terminals, and currently there are various methods. It is currently under consideration.

〔発明の目的〕[Purpose of the invention]

本発明の目的は非同期異速度端末を時分割電子交換機に
接続して端末間のデータ通信を可能にする非同期異速度
端末の接続方式を提供するにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a connection method for asynchronous different speed terminals that connects the asynchronous different speed terminals to a time division electronic exchange and enables data communication between the terminals.

〔発明の概要〕[Summary of the invention]

本発明は、非同期異速度端末を時分割電子交換機に接続
してデータ通信を可能にするためには、異速度データ端
末間のデータ転送速度の整合とデータ端末と時分割電子
交換機間の回線速度の整合を実現するとともに低速度端
末が高速度端末からのデータをアンダランを起さずに受
信可能にする必要がある点に着目し、交換機の回線速度
に高速度端末と低速度端末のデータ転送速度を整合する
ことによりデータ転送速度の統一をはかるとともに低速
度端末が受信終了するまで高速度端末が一時的に次デー
タの送出を停止して高速度端末のデータ送信の間隔を一
時的に空けるように制御することにより、非同期・異速
度端末を時分割電子交換機に接続してデータ通信を可能
にした非同期異速度端末の接続方式である。
In order to enable data communication by connecting asynchronous different speed terminals to a time division electronic exchange, the present invention requires matching of data transfer speeds between different speed data terminals and line speed between the data terminals and the time division electronic exchange. Focusing on the need to achieve consistency between high-speed and low-speed terminals and to enable low-speed terminals to receive data from high-speed terminals without causing underrun, data transfer between high-speed and low-speed terminals is adjusted to the line speed of the exchange. By matching the speeds, data transfer speeds are unified, and the high-speed terminal temporarily stops sending the next data until the low-speed terminal finishes receiving data, thereby temporarily creating an interval between data transmissions of the high-speed terminal. This is a connection method for asynchronous, different speed terminals that enables data communication by connecting the asynchronous, different speed terminals to a time-sharing electronic exchange.

〔発明の実施例〕[Embodiments of the invention]

以下に本発明の一実施例を第1図ないし第5図により説
明する。
An embodiment of the present invention will be described below with reference to FIGS. 1 to 5.

第1図は本発明による時分割電子交換機を経由してデー
タ通信を行なう非同期異速度端末の接読方式の一実施例
を示すシステム構成図である。第1図において、IA、
IBはそれぞれ高速側、低速側のデータ端末、2A、2
Bはデータ端末側装置(インタフェース装置)、3は交
換機側装置(インタフェース装置)を含む時分割電子交
換機である。
FIG. 1 is a system configuration diagram showing an embodiment of a close reading method for an asynchronous different speed terminal that performs data communication via a time division electronic exchange according to the present invention. In FIG. 1, IA,
IB are data terminals on the high-speed side and low-speed side, 2A, 2, respectively.
B is a data terminal side device (interface device), and 3 is a time division electronic exchange including an exchange side device (interface device).

この構成で、高速側データ端末1人からのデータは該デ
ータ端末の速度でデータ端末側装置2人のデータ端末側
データ送信回路TSにより受信され時分割電子交換機3
の回線速度に変換されて、交換機側データ送信回路ms
により時分割電子交換機3を経由して相手の低速側デー
タ端末1Bに送出される。ついで時分割電子交換機3内
で送信データと受信データが交絡し、時分割電子交換機
5からのデータはデータ端末側装置2Bの交換機側デー
タ受信回路HRにより受信され、データ端末側データ受
信回路THにより低速側データ端末1Bの速度に直され
て該データ端末に送出される。
With this configuration, data from one high-speed data terminal is received by the data terminal-side data transmission circuits TS of two data terminal-side devices at the speed of the data terminal, and is received by the time-sharing electronic exchange 3.
is converted to the line speed of ms, and the data transmission circuit on the exchange side ms
The data is sent to the other party's low-speed data terminal 1B via the time division electronic exchange 3. Then, the transmitted data and the received data are mixed up in the time division electronic exchange 3, and the data from the time division electronic exchange 5 is received by the exchange side data reception circuit HR of the data terminal side device 2B, and the data is received by the data terminal side data reception circuit TH. The data is corrected to the speed of the low-speed data terminal 1B and sent to the data terminal.

第2図は第1図のデータ端末相互がデータ通信の速度を
決定するまでの呼設定の手順を例示する説明図である。
FIG. 2 is an explanatory diagram illustrating the call setting procedure until the data terminals in FIG. 1 mutually determine the data communication speed.

第・2図において、データ端末1人からの発呼、交換機
3の選択信号送出可、データ端末1人か°らの選択信号
、交換機3の呼出音および呼出し、データ端末1Bの応
答、交換機3の両端末への通信可の各信号送出までの手
順は通常の交換接続の手順である。ついでこの通信可の
信号送出後に、データ端末1人から。
In Figure 2, a call is made from one data terminal, a selection signal can be sent from exchange 3, a selection signal is sent from one data terminal, ringing tone and ringing from exchange 3, a response from data terminal 1B, and exchange 3 The procedure up to the sending of each communication-enabled signal to both terminals is the procedure of a normal exchange connection. Then, after sending this signal indicating that communication is possible, from one data terminal.

データ端末相互のデータ通信の速度を決定する・ため速
度問合せを行ない、データ端末1Bの速・度応答ののち
、速度設定する手順が追加される。
In order to determine the data communication speed between the data terminals, a speed inquiry is made, and after the speed/speed response from the data terminal 1B, a speed setting procedure is added.

この速度設定後に、データ端末間でデータ通信を行なう
After this speed setting, data communication is performed between the data terminals.

第3図は第2図の呼設定の手順を行なうR32320の
インタフェースを装備しているデータ端末のl11m手
順を示すデータ端末との制御線のシーケンス図である。
FIG. 3 is a sequence diagram of control lines with a data terminal showing the l11m procedure of a data terminal equipped with an R32320 interface that performs the call setting procedure of FIG. 2.

第4図は第3図の高速側データ端末のデータ送信を一時
的に停止させる制msのシーケンス図である。第3図に
おいで、データセットレディDRとエクイブメントレデ
ィERはデータ端末と交換機が呼設定の手順の可能な状
態ならば相互にオンになっている信号(線)で、この状
態でデータの送信要求があるとデータ端末は送信要求信
号R8をオンにする。
FIG. 4 is a sequence diagram of a control system for temporarily stopping data transmission from the high-speed data terminal in FIG. In Figure 3, Data Set Ready DR and Equipment Ready ER are signals (lines) that are turned on when the data terminal and exchange are in a state where the call setup procedure is possible, and data transmission is not possible in this state. When there is a request, the data terminal turns on the transmission request signal R8.

ついで通信路の設定を示すキャリヤ検出信号ODがオン
になると、その後はデータ送信可を意なる。しかし本発
明によれば第4図において、高速側データ端末1人から
の送信データSDを該データ端末の速度で1バイトだけ
受信したのち、該受信したデータを時分割電子交換機3
の回線速度に変換し低速側データ端末1Bの速度に整合
して送出し終るまで上記制御信号(II)O8をオフに
して高速側データ端末1人からの次のデータの送出を一
時的に停止させるとともに、低速側データ端末1Bに対
し上記送信データSDを速度変換した受信データRDと
して送出する。
Next, when the carrier detection signal OD indicating the setting of a communication channel is turned on, it means that data transmission is possible thereafter. However, according to the present invention, in FIG. 4, after receiving only one byte of transmission data SD from one high-speed data terminal at the speed of that data terminal, the received data is transferred to the time-sharing electronic exchanger 3.
control signal (II) O8 is turned off until transmission is completed to match the speed of the low-speed data terminal 1B, and transmission of the next data from one high-speed data terminal is temporarily stopped. At the same time, the transmission data SD is sent to the low-speed data terminal 1B as reception data RD obtained by converting the speed of the transmission data SD.

第5Ig1は第1図の上記第2図ないし第4図の制御を
行なうデータ端末側装置2A(2,B)の一実施例を示
す回路ブロック図である。第5図において、4は第1図
のデータ端末側データ送信回路TSおよびデータ端末側
データ受信回路THに対応するデータ端末IA(IB)
とデータの送受信を行なうデータ端末側データ送受信回
路、5は第1図の交換機側データ送信回路Eq松上rに
亦凍埠冊デー々漢信面銘KF4こ枡内才る交換機側装置
を含む交換機3とデータの送受信を行なう交換機側デー
タ送受信回路、6はデータ端末側のデータ速度と交換機
側のデータ速。
5Ig1 is a circuit block diagram showing an embodiment of the data terminal side device 2A (2, B) that performs the control shown in FIGS. 2 to 4 of FIG. 1. In FIG. 5, 4 is a data terminal IA (IB) corresponding to the data terminal side data transmitting circuit TS and data terminal side data receiving circuit TH of FIG.
The data terminal side data transmitting/receiving circuit that transmits and receives data to and from the data terminal side, 5 includes the exchange side data transmitting circuit Eq Matsukami r shown in Fig. A data transmitting/receiving circuit on the exchange side transmits and receives data to and from the exchange 3, and 6 indicates the data rate on the data terminal side and the data rate on the exchange side.

度(回線速度)を整合する回路機能とデータ端末と制御
信号をやりとりする制御回路機能とデータ端末のデー少
転送速度を設定する回路機能を備え高速度端末1人のデ
ータを低速度データ端末1Bの速度に変換して交換機側
装置に送出せしめる制御用マイクロコンピュータ、7は
データ送信許可を示す制御1jlasの状態を保持する
送信可信号制御回路(フリップフロップ)、8は制御信
号(II) OSを制御するマイクロコンビエータ6の
命令をデコードする命令デコーダである。なおマイクロ
コンピュータ6に係るEはイネーブル(同期信号)、A
はアドレス信号、RIWはリード/ライト信号、VMA
はアドレス信号線に有効アドレスをのせているのを示す
バリッドメモリアクセスの各信号線であり、送信可信号
制御回路(フリップフロップ)7に係るDはデータ入力
、Qは出力、OI+Rはクリア、OLKはクロックであ
る。
It has a circuit function to match the speed (line speed), a control circuit function to exchange control signals with the data terminal, and a circuit function to set the low data transfer rate of the data terminal. a control microcomputer that converts the data into a speed of This is an instruction decoder that decodes the instructions of the micro combinator 6 to be controlled. Note that E related to the microcomputer 6 is enable (synchronization signal), and A
is address signal, RIW is read/write signal, VMA
are each signal line of valid memory access indicating that a valid address is placed on the address signal line, D is data input, Q is output, OI+R is clear, OLK related to the transmit enable signal control circuit (flip-flop) 7. is the clock.

この構成で、マイクロコンビエータ6はデコーダ8に対
してデータ端末側データ送受信回路4の内部状態を読み
出す命令を発行することにより、データ端末側データ送
受信回路4が高速側データ端末1人からデータ送信要求
信号R8および送信データSDなどを受信したか否かを
常時監視している。この状態でマイクロコンピュータ6
は送信要求信号R5の受信を検出することにより、デコ
ーダ−8に送信可信号制御回路(7リツプフロツプ)7
をセットする命令を発行して送信可信号制御回路7から
データ端末1人に対しデータ送信許可を示す制御信号(
線)O8を送出せしめるとともに、データ端末側データ
送受信回路4に対し通信路の設定を示すキャリヤ検出信
号ODを送出する命令を発行する。
With this configuration, the micro combiator 6 issues a command to the decoder 8 to read the internal state of the data terminal side data transmitting/receiving circuit 4, so that the data terminal side data transmitting/receiving circuit 4 transmits data from one high-speed side data terminal. It constantly monitors whether the request signal R8, transmission data SD, etc. have been received. In this state, the microcomputer 6
By detecting the reception of the transmission request signal R5, the transmitting enable signal control circuit (7 lip-flops) 7 is sent to the decoder 8.
The transmission permission signal control circuit 7 issues a command to set a control signal (
line) O8, and also issues a command to the data terminal side data transmitting/receiving circuit 4 to transmit a carrier detection signal OD indicating the setting of a communication path.

データ端末1人はこれらの信号を受信することにより、
送信データSD、IIに送信データSDを送出する。こ
の送信データSDをデータ端末側データ送受信回路4が
1バイトだけ受信すると、これを検出することによりマ
イクロコンビエータ6はデコーダ8に送信可信号制御回
路7をクリアする命令を発行してデータ送信許可を示す
ii制御信号<m> o sをオフにし、これにより一
時的に次の送信データSDの送出を停止させる。
By receiving these signals, one data terminal can
The transmission data SD is sent to the transmission data SD and II. When the data terminal side data transmitting/receiving circuit 4 receives only one byte of this transmission data SD, upon detecting this, the micro combiator 6 issues a command to the decoder 8 to clear the transmission enable signal control circuit 7, thereby permitting data transmission. ii control signal <m> o s indicating , is turned off, thereby temporarily stopping the transmission of the next transmission data SD.

この処理をすることにより上記データ端末側データ送受
信回路4が受信した1バイトの送信データSDを速度変
換して交換機側に送出し終るまで、新たな送信データを
受信しなくてすむことになる。ついでマイクロコンピュ
ータ6は上記データ端末側データ送受信回路4が受信し
た送信データSDを読み出したのち、デコーダ8に交換
機側データ送受信回路5柏該データを書き込む命令を発
行することにより低速側データ端末1Bの速度に整合し
た交換1iIA3の回線速度で該データを受信データR
Dとして交換機側データ送受信回路5に読み出し交換機
側に送信する。マイクロコンピュータ6はこの交換機側
データ送受信回路5が受信データRDの送信が終了した
か否かを上記データ端末側データ送受信回路4と同様に
常時監視しており、受信データRDの送信終了を検出す
ると次の送信データSDの送信許可をデータ端末1人に
通知するためデコーダ8を介し送信可信号制御回路7を
オンにしてデータ送信許可を示す制御信号(1s)O8
を送出する。これにより高速側データ端末1A (i新
たな送信データSDの送出が可能となる。
By performing this processing, it is not necessary to receive new transmission data until the data terminal side data transmission/reception circuit 4 converts the speed of the received 1-byte transmission data SD and sends it to the exchange side. Next, the microcomputer 6 reads out the transmission data SD received by the data terminal side data transmitting/receiving circuit 4, and then issues a command to write the data to the exchange side data transmitting/receiving circuit 5 to the decoder 8, thereby writing the data to the low speed side data terminal 1B. Receive the data at the line speed of exchange 1iIA3 that matches the speed
D, the data is read out by the exchange side data transmitting/receiving circuit 5 and transmitted to the exchange side. The microcomputer 6 constantly monitors whether or not the exchange side data transmitting/receiving circuit 5 has finished transmitting the received data RD, similarly to the data terminal side data transmitting/receiving circuit 4, and when it detects the completion of transmitting the received data RD. A control signal (1s) O8 which turns on the send enable signal control circuit 7 via the decoder 8 to notify one data terminal of permission to send the next send data SD, and indicates permission to send the data.
Send out. This makes it possible for the high-speed data terminal 1A to send new transmission data SD.

つぎに受信側のデータ端末側装置2Bの動作については
、第5図と同じくマイクロコンピュータ6は交換機側デ
ータ送受信回路5が交換機側から送信データSDを受信
したか否かを常時監視しており、送信データSDを1バ
イトだけ受信したのを検出すると送信側のデータ端末側
装置2人と同様の制御により低速側データ端末1Bの速
度で受信データRDをデータ端末側データ送受信回路4
に設定して低速側データ端末1Bに受信データRDを送
出する。
Next, regarding the operation of the data terminal side device 2B on the receiving side, as in FIG. When it is detected that only one byte of the transmission data SD has been received, the data transmission/reception circuit 4 transmits the reception data RD at the speed of the low-speed data terminal 1B under the same control as the two data terminal devices on the transmission side.
, and sends the received data RD to the low-speed data terminal 1B.

以上のようにして本実施例のデータ端末側装暇による接
続方式によれば、高速度データ端末の送信データを低速
度データ端末の速度に変換して交換機側装置に送出する
まで高速度データ始末に対して一時的に次のデータの送
出を停止させることにより低速度データ端末がアンダラ
ンを起さずに受信データを受信することが可能となるか
ら非同期異速度端末の接続が実現できる0 〔発明の効果〕 以上の説明のように本発明によれば、非同期異速度端末
を時分割電子交換機に接続してデータ通信を行なうこと
ができるため、時分割電子交換機を中核とした非同期異
速度端末間のデータ通信が可能なローカルエリアネット
ワークが実現できる。
As described above, according to the connection method using the data terminal side equipment of this embodiment, high-speed data processing is performed until the transmission data of the high-speed data terminal is converted to the speed of the low-speed data terminal and sent to the exchange side equipment. By temporarily stopping the transmission of the next data, it becomes possible for the low-speed data terminal to receive the received data without causing an underrun, thereby realizing the connection of asynchronous different-speed terminals [Invention] [Effect] As described above, according to the present invention, asynchronous different speed terminals can be connected to a time division electronic exchange and data communication can be performed. A local area network capable of data communication can be realized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による時分割電子交換機を経由してデー
タ通信を行なう非同期異速度端末の接続方式の一実施例
を示すシステム構成図、第2図は第1図の呼設定手順を
例示する説明図、第3図は第2図の呼設定手順を行なう
RS 2320インタフエース装備端末の制御手順を示
すシーケンス図、第4図は第3図の高速側データ端末の
データ送出を一時的に停止させるシーケンス図、第5図
は第1図の第2図ないし第4図に示す制御を行なうデー
タ端末側装響の一実施例を示す回路ブロック図である。 IA、IB・・・データ端末、 2A、2B・・・データ端末側装曾、 3・・・時分割電子交換機、 4・・・データ端末側データ送受信回路、5・・・交換
411I側デ一タ送受信回路、6・・・マイクロコンビ
エータ1 7・・・送信可信号制御回路、 8・・・命令デコーダ。 −・、、″ 代理人弁理士 高  橋  明  夫 第 1 図 第 2 図 第 3 図 S  as 第 + 図
FIG. 1 is a system configuration diagram showing an embodiment of a connection method for asynchronous different speed terminals that perform data communication via a time division electronic exchange according to the present invention, and FIG. 2 illustrates the call setting procedure of FIG. 1. Explanatory diagram, Figure 3 is a sequence diagram showing the control procedure of a terminal equipped with an RS 2320 interface that performs the call setup procedure in Figure 2, and Figure 4 is a sequence diagram showing the control procedure of a terminal equipped with an RS 2320 interface that performs the call setup procedure in Figure 2. FIG. 5 is a circuit block diagram showing an embodiment of a data terminal side system that performs the control shown in FIGS. 2 to 4 of FIG. 1. IA, IB...Data terminal, 2A, 2B...Data terminal side equipment, 3...Time division electronic exchange, 4...Data terminal side data transmission/reception circuit, 5...Exchange 411I side device 6...Micro combiator 1 7...Transmission enable signal control circuit, 8...Instruction decoder. -・,,'' Representative Patent Attorney Akio Takahashi Figure 1 Figure 2 Figure 3 Figure S as Figure +

Claims (1)

【特許請求の範囲】[Claims] 非同期の異速度端末を端末側装置を介して交換機側装置
を含む時分割電子交換機に接続してデータ通信を行なう
システムにおいて、上記端末側装置に端末とデータの送
受信を行なう回路と交換機とデータの送受信を行なう回
路と端末側データ速度と交換機側データ速度を整合する
手段と端末と制御信号をやりとりする手段と端末のデー
タ速度を設定する手段とを設け、高速度端末のデータを
低速度端末のデータ速度に変換して交換機側装置に送出
するまで高速度端末に対し一時的に次のデータの送信を
停止させるようにした非同期異速度端末の接続方式。
In a system that performs data communication by connecting asynchronous different speed terminals to a time division electronic exchange including exchange side equipment via a terminal side device, the terminal side device has a circuit for transmitting and receiving data to and from the terminal, and a circuit for transmitting and receiving data between the exchange and the data exchanger. A circuit for transmitting and receiving data, a means for matching the data rate on the terminal side and a data rate on the exchange side, a means for exchanging control signals with the terminal, and a means for setting the data rate of the terminal are provided, and the data of the high-speed terminal is matched with the data rate of the low-speed terminal. A connection method for asynchronous different-speed terminals in which the high-speed terminal temporarily stops sending the next data until it is converted to data speed and sent to the exchange equipment.
JP59191521A 1984-09-14 1984-09-14 Connection system of asynchronous different speed terminal device Pending JPS6170836A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59191521A JPS6170836A (en) 1984-09-14 1984-09-14 Connection system of asynchronous different speed terminal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59191521A JPS6170836A (en) 1984-09-14 1984-09-14 Connection system of asynchronous different speed terminal device

Publications (1)

Publication Number Publication Date
JPS6170836A true JPS6170836A (en) 1986-04-11

Family

ID=16276039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59191521A Pending JPS6170836A (en) 1984-09-14 1984-09-14 Connection system of asynchronous different speed terminal device

Country Status (1)

Country Link
JP (1) JPS6170836A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137795A (en) * 1997-03-19 2000-10-24 Fujitsu Limited Cell switching method and cell exchange system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137795A (en) * 1997-03-19 2000-10-24 Fujitsu Limited Cell switching method and cell exchange system

Similar Documents

Publication Publication Date Title
JPS6136421B2 (en)
JPS6054543A (en) Data communication device
JPS6170836A (en) Connection system of asynchronous different speed terminal device
JPS5941337B2 (en) Synchronous line connection method
FI84542B (en) FOERFARANDE FOER VAEXLING AV OEVERFOERINGS- HASTIGHETEN I ETT MED TVENNE FRAON VARANDRA AVVIKANDE OEVERFOERINGSHASTIGHETER DRIVBART DATAOEVERFOERINGSSYSTEM.
JP2501450B2 (en) Gateway
JPS6043699B2 (en) Data transmitting/receiving device
JPH0741231Y2 (en) Data transmission system
JPS5839167A (en) Transmission speed converting system for facsimile
JPS634731A (en) Data collection system
SU1221656A1 (en) Multichannel device for controlling information exchange among computers
JPS59132257A (en) System for transferring common bus information
JPS61234145A (en) General purpose interface communication equipment
JPS5973863U (en) Information signal selection device for multiplex communication system
JPH0545107B2 (en)
JPS61189050A (en) Data transferring system
JPS6332299B2 (en)
JPS6284358A (en) Input-output device controlling system
JPS6080342A (en) Communication control system
JPS6046638A (en) Data communication system
JPH0521377B2 (en)
JPS59149444A (en) Optical data highway communication system
JPS60173936A (en) Radio data transmission equipment
JPS62132456A (en) Data transmission equipment
JPS5610760A (en) Transmission system