JPS6145346A - Ｉｐｌシミユレ−ト処理装置 - Google Patents
Ｉｐｌシミユレ−ト処理装置Info
- Publication number
- JPS6145346A JPS6145346A JP16709284A JP16709284A JPS6145346A JP S6145346 A JPS6145346 A JP S6145346A JP 16709284 A JP16709284 A JP 16709284A JP 16709284 A JP16709284 A JP 16709284A JP S6145346 A JPS6145346 A JP S6145346A
- Authority
- JP
- Japan
- Prior art keywords
- ipl
- text
- channel
- volume
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＩＰＬシミエレート処理装置、特に２つのＩ
Ｐ Ｌ （Ｉｎｉｔｉａｌ Ｐｒｏｇｒａｎ＋ Ｌｏａ
ｄ）ボリュームを１つの直接アクセス装置に共存させて
おき、実計算機上においていずれのシステムをもイニシ
ャルプログラムローディングできるようにしたＩＰＬシ
ミュレート処理装置に関するものである。
Ｐ Ｌ （Ｉｎｉｔｉａｌ Ｐｒｏｇｒａｎ＋ Ｌｏａ
ｄ）ボリュームを１つの直接アクセス装置に共存させて
おき、実計算機上においていずれのシステムをもイニシ
ャルプログラムローディングできるようにしたＩＰＬシ
ミュレート処理装置に関するものである。
第４図および第５図は技術の背景を説明するための図を
示す。
示す。
計算機におＧするＩＰＬ機能は、システムの制御プログ
ラムを初期ロードするために用意された機能であって、
ＩＰＬの操作は、その制御プログラムが格納された入出
力装置の機番を設定し、ロード機能を動作させることに
より始められる。このＩＰＬの開始により、システムの
リセットが行われ、続いて、選択された入出力装置から
例えば２４バイトのＩＰＬテキストが読み出される。こ
のＩＰＬテキストは、第４図に示すように、読込み動作
の終了時に制御を移行すべきアドレスを有するチャネル
状態語（ＰＳＷ）と、例えばＲＥＡＤコマンドのチャネ
ルコマンド語ＣＣＷ１と、ＴＩＣコマンドのチャネルコ
マンド語ＣＣＷ２とからなる。
ラムを初期ロードするために用意された機能であって、
ＩＰＬの操作は、その制御プログラムが格納された入出
力装置の機番を設定し、ロード機能を動作させることに
より始められる。このＩＰＬの開始により、システムの
リセットが行われ、続いて、選択された入出力装置から
例えば２４バイトのＩＰＬテキストが読み出される。こ
のＩＰＬテキストは、第４図に示すように、読込み動作
の終了時に制御を移行すべきアドレスを有するチャネル
状態語（ＰＳＷ）と、例えばＲＥＡＤコマンドのチャネ
ルコマンド語ＣＣＷ１と、ＴＩＣコマンドのチャネルコ
マンド語ＣＣＷ２とからなる。
このＩＰＬテキストは、装置の第Ｏシリンダの先頭ブロ
ックに予め格納されており、上記ＩＰＬ操作により、メ
モリのハードウェア固定領域における０番地から２３番
地に格納される。２４バイトの読込みが終了すると、第
４図に示したＣＣＷｌ、ＣＣＷ２によって、次の読込み
動作に移る。
ックに予め格納されており、上記ＩＰＬ操作により、メ
モリのハードウェア固定領域における０番地から２３番
地に格納される。２４バイトの読込みが終了すると、第
４図に示したＣＣＷｌ、ＣＣＷ２によって、次の読込み
動作に移る。
通常、ＣＣＷＩおよびＣＣＷ２のみによってＩＰＬに必
要な全ロードを行うことができないので、チェイニング
により入出力動作を′ｍ続させるのが普通である。全て
のチェイニングが終わった時点で、０番地から７番地に
格納されているＰＳＷを取り出し、このｐｓｗに従って
中央処理装置（ＣＰＵ）の命令制御を開始させる。
要な全ロードを行うことができないので、チェイニング
により入出力動作を′ｍ続させるのが普通である。全て
のチェイニングが終わった時点で、０番地から７番地に
格納されているＰＳＷを取り出し、このｐｓｗに従って
中央処理装置（ＣＰＵ）の命令制御を開始させる。
ところで、アドバンスト仮想計算ｉ （ＡＶＭ）システ
ム等においては、ＡＶＭシステムのジェネレーションを
行うにあたって、第５図図示の如く、あるオペレーティ
ング・システム（Ｏ３）ボリューム内に仮想計算機制御
プログラム（ＣＰ）常駐ボリューム用領域を１つのデー
タセットとして作成する。これは、Ｏ３用の領域とＡＶ
Ｍ用の領域とが競合して、互いに破壊し合うことがなし
？ようにするためであり、ＡＶＭシステムからは、いわ
ゆるゲタはかせにより、Ｏ８用の領域を飛び越して、目
領域へのアクセスを行うようにされる。このようにして
、Ｏ３とＡＶＭシステムとの共用使用ボリュームにおけ
る各々の排他的なセキュリティが保障されている。そし
て、このボリュームからＩＰＬを行うにあたって、ＡＶ
Ｍシステムが始動されるようにするために、ジェネレー
ション終了時にｏＳの■ＰＬテキス） （Ｏ３−ＩＰＬ
）とＡＶＭシステムのＩＰＬテキスト（ＡＶＭ−Ｉ Ｐ
Ｌ）との格納位置を交換するようにしている。
ム等においては、ＡＶＭシステムのジェネレーションを
行うにあたって、第５図図示の如く、あるオペレーティ
ング・システム（Ｏ３）ボリューム内に仮想計算機制御
プログラム（ＣＰ）常駐ボリューム用領域を１つのデー
タセットとして作成する。これは、Ｏ３用の領域とＡＶ
Ｍ用の領域とが競合して、互いに破壊し合うことがなし
？ようにするためであり、ＡＶＭシステムからは、いわ
ゆるゲタはかせにより、Ｏ８用の領域を飛び越して、目
領域へのアクセスを行うようにされる。このようにして
、Ｏ３とＡＶＭシステムとの共用使用ボリュームにおけ
る各々の排他的なセキュリティが保障されている。そし
て、このボリュームからＩＰＬを行うにあたって、ＡＶ
Ｍシステムが始動されるようにするために、ジェネレー
ション終了時にｏＳの■ＰＬテキス） （Ｏ３−ＩＰＬ
）とＡＶＭシステムのＩＰＬテキスト（ＡＶＭ−Ｉ Ｐ
Ｌ）との格納位置を交換するようにしている。
例えば第５図に示したような２つのシステムの共用使用
ボリュームからＩＰＬをすると、ハードウェアのＩＰＬ
ｉ能により、必ず一方のシステム、即ちＡＶＭシステム
だけがローディングされる。
ボリュームからＩＰＬをすると、ハードウェアのＩＰＬ
ｉ能により、必ず一方のシステム、即ちＡＶＭシステム
だけがローディングされる。
そして、Ｏ３のＩＰＬを行う場合には、ＡＶＭシステム
の制御の下で、仮想計算機上でのみＩＰＬが可能である
。しかし、特に２以上の仮想計算機を動作させる必要が
ない場合等には、性能などの面から、直接ＯＳを実計算
機上でＩＰＬさせ、仮想計算機を介在させずに走行でき
るようにすることが望まれる。例えばＯ８とＡＶＭシス
テムとでボリュームを共用使用させなければ、Ｏ５を実
計算機上でＩＰＬできるが、それでは直接アクセス装置
の有効利用が図れないという問題がある。
の制御の下で、仮想計算機上でのみＩＰＬが可能である
。しかし、特に２以上の仮想計算機を動作させる必要が
ない場合等には、性能などの面から、直接ＯＳを実計算
機上でＩＰＬさせ、仮想計算機を介在させずに走行でき
るようにすることが望まれる。例えばＯ８とＡＶＭシス
テムとでボリュームを共用使用させなければ、Ｏ５を実
計算機上でＩＰＬできるが、それでは直接アクセス装置
の有効利用が図れないという問題がある。
ＡＶＭシステムに限らず２つのシステムが共存するボリ
ュームから、いずれのシステムをもＩＰＬができるよう
にする場合、ハードウェアのＩＰＬ機能を改造しないと
すると、ソフトウェアによるシミュレーションが必要と
なる。しかし、このシミュレーションは、例えば第４図
に示したＩＰＬテキストに含まれるＣＣＷを直接実行さ
せた場合、次にチェイニングされるＣＣＷとの関係から
、直接アクセス装置の読み取りヘッドの位置が保証され
ないという問題や、例えばメモリの低位アドレス部分に
おけるハードウェア固定領域のＣＡＷ。
ュームから、いずれのシステムをもＩＰＬができるよう
にする場合、ハードウェアのＩＰＬ機能を改造しないと
すると、ソフトウェアによるシミュレーションが必要と
なる。しかし、このシミュレーションは、例えば第４図
に示したＩＰＬテキストに含まれるＣＣＷを直接実行さ
せた場合、次にチェイニングされるＣＣＷとの関係から
、直接アクセス装置の読み取りヘッドの位置が保証され
ないという問題や、例えばメモリの低位アドレス部分に
おけるハードウェア固定領域のＣＡＷ。
ＣＳＷ、インタバルタイマなどの部分がハードウェアに
よって更新されてしまい、シミュレーション用のＣＣＷ
等が破壊されてしまうので誤動作を引き起こすという問
題があり容易ではない。
よって更新されてしまい、シミュレーション用のＣＣＷ
等が破壊されてしまうので誤動作を引き起こすという問
題があり容易ではない。
本発明は上記問題点の解決を図り、２つのＩＰＬシステ
ムを１つのボリュームに共存させ、いずれのシステムを
も実計算機上でＩＰＬできるようにし、直接アクセス装
置の有効利用を可能とすると共に、システムの柔軟性を
向上させるため、特に低位アドレス部を高位アドレスに
マツピングし、ＩＰＬシミュレート用の空間を用意する
と共に、チャネルＤＡＴを利用することにより、共用使
用ボリューム内の他のシステムのＩＰＬシミュレートを
実現するようにしている。即ち、本発明の■ＰＬシミュ
レート処理装置は、チャネルＤＡＴ機構を有すると共に
、同一ボリューム内にＩＰＬにより起動されるシステム
が少なくとも２つ格納されている直接アクセス装置を備
えた計算機であって、上記ＩＰＬにより起動されるシス
テムの一方は、メモリ空間の低位アドレスを高位アドレ
スにマツピングする手段と、他のシステムのＩＰＬ要求
に対し当該他のシステムに関するＩＰＬテキストを上記
ボリュームから読み出す手段と、該手段により読み出さ
れたＩＰＬテキストに含まれる一連のチャネルコマンド
語に少なくとも上記チャネルＤＡＴ機構を利用すること
を指示するコマンドを付加し入出力を起動する手段と、
各種制御レジスタを初期設定する手段と、上記ＩＰＬテ
キストに含まれるプログラム状態語に従って制御を移行
する手段とを備えたことを特徴としている。以下、図面
を参照しつつ、実施例に従って説明する。
ムを１つのボリュームに共存させ、いずれのシステムを
も実計算機上でＩＰＬできるようにし、直接アクセス装
置の有効利用を可能とすると共に、システムの柔軟性を
向上させるため、特に低位アドレス部を高位アドレスに
マツピングし、ＩＰＬシミュレート用の空間を用意する
と共に、チャネルＤＡＴを利用することにより、共用使
用ボリューム内の他のシステムのＩＰＬシミュレートを
実現するようにしている。即ち、本発明の■ＰＬシミュ
レート処理装置は、チャネルＤＡＴ機構を有すると共に
、同一ボリューム内にＩＰＬにより起動されるシステム
が少なくとも２つ格納されている直接アクセス装置を備
えた計算機であって、上記ＩＰＬにより起動されるシス
テムの一方は、メモリ空間の低位アドレスを高位アドレ
スにマツピングする手段と、他のシステムのＩＰＬ要求
に対し当該他のシステムに関するＩＰＬテキストを上記
ボリュームから読み出す手段と、該手段により読み出さ
れたＩＰＬテキストに含まれる一連のチャネルコマンド
語に少なくとも上記チャネルＤＡＴ機構を利用すること
を指示するコマンドを付加し入出力を起動する手段と、
各種制御レジスタを初期設定する手段と、上記ＩＰＬテ
キストに含まれるプログラム状態語に従って制御を移行
する手段とを備えたことを特徴としている。以下、図面
を参照しつつ、実施例に従って説明する。
第１図は本発明の一実施例構成、第２図はＩＰＬシミュ
レート用ＣＣＷの例、第３図は本発明による実施例の処
理説明図を示す。７ 図中、１は中央処理装置（ＣＰ Ｕ）であって主記憶上
の命令を逐次フェッチし実行する装置、２はサービスプ
ロセッサ（ＳＶＰ）であってシステムのコンソール機能
や保守制御機能を有するプロセッサ、３は直接アクセス
装置上に常駐化されるシステムボリューム、４は主記憶
装置、５は第１システムのＩＰＬテキスト、６は第１シ
ステムの格納領域、７はＩＰＬシミュレータテキスト、
８は第２システムのＩＰＬテキスト、９は第２システム
の格納領域、工０は主記憶装置４にロードされ、た第１
システム初期設定部、１１はマツピング部、１２はセグ
メントテーブル（ｓＧＴ）、１３はページテーブル（Ｐ
Ｔ）、１４はＩＰＬシミュレータ、１５はＩＰＬテキス
ト入力部、１６はＣＣＷ修正部、１７はリセント処理部
、１８は制御移行部、１９はＩＰＬテキスト入力領域で
あって仮想記憶空間上において低位アドレスに対応する
ようにされる領域を表す。
レート用ＣＣＷの例、第３図は本発明による実施例の処
理説明図を示す。７ 図中、１は中央処理装置（ＣＰ Ｕ）であって主記憶上
の命令を逐次フェッチし実行する装置、２はサービスプ
ロセッサ（ＳＶＰ）であってシステムのコンソール機能
や保守制御機能を有するプロセッサ、３は直接アクセス
装置上に常駐化されるシステムボリューム、４は主記憶
装置、５は第１システムのＩＰＬテキスト、６は第１シ
ステムの格納領域、７はＩＰＬシミュレータテキスト、
８は第２システムのＩＰＬテキスト、９は第２システム
の格納領域、工０は主記憶装置４にロードされ、た第１
システム初期設定部、１１はマツピング部、１２はセグ
メントテーブル（ｓＧＴ）、１３はページテーブル（Ｐ
Ｔ）、１４はＩＰＬシミュレータ、１５はＩＰＬテキス
ト入力部、１６はＣＣＷ修正部、１７はリセント処理部
、１８は制御移行部、１９はＩＰＬテキスト入力領域で
あって仮想記憶空間上において低位アドレスに対応する
ようにされる領域を表す。
第１図に示した実施例では、システムボリューム３に、
第１システムと第２システムの２つのシステムが共存し
ている。システムボリューム３の第０シリンダの先頭に
は、第１システムのＩＰＬテキスト５が格納され、ハー
ドウェアによるＩＰＬによって、最初に第１システムが
起動されるよになっている。第１システムには、ＩＰＬ
シミュレータテキスト７が用意され、これによって第２
システムのＩＰＬが必要なときハードウェアによるＬＯ
ＡＤ （ＣＬＥＡＲ）オペレーションと同等な処理が、
以下に説明するように実現されるようになっている。
第１システムと第２システムの２つのシステムが共存し
ている。システムボリューム３の第０シリンダの先頭に
は、第１システムのＩＰＬテキスト５が格納され、ハー
ドウェアによるＩＰＬによって、最初に第１システムが
起動されるよになっている。第１システムには、ＩＰＬ
シミュレータテキスト７が用意され、これによって第２
システムのＩＰＬが必要なときハードウェアによるＬＯ
ＡＤ （ＣＬＥＡＲ）オペレーションと同等な処理が、
以下に説明するように実現されるようになっている。
第１システム初期設定部１０は、第１システムのＩＰＬ
によって最初に実行される命令群からなるものであり、
本発明の場合、ＩＰＬシミュレータテキスト７の内容に
対応するＩＰＬシミュレータ１４を有する。マツピング
部１１は、ＩＰＬテキスト入力領域１９を第０番地の仮
想アドレスに対応させるために、セグメントテーブル１
２およびページテーブル１３を作成する処理を実行する
ものである。
によって最初に実行される命令群からなるものであり、
本発明の場合、ＩＰＬシミュレータテキスト７の内容に
対応するＩＰＬシミュレータ１４を有する。マツピング
部１１は、ＩＰＬテキスト入力領域１９を第０番地の仮
想アドレスに対応させるために、セグメントテーブル１
２およびページテーブル１３を作成する処理を実行する
ものである。
ＩＰＬテキスト入力部１５は、第２システムのＩＰＬテ
キスト８をＩＰＬテキスト入力領域１９ ・に読み込む
処理を実行するものである。ＣＣＷ修正部１６は、ＩＰ
Ｌテキスト入力領域１９に入力したＩＰＬテキストに含
まれる一連のＣＣＷを、例えば第２図に示す如く更新す
ることにより、チャネルＤＡＴを利用したＩＰＬシミュ
レート用のチャネルプログラムを作成する処理を実行す
るものである。
キスト８をＩＰＬテキスト入力領域１９ ・に読み込む
処理を実行するものである。ＣＣＷ修正部１６は、ＩＰ
Ｌテキスト入力領域１９に入力したＩＰＬテキストに含
まれる一連のＣＣＷを、例えば第２図に示す如く更新す
ることにより、チャネルＤＡＴを利用したＩＰＬシミュ
レート用のチャネルプログラムを作成する処理を実行す
るものである。
即ち、第２図に示すように、ＩＰＬテキスト入力領域１
９に入力されたＩＰＬテキスト８について、チャネルコ
マンド群２１を付加する。このチャネルコマンド群２１
は、読み取りヘッドを第２システムの格納領域９の先頭
である第０シリンダに合わせるためのいわゆる５ＥＥＫ
等のヘッド位置保証のためのＣＣＷ、またマツピング部
１１による空間のマツピングをチャネル装置に認識させ
るためのＴ Ｖ Ｌ （Ｔｒａｎｓｆｅｒ Ｖｉｒｔｕ
ａｌ ａｎｄ Ｌｏｃｋ）コマンドのＣＣＷ、さらに上
記ＣＣＷをＩＰＬテキスト８に含まれるＣＣＷに接続す
るためのＴＩＣ（Ｔ１ａｎ３ｆ６ｒＩｎ Ｃｈａｎｎｅ
ｌ）コマンドのＣＣＷ等を含んでいる。
９に入力されたＩＰＬテキスト８について、チャネルコ
マンド群２１を付加する。このチャネルコマンド群２１
は、読み取りヘッドを第２システムの格納領域９の先頭
である第０シリンダに合わせるためのいわゆる５ＥＥＫ
等のヘッド位置保証のためのＣＣＷ、またマツピング部
１１による空間のマツピングをチャネル装置に認識させ
るためのＴ Ｖ Ｌ （Ｔｒａｎｓｆｅｒ Ｖｉｒｔｕ
ａｌ ａｎｄ Ｌｏｃｋ）コマンドのＣＣＷ、さらに上
記ＣＣＷをＩＰＬテキスト８に含まれるＣＣＷに接続す
るためのＴＩＣ（Ｔ１ａｎ３ｆ６ｒＩｎ Ｃｈａｎｎｅ
ｌ）コマンドのＣＣＷ等を含んでいる。
リセット処理部１７は、ハードウェアによるＩＰＬ機能
におけるリセットのオペレーションと同様な処理によっ
て、システムの初期状態の環境を整える処理を実行する
ものである。即ち、汎用レジスタのクリア、各種制御レ
ジスタの初期設定、各種タイマの初期設定等を行う。制
御移行部１８は、ＩＰＬシミュレータ１４による処理終
了の際、ＩＰＬテキスト入力領域１９に読込まれたＩＰ
Ｌテキストの第０番地目に位置するＰＳＷを、いわゆる
Ｌ Ｐ ＳＷ （Ｌｏａｄ Ｐ ＳＷ）命令によって設
定し、新たにローディングされた第２システムの先頭の
実行命令に制御を移行するものである。以下第３図に従
って、上記実施例による処理を説明する。
におけるリセットのオペレーションと同様な処理によっ
て、システムの初期状態の環境を整える処理を実行する
ものである。即ち、汎用レジスタのクリア、各種制御レ
ジスタの初期設定、各種タイマの初期設定等を行う。制
御移行部１８は、ＩＰＬシミュレータ１４による処理終
了の際、ＩＰＬテキスト入力領域１９に読込まれたＩＰ
Ｌテキストの第０番地目に位置するＰＳＷを、いわゆる
Ｌ Ｐ ＳＷ （Ｌｏａｄ Ｐ ＳＷ）命令によって設
定し、新たにローディングされた第２システムの先頭の
実行命令に制御を移行するものである。以下第３図に従
って、上記実施例による処理を説明する。
サービスプロセッサ２からのＬＯＡＤオペレーションに
より、ハードウェアのＩＰＬ機能が動作し、第１システ
ムのＩＰＬテキスト５が、主記憶装置４の第０番地以降
にロードされる。そして、そのＣＣＷの実行等によって
、第１システムの格納領域６から主記憶装置４上に、第
１システム初期設定部１０がローディングされ、制御が
移行される。
より、ハードウェアのＩＰＬ機能が動作し、第１システ
ムのＩＰＬテキスト５が、主記憶装置４の第０番地以降
にロードされる。そして、そのＣＣＷの実行等によって
、第１システムの格納領域６から主記憶装置４上に、第
１システム初期設定部１０がローディングされ、制御が
移行される。
この制御移行によって、最初に第１システムのいわゆる
Ｎ Ｉ Ｐ （Ｎｕｃｌｅｕｓ Ｉｎ１ｔｉａｌｉｚａ
ｔｉｏｎ Ｐｒｏｇｒａｍ）が動作する（第３図図示処
理３０）、ＮＩＰは、まず処理３１によって、起動する
システムが第１システムでよいのか、または第２システ
ムを起動する必要があるのかを切分ける。この切分けは
、例えばサービスプロセッサ２を介してオペレータに問
い合わせることによって行われる。または例えばパネル
のスイッチ等の手段を利用するなどして切分けを行うこ
とも可能である。
Ｎ Ｉ Ｐ （Ｎｕｃｌｅｕｓ Ｉｎ１ｔｉａｌｉｚａ
ｔｉｏｎ Ｐｒｏｇｒａｍ）が動作する（第３図図示処
理３０）、ＮＩＰは、まず処理３１によって、起動する
システムが第１システムでよいのか、または第２システ
ムを起動する必要があるのかを切分ける。この切分けは
、例えばサービスプロセッサ２を介してオペレータに問
い合わせることによって行われる。または例えばパネル
のスイッチ等の手段を利用するなどして切分けを行うこ
とも可能である。
処理３２の判定により、第１システムが選択されたこと
を認知したならば、処理３３によって、従来と同様に第
１システムのＮＩＰ動作をｉａ続する。
を認知したならば、処理３３によって、従来と同様に第
１システムのＮＩＰ動作をｉａ続する。
一方、第２システムが選択された場合には、処理３４に
移り、システムボリューム３上からＩＰＬシミュレータ
１４をローディングする。このローディングする領域は
、第２システムが必要とする実メモリサイズを求めるこ
となどにより、少なくとも第２システムが初期ロードさ
れる領域と重複しないように位置を定める。また、ＩＰ
Ｌテキスト入力部１５により、第２システムのＩＰＬテ
キスト８をＩＰＬテキスト入力領域１９に読み出す。
移り、システムボリューム３上からＩＰＬシミュレータ
１４をローディングする。このローディングする領域は
、第２システムが必要とする実メモリサイズを求めるこ
となどにより、少なくとも第２システムが初期ロードさ
れる領域と重複しないように位置を定める。また、ＩＰ
Ｌテキスト入力部１５により、第２システムのＩＰＬテ
キスト８をＩＰＬテキスト入力領域１９に読み出す。
次にマツピング部１１による処理３５によって、セグメ
ントテーブル１２およびページテーブル１３を用意し、
次のように空間のマツピングを行う。
ントテーブル１２およびページテーブル１３を用意し、
次のように空間のマツピングを行う。
まず仮想アドレス空間の第０番地目が、第１図図示ＩＰ
Ｌテキスト入力領域１９の先頭に対応するようにマ、ピ
ングする。そして、例えば仮想アドレス空間におけるＩ
ＰＬテキスト入力領域１９の実アドレスに相当する部分
は、ページテーブル１３のエントリ （ＰＴＥ）をイン
バリッドにすることにより、アクセス禁止とする。他の
領域については、実アドレスと仮想アドレスとを一致さ
せる。
Ｌテキスト入力領域１９の先頭に対応するようにマ、ピ
ングする。そして、例えば仮想アドレス空間におけるＩ
ＰＬテキスト入力領域１９の実アドレスに相当する部分
は、ページテーブル１３のエントリ （ＰＴＥ）をイン
バリッドにすることにより、アクセス禁止とする。他の
領域については、実アドレスと仮想アドレスとを一致さ
せる。
その後、ＣＣＷ修正部１６による処理３６によって、第
２図で説明したようなチャネルコマンド群２１を、ＩＰ
Ｌテキスト入力領域１９に読み上げられたＩＰＬテキス
ト８に付加する。そして、このＣＣＷを指定することに
より、入出力を起動する。これによって、ＴＰＬ用ＣＣ
Ｗのシミュレートがなされ、チャネルＤＡＴ機構が働い
て、実アドレス空間の一部のアドレスを変更した仮想ア
ドレス空間に、第２システムの初期設定に関するＣＣＷ
を含むモジュールが、ロードされる。
２図で説明したようなチャネルコマンド群２１を、ＩＰ
Ｌテキスト入力領域１９に読み上げられたＩＰＬテキス
ト８に付加する。そして、このＣＣＷを指定することに
より、入出力を起動する。これによって、ＴＰＬ用ＣＣ
Ｗのシミュレートがなされ、チャネルＤＡＴ機構が働い
て、実アドレス空間の一部のアドレスを変更した仮想ア
ドレス空間に、第２システムの初期設定に関するＣＣＷ
を含むモジュールが、ロードされる。
上記ローディング処理が終了したならば、処理３７によ
り、仮想アドレス空間における第０番地目からの例えば
１ペ一ジ分のデータ、即ちマツピングによって第０番地
以降に対応づけられたＩＰＬテキスト入力領域１９を含
む実アドレスと仮想アドレスとが不一致の領域のデータ
を、実アドレスの第０番地以降にリストアする。そして
、リセット処理部１７による処理３８によって、各種制
御レジスタやタイマ等のリセットを行う。最後に第０番
地のＰＳＷ＠ＣＰＵＩにロードし、実計算機上で第２シ
ステムの初期設定部に制御を移行する。以上の処理によ
って、第２システムは、最初からハードウェアのＩＰＬ
ｉ能によって始動された場合と全く同様に、動作を開始
することとなる。
り、仮想アドレス空間における第０番地目からの例えば
１ペ一ジ分のデータ、即ちマツピングによって第０番地
以降に対応づけられたＩＰＬテキスト入力領域１９を含
む実アドレスと仮想アドレスとが不一致の領域のデータ
を、実アドレスの第０番地以降にリストアする。そして
、リセット処理部１７による処理３８によって、各種制
御レジスタやタイマ等のリセットを行う。最後に第０番
地のＰＳＷ＠ＣＰＵＩにロードし、実計算機上で第２シ
ステムの初期設定部に制御を移行する。以上の処理によ
って、第２システムは、最初からハードウェアのＩＰＬ
ｉ能によって始動された場合と全く同様に、動作を開始
することとなる。
第１図に示した実施例では、同一ボリュームに２つのシ
ステムが共存する場合を示しているが、３個以上のシス
テムが共存する場合にも、ＩＰ、Ｌテキストの位置を予
め明確化しておくことにより、同様にＩＰＬのシミュレ
ートが可能である。
ステムが共存する場合を示しているが、３個以上のシス
テムが共存する場合にも、ＩＰ、Ｌテキストの位置を予
め明確化しておくことにより、同様にＩＰＬのシミュレ
ートが可能である。
以上説明した如く、本発明によれば、１つのボリューム
に２つ以上のシステムが共存する場合であっても、実計
算機上において、どちらのシステムをもＩＰＬできるよ
うになる。従って、システムボリュームの有効利用が可
能になると共に、システムの柔軟性が増す、特にシステ
ムの一方が、ＡＶＭシステムであるような場合に、他方
のＯ８は、仮想計算機上でも実計算機上でもＩＰＬ可能
とすることができ、効率の良い運用ができるようになる
ので、効果が大きい。
に２つ以上のシステムが共存する場合であっても、実計
算機上において、どちらのシステムをもＩＰＬできるよ
うになる。従って、システムボリュームの有効利用が可
能になると共に、システムの柔軟性が増す、特にシステ
ムの一方が、ＡＶＭシステムであるような場合に、他方
のＯ８は、仮想計算機上でも実計算機上でもＩＰＬ可能
とすることができ、効率の良い運用ができるようになる
ので、効果が大きい。
第１図は本発明の一実施例構成、第２図はＩＰＬシミュ
レート用ＣＣＷの例、第３図は本発明による実施例の処
理説明図、第４図はＩＰＬテキストの例、第５図はシス
テム共用使用ボリュームの説明図を示す。 図中、１は中央処理装置、２はサービスプロセッサ、５
は第１システムのＩＰＬテキスト、６は第１システムの
格納領域、７はＩＰＬシミュレータテキスト、８は第２
システムのＩＰＬテキスト、９は第２システムの格納領
域、１１はマツピング部、１４はＩＰＬシミュレータ、
１５はＩＰＬテキスト入力部、１６はＣＣｗ修正部、１
７はリセント処理部、１８は制御移行部を表す。
レート用ＣＣＷの例、第３図は本発明による実施例の処
理説明図、第４図はＩＰＬテキストの例、第５図はシス
テム共用使用ボリュームの説明図を示す。 図中、１は中央処理装置、２はサービスプロセッサ、５
は第１システムのＩＰＬテキスト、６は第１システムの
格納領域、７はＩＰＬシミュレータテキスト、８は第２
システムのＩＰＬテキスト、９は第２システムの格納領
域、１１はマツピング部、１４はＩＰＬシミュレータ、
１５はＩＰＬテキスト入力部、１６はＣＣｗ修正部、１
７はリセント処理部、１８は制御移行部を表す。
Claims (1)
- チャネルＤＡＴ機構を有すると共に、同一ボリューム内
にＩＰＬにより起動されるシステムが少なくとも２つ格
納されている直接アクセス装置を備えた計算機であって
、上記ＩＰＬにより起動されるシステムの一方は、メモ
リ空間の低位アドレスを高位アドレスにマッピングする
手段と、他のシステムのＩＰＬ要求に対し当該他のシス
テムに関するＩＰＬテキストを上記ボリュームから読み
出す手段と、該手段により読み出されたＩＰＬテキスト
に含まれる一連のチャネルコマンド語に少なくとも上記
チャネルＤＡＴ機構を利用することを指示するコマンド
を付加し入出力を起動する手段と、各種制御レジスタを
初期設定する手段と、上記ＩＰＬテキストに含まれるプ
ログラム状態語に従って制御を移行する手段とを備えた
ことを特徴とするＩＰＬシミュレート処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16709284A JPS6145346A (ja) | 1984-08-09 | 1984-08-09 | Ｉｐｌシミユレ−ト処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16709284A JPS6145346A (ja) | 1984-08-09 | 1984-08-09 | Ｉｐｌシミユレ−ト処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6145346A true JPS6145346A (ja) | 1986-03-05 |
Family
ID=15843270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16709284A Pending JPS6145346A (ja) | 1984-08-09 | 1984-08-09 | Ｉｐｌシミユレ−ト処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145346A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58128631A (ja) * | 1982-01-26 | 1983-08-01 | Toshiba Corp | 防爆形ブラウン管の製造方法 |
| JPH0430223A (ja) * | 1990-05-25 | 1992-02-03 | Fujitsu Ltd | 仮想計算機のｉｐｌ処理方式 |
-
1984
- 1984-08-09 JP JP16709284A patent/JPS6145346A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58128631A (ja) * | 1982-01-26 | 1983-08-01 | Toshiba Corp | 防爆形ブラウン管の製造方法 |
| JPH0430223A (ja) * | 1990-05-25 | 1992-02-03 | Fujitsu Ltd | 仮想計算機のｉｐｌ処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4347565A (en) | Address control system for software simulation | |
| US7558724B2 (en) | Operation region describing a virtual device | |
| CN103034524A (zh) | 半虚拟化的虚拟gpu | |
| JPS6057438A (ja) | 仮想計算機システム制御装置 | |
| US10140214B2 (en) | Hypervisor translation bypass by host IOMMU with virtual machine migration support | |
| JPH04246745A (ja) | 情報処理装置及びその方法 | |
| JP2539385B2 (ja) | 情報処理装置 | |
| JPS6055467A (ja) | マルチ・マイクロプロセツサによつて実現されたメインフレ−ム・エミユレ−シヨン用デ−タ処理システム | |
| KR20010080349A (ko) | 처리 장치 | |
| JPH05151003A (ja) | システム・コントロール・プログラム、及び情報処理システム | |
| CN116360925A (zh) | 一种半虚拟化实现方法、装置、设备及介质 | |
| JPS6145346A (ja) | Ｉｐｌシミユレ−ト処理装置 | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| WO1988008564A1 (en) | A method of communicating data between the cpu of a host computer system and the cpu of a co-processor computer system | |
| JPH03656B2 (ja) | ||
| JP2782987B2 (ja) | 計算機装置 | |
| JP3861925B2 (ja) | エミュレーション装置およびその方法 | |
| JPS6225334A (ja) | 命令処理方式 | |
| JP2557366B2 (ja) | 入出力手順変換装置 | |
| JPS62120542A (ja) | 情報処理装置 | |
| JPS6336012B2 (ja) | ||
| JPH0573518A (ja) | メモリマツプドｃｐｕシステム | |
| CN116974688A (zh) | 数据交互方法、装置、电子设备及计算机可读存储介质 | |
| CN118132195A (zh) | 基于gem5的CXL内存池化系统模拟方法及装置 | |
| JPH0754469B2 (ja) | 仮想計算機システムのための入出力命令実行装置 |