JPS6128191B2 - - Google Patents

Info

Publication number
JPS6128191B2
JPS6128191B2 JP13162578A JP13162578A JPS6128191B2 JP S6128191 B2 JPS6128191 B2 JP S6128191B2 JP 13162578 A JP13162578 A JP 13162578A JP 13162578 A JP13162578 A JP 13162578A JP S6128191 B2 JPS6128191 B2 JP S6128191B2
Authority
JP
Japan
Prior art keywords
sector
mark
bits
length
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13162578A
Other languages
Japanese (ja)
Other versions
JPS5558611A (en
Inventor
Mitsugi Kamo
Tooru Murai
Yoshio Yugawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13162578A priority Critical patent/JPS5558611A/en
Publication of JPS5558611A publication Critical patent/JPS5558611A/en
Publication of JPS6128191B2 publication Critical patent/JPS6128191B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/02Manually-operated control

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)

Description

【発明の詳細な説明】 従来のセクター長をチエツクする方法として
は、セクターマーク間の記録ビツト数をカウント
し、定められた数であれば正常とする方法、又セ
クターマークの中間にある信号を記録しておき、
アツプダウンカウンタによりセクターマークから
中間に記録した信号までビツト数と、それ以後セ
クターマークまでのビツト数を比べ、同じであれ
ばセクター長が正常であるとする方式があつた。
しかし前者の方式では、セクター長が長ければそ
の分だけカウント数が多くなり、カウンタが膨大
な数になつてしまう問題がある。又後者の方式で
は、前者と同じ様な問題がある。他に、セクター
長が偶数の必要がある。
[Detailed Description of the Invention] Conventional methods for checking the sector length include counting the number of recording bits between sector marks and determining that the number is normal if the number is a predetermined number, and counting the number of recording bits between sector marks. Record it and
There was a method in which an up-down counter was used to compare the number of bits from a sector mark to a signal recorded in the middle with the number of bits from then on to the sector mark, and if they were the same, the sector length was determined to be normal.
However, in the former method, there is a problem that the longer the sector length, the more the number of counts increases, resulting in a huge number of counters. Also, the latter method has the same problems as the former. Additionally, the sector length must be an even number.

本発明の目的はセクター長を任意に設定して
も、チエツク回路はなにも影響されず、常に同じ
検出方式を用いることができるようにすることに
ある。
An object of the present invention is to make it possible to always use the same detection method without affecting the check circuit even if the sector length is set arbitrarily.

本発明の特徴はセクターマークとは別に、セク
ターマークより一定ビツト数前にある特定のマー
クを記録しておき、その特定マークを読み出して
からセクターマークまでのビツト数をカウント
し、カウント数があらかじめ設定されたセクター
マークと特定マークまでのビツト数と一致すれ
ば、検出セクターマークは正常であり、ビツト数
が異なれば異常であることをチエツクする方式に
ある。
The feature of the present invention is that, in addition to the sector mark, a specific mark is recorded a certain number of bits before the sector mark, and the number of bits from reading that specific mark to the sector mark is counted. If the number of bits between the set sector mark and the specified mark match, the detected sector mark is normal; if the number of bits differs, it is checked that it is abnormal.

本発明の一実施例を説明すると、1はチエツク
すべきセクターマークであり、セクター長(間
隔)は装置の使用目的により任意に設定するもの
である。2はセクターマークをチエツクする為に
設けたチエツクマークであり、セクターマークの
一定長前に検出されるべくマークである。3は記
録データの同期用として常に得られるマスターク
ロツクである。4はセクターマーク1によりセツ
トされ、チエツクマーク2によりリセツトされる
フリツプフロツプである。5はフリツプフロツプ
4の出力によりリセツトされるカウンタであつ
て、セクターマーク1とチエツクマーク2との間
の固定長内に存在するマスタークロツクの数をカ
ウントする。6はセクターマークが入力されたと
きに、カウンタ5の内容を取込み、それがあらか
じめ決められたビツト数と一致するか否かをチエ
ツクする回路である。
To explain one embodiment of the present invention, 1 is a sector mark to be checked, and the sector length (interval) is arbitrarily set depending on the purpose of use of the device. 2 is a check mark provided for checking the sector mark, and is a mark to be detected a certain length before the sector mark. 3 is a master clock that is always available for synchronizing recorded data. 4 is a flip-flop which is set by sector mark 1 and reset by check mark 2; A counter 5 is reset by the output of the flip-flop 4, and counts the number of master clocks existing within a fixed length between the sector mark 1 and the check mark 2. A circuit 6 reads the contents of the counter 5 when a sector mark is input, and checks whether the contents match a predetermined number of bits.

いま、チエツクマーク2によりフリツプフロツ
プ4がリセツトされると、その出力によりカウン
タ5もリセツトされ、その内容がクリアーされる
と同時にマスタークロツク3の数をカウントし始
める。次に、セクターマーク1が来ると、フリツ
プフロツプ4はセツト状態になり、また、チエツ
ク回路はカウンタ5によつてカウントされた数を
取込み、あらかじめ決められている数と一致する
か否かをチエツクし、セクター信号の異常の有無
を判定し、その結果をチエツク出力信号として出
力する。
Now, when the flip-flop 4 is reset by the check mark 2, the counter 5 is also reset by its output, and at the same time as its contents are cleared, it starts counting the number of the master clock 3. Next, when sector mark 1 arrives, the flip-flop 4 enters the set state, and the check circuit takes in the number counted by the counter 5 and checks whether it matches a predetermined number. , determines whether or not there is an abnormality in the sector signal, and outputs the result as a check output signal.

以上述べたように、本発明によればセクター長
が装置によつて異なつていても、カウンタ入力は
チエツクマークをセクターマークより何ビツト前
に記録するかで決まる為、カウンタ及びビツト数
チエツク回路は同一とすることができ、回路も簡
単である。
As described above, according to the present invention, even if the sector length differs depending on the device, the counter input is determined by how many bits earlier the check mark is recorded than the sector mark. can be the same, and the circuit is simple.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例の説明に供する波形
図、第2図は本発明の一実施例を示すブロツク図
である。 4……フリツプフロツプ、5……カウンタ、6
……チエツク回路。
FIG. 1 is a waveform diagram for explaining an embodiment of the present invention, and FIG. 2 is a block diagram showing an embodiment of the present invention. 4...Flip-flop, 5...Counter, 6
...Check circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 インデツクスクロツクに続いて、複数個複数
種類のセクタークロツクを発生するためのクロツ
クトラツクを有する回転磁気メモリ装置におい
て、前記クロツクトラツクにセクターマークとは
別にセクターマークの一定ビツト数前にチエツク
マークを設け、セクターマークとチエツクマーク
間の固定長内のビツト数を計数することによりセ
クター長をチエツクすることを特徴とするセクタ
ー長チエツク方式。
1. In a rotating magnetic memory device having a clock track for generating a plurality of plural types of sector clocks following an index clock, in addition to the sector mark, a certain number of bits before the sector mark is added to the clock track. A sector length check method characterized in that a check mark is provided on the sector mark and the sector length is checked by counting the number of bits within a fixed length between the sector marks.
JP13162578A 1978-10-27 1978-10-27 Sector length check system Granted JPS5558611A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13162578A JPS5558611A (en) 1978-10-27 1978-10-27 Sector length check system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13162578A JPS5558611A (en) 1978-10-27 1978-10-27 Sector length check system

Publications (2)

Publication Number Publication Date
JPS5558611A JPS5558611A (en) 1980-05-01
JPS6128191B2 true JPS6128191B2 (en) 1986-06-28

Family

ID=15062420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13162578A Granted JPS5558611A (en) 1978-10-27 1978-10-27 Sector length check system

Country Status (1)

Country Link
JP (1) JPS5558611A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0481278U (en) * 1990-11-19 1992-07-15

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821986A (en) * 1981-08-03 1983-02-09 Nippon Telegr & Teleph Corp <Ntt> Picture coding system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0481278U (en) * 1990-11-19 1992-07-15

Also Published As

Publication number Publication date
JPS5558611A (en) 1980-05-01

Similar Documents

Publication Publication Date Title
JP3395210B2 (en) Synchronous signal detector and synchronous signal detection method
GB1488526A (en) Detector for signal peaks of varying amplitude
JPS6128191B2 (en)
US3331053A (en) Format control for disk recording
EP0068803B1 (en) A method of and apparatus for, generating a unique index mark from the commutation signal of a d.c. brushless motor
CN1004591B (en) Information recording and reproducing device
JPS55163697A (en) Memory device
US3518625A (en) Dead track handling
SU1080161A1 (en) Device for reading information from punched tape
JP2717577B2 (en) Sector mark detection device
GB1008047A (en) Improvements in tape recording and reading systems
SU779944A1 (en) Measuring system monitoring device
SU1016829A1 (en) Device for checking digital data recording and reproduction validity
KR830001404B1 (en) Control Method of Rotating Memory
JPS6058539B2 (en) Initial synchronization data reader for magnetic tape reader
SU1070566A1 (en) Device for adaptive digitization
JPS59180577U (en) Time axis correction device
JPS6035751B2 (en) Sector clock abnormality detection method
JPS554757A (en) Error control system of memory unit
SU1387024A1 (en) Data recorder
JPH0143377B2 (en)
JPS5478110A (en) Information reading-out inspection system
GB1336150A (en) Magnetic tape unit reading system
JPS58158005A (en) Magnetic storage device
JPS6131547B2 (en)