JPS61258584A - Tv receiver - Google Patents

Tv receiver

Info

Publication number
JPS61258584A
JPS61258584A JP9999785A JP9999785A JPS61258584A JP S61258584 A JPS61258584 A JP S61258584A JP 9999785 A JP9999785 A JP 9999785A JP 9999785 A JP9999785 A JP 9999785A JP S61258584 A JPS61258584 A JP S61258584A
Authority
JP
Japan
Prior art keywords
areas
signals
converter
image
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9999785A
Other languages
Japanese (ja)
Inventor
Yoshinori Ishii
良典 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9999785A priority Critical patent/JPS61258584A/en
Publication of JPS61258584A publication Critical patent/JPS61258584A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To allow a favorite image of TV to frame up as a still picture while a viewer watching a moving picture on TV by storing digitalized sampling TV signals in plural areas of image memories and displaying the still pictures simultaneously together with a moving picture after reading the above TV signals at a time. CONSTITUTION:If multi-faceplate displaying switches 15 are pressed, demodulated video signals A are converted into digital signals E by an A/D converter 7 and are written in areas i of image memories 8 from field to field on the basis of horizontal-vertical synchronous signals D. Then after video signals F read from the image memories 8 are converted to analog signals G by a D/A converter 9, portions i on the TV faceplates are displayed on the braun tube 14 as the moving pictures. In such a case, if a switch 16 for framing up the pictures is pressed, an address among areas a-h is given from memory control circuits 11 to the image memories 8 at one field distance. Thus whenever the switch 16 is pressed, the images appeared in a moment are stored in the areas a-h of the image memories 8 in order and whenever each field is read out, its images are displayed on the braun tube 14 as the still pictures.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビジョン受信機の画面を複数個に分割
して、その1区画ごとにそのサイズに縮小した画像をは
め込み、複数個同時に表示するようにしたテレビジョン
受信機に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] This invention divides the screen of a television receiver into a plurality of sections, inserts an image reduced to that size into each section, and displays the plurality of images at the same time. The present invention relates to a television receiver configured to do so.

〔従来の技術〕[Conventional technology]

一般にテレビジョン受信機において、例えばテレビ番組
又はVTR等の名湯面をテレビ画面に複数個同時に表示
してみたいと思うことがある。しかし従来このようなこ
とを実現できるテレビジョン受信機はなかった。
Generally, in a television receiver, it is sometimes desired to simultaneously display a plurality of famous TV programs or VTR programs on the television screen. However, there has never been a television receiver that can accomplish this.

〔発明の解決しようとする問題点〕[Problem to be solved by the invention]

このように従来視聴者がその見たい場面を複数個同時に
表示しようとする場合には、上記映像をカメラで写し、
その写真を集めてビデオカメラで録画再生してこれを実
現するという方法が考えられるが、これは非常に煩雑な
操作を必要とする。
Conventionally, when a viewer wants to display multiple scenes that they want to see at the same time, they capture the video with a camera,
One possible method to achieve this is to collect the photos and record and play them back with a video camera, but this requires extremely complicated operations.

この発明は、」二記問題点に鑑み、上記の機能を非常に
簡単に得ることのできるテレビジョン受信機を提供する
ことを目的としている。
SUMMARY OF THE INVENTION In view of the above problems, it is an object of the present invention to provide a television receiver that can provide the above-mentioned functions very easily.

〔問題点を解決するだめの手段〕[Failure to solve the problem]

この発明に係るテレビジョン受信機は、A/D変換器、
複数の領域を有する映像メモリ、及びD/A変換器を備
え、テレビジョン画面の映像のうち、視聴者が気に入っ
た瞬間の映像を、ディジタル化しサンプリングして上記
映像メモリの各領域に順に1つずつ書き込み、上記映像
メモリ全体を1フィールド又は1フレーム時間に読み出
して映像メモリ内の複数の静止画像を同時に表示し、し
かも画面の一部には」二記映像メモリの1つの領域を用
いて動画を表示するようにしたものである。
The television receiver according to the present invention includes an A/D converter,
It is equipped with a video memory having a plurality of areas and a D/A converter, which digitizes and samples the video of the moment that the viewer likes from the video on the television screen, and stores one image in each area of the video memory in turn. The entire video memory is read out in one field or one frame time, and multiple still images in the video memory are displayed simultaneously. is displayed.

〔作用〕[Effect]

この発明においては、ディジタル化しサンプリングした
テレビ信号を映像メモリの複数の領域に蓄え、これを一
度に読み出して1つの動画とともに静止画を同時に表示
するようにしたので、視聴者は動画を見ながらその好み
の画像を静止画としてはめ込み表示できる。
In this invention, digitized and sampled television signals are stored in multiple areas of the video memory and read out at once to display still images together with one moving image, so viewers can watch the video while watching the video. You can display your favorite image as a still image.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。第1
図は本発明の一実施例によるテレビジョン受信機の全体
の構成図、第2図は本実施例における映像メモリの記憶
領域を示す図であり、これは該映像メモリに対応して分
割表示を行なったテレビ画面を示すものでもある。
An embodiment of the present invention will be described below with reference to the drawings. 1st
FIG. 2 is a diagram showing the overall configuration of a television receiver according to an embodiment of the present invention, and FIG. 2 is a diagram showing a storage area of a video memory in this embodiment. It also shows the TV screen that was taken.

第1図において、30はアンテナ、1はチューナ、2は
映像復調増幅回路、3はスイッチ、4は映像出力回路、
5は同期分離回路、6は偏向回路、14はブラウン管、
13は偏向ヨークであり、ここまでは往来のテレビジョ
ン受信機と同じ一般的な構成である。
In FIG. 1, 30 is an antenna, 1 is a tuner, 2 is a video demodulation amplifier circuit, 3 is a switch, 4 is a video output circuit,
5 is a synchronous separation circuit, 6 is a deflection circuit, 14 is a cathode ray tube,
13 is a deflection yoke, and up to this point it has the same general configuration as a conventional television receiver.

一方破線で示した範囲は今回の発明による回路部分であ
り、7はテレビジョン信号をディジタル信号化するA/
D変換器、8は該A/D変換器7の出力を記憶するN個
の領域を有する映像メモリ、9は映像メモリ8から読み
出した信号をD/A変換するD/A変換器、15は多画
面表示動作を行なうためのスイッチ、10はこのスイッ
チ15からの信号が人力されるフリップフロップ、16
は多画面表示動作においてiの領域の動画をa −hの
領域にはめ込むための静止画はめ込みスイッチ、1)は
フリップフロップ10の出力がハイレベルのとき、A/
D変換器7からのディジタル化テレビ信号を水平垂直時
間軸上でサンプリングして映像メモリ8のN個の領域の
いずれかに書き込むためのメモリコントロール回路であ
り、この回路はさらに上記N個の領域に書き込んだテレ
ビ信号を1フィールド又はjフレーム時間に同時に読み
出すという制御をも行なう。また41はメモリコントロ
ール回路1)の動作に用いるクロックの基準発振器であ
る。
On the other hand, the area indicated by the broken line is the circuit part according to the present invention, and 7 is the A/C circuit that converts the television signal into a digital signal.
A D converter; 8 is a video memory having N areas for storing the output of the A/D converter 7; 9 is a D/A converter that converts the signal read from the video memory 8; 15 is a D/A converter; A switch for performing a multi-screen display operation; 10 is a flip-flop to which a signal from the switch 15 is manually input; 16;
1) is a still image embedding switch for embedding the moving image in area i into area a to h in multi-screen display operation; 1) is the A/
This is a memory control circuit for sampling the digitized television signal from the D converter 7 on the horizontal and vertical time axes and writing it into any of the N areas of the video memory 8. It also performs control to simultaneously read out television signals written in 1 field or j frame times. Further, 41 is a reference oscillator for a clock used in the operation of the memory control circuit 1).

次に動作について説明する。Next, the operation will be explained.

第1図において、アンテナ30で受けたテレビ信号はチ
ューナ1で希望チャンネルが選択され、映像復調増幅回
路2に導かれる。復調映像信号Aは同期分離回路5にも
供給され1、その出力である水平垂直同期信号りは偏向
回路6に導かれ、偏向ヨーク13をドライブするための
鋸歯状波電流を発生させる。そしてこれによりブラウン
管14上にテレビ映像が表示される。
In FIG. 1, a television signal received by an antenna 30 has a desired channel selected by a tuner 1, and is guided to a video demodulation and amplification circuit 2. The demodulated video signal A is also supplied to a synchronization separation circuit 5 1 , and its output horizontal and vertical synchronization signals are guided to a deflection circuit 6 to generate a sawtooth wave current for driving a deflection yoke 13 . As a result, television images are displayed on the cathode ray tube 14.

そして本実施例においては、映像メモリ8を備えており
、その記1.a領域は第2図のように9つの領域a −
iに分割されている。この映像メモリ8は1フィールド
を水平方向240画素画素面方向240本とし、これを
9分割した1つの領域は水平方向80画画素型直方向8
0本としている。
In this embodiment, a video memory 8 is provided, and as described in 1. Area a has nine areas a − as shown in Figure 2.
It is divided into i. In this video memory 8, one field has 240 pixels in the horizontal direction and 240 pixels in the surface direction, and one area divided into 9 is 80 pixels in the horizontal direction and 8 pixels in the vertical direction.
The number is 0.

そして本システムの機能は、多画面表示スイッチ15を
押すことにより、第2図のH%p域にテレビ画面の映像
を縮小して動画として表示でき、一方静止画はめ込みス
イッチ16を押すことにより、その瞬間にiの領域に表
示されている映像を、aからhまでの領域に順に1つず
つ静止画像としてはめ込むことができるというものであ
る。
The function of this system is that by pressing the multi-screen display switch 15, the image on the TV screen can be reduced to the H%p area in FIG. 2 and displayed as a moving image, and by pressing the still image inset switch 16, The image displayed in area i at that moment can be inserted into areas a to h one by one as still images.

以下、この動作を順に説明すると、多画面表示スイッチ
15を押すとフリップフロップ10の出力Hは反転して
ハイレベルとなる。また復調映像信号Aは5/3MHz
のクロックでA/D変換器7によりディジタル信号Eに
変換され、この信号Eは、映像メモリのiの領域に毎フ
ィールド、上記水平垂直同期信号りに基づき、メモリコ
ントロール回路1)により発生されるライト信号により
書き込まれる。そして、読み出しは、やはりメモリコン
トロール回路1)により書き込みのためのメモリアクセ
スの空時間を利用して行なわれる。
This operation will be explained in order below. When the multi-screen display switch 15 is pressed, the output H of the flip-flop 10 is inverted and becomes a high level. Also, the demodulated video signal A is 5/3MHz
The signal E is converted into a digital signal E by the A/D converter 7 at the clock of Written by a write signal. Reading is also performed by the memory control circuit 1) by utilizing the idle time of memory access for writing.

またフリップフロップ10出力Hがハイレベルの時は、
スイッチ3が2側に接続されているので、上記映像メモ
リ8から読み出された映像信号FはD/A変換器9でア
ナログ信号Gに変換された後、映像出力回路4に導かれ
、ブラウン管14に画面上のiの部分が動画として表示
される。
Also, when the flip-flop 10 output H is high level,
Since the switch 3 is connected to the 2 side, the video signal F read out from the video memory 8 is converted into an analog signal G by the D/A converter 9, and then guided to the video output circuit 4 and sent to the cathode ray tube. 14, the portion marked i on the screen is displayed as a moving image.

ところでこのとき静止画はめ込みスイッチ16を押すと
、映像メモリ8に動画を書き込む時に、1フィールドの
間だけメモリコントロール回路1)より他のa −hの
うちの1つのM3tiのアドレスが映像メモリ8に与え
られる。従ってこれによりスイッチ16を押す毎にその
瞬間の画像が順に1つずつ映像メモリ8のa = hの
領域に記憶され、これが毎フィールド読み出されて静止
画像としてブラウン管14に表示される。
By the way, when the still image insertion switch 16 is pressed at this time, when writing a moving image to the video memory 8, the address of one M3ti of the other a to h is written to the video memory 8 by the memory control circuit 1) for one field only. Given. Therefore, each time the switch 16 is pressed, the images at that moment are stored one by one in the area a = h of the video memory 8, and these are read out every field and displayed on the cathode ray tube 14 as a still image.

ここでメモリコントロール回路1)では、テレビ画面上
のa −y hの領域に静止画像を表示しながら、iの
領域に動画を表示するために、映像メモリ全体の読み出
し主アドレスカウンタに加えて、動画を表示するための
、またa〜hの領域に書き込むための書き込み副アドレ
スカウンタを独立して設け、主アドレスカウンタが動作
して映像メモリの読み出しを行なっている間、そのメモ
リアクセスの空時間に上記副アドレスカウンタが動作し
、テレビ映像を水平、垂直時間軸方向に間引いて上記i
の領域又はa % hの領域に書き込むようにしている
ものである。
Here, in the memory control circuit 1), in order to display a still image in the area a-yh on the TV screen and a moving image in the area i, in addition to the main address counter for reading the entire video memory, A write sub-address counter is provided independently for displaying the video and for writing to areas a to h, and while the main address counter is operating and reading the video memory, the idle time of memory access is The sub-address counter operates to thin out the TV image horizontally and vertically to the above i.
or a % h area.

以上のような構成の本装置では、テレビ画面上第2図の
iの部分に動画を表示しながら、視′@者のスイッチ1
6の操作により、その瞬間の映像をa y hの領域に
1つずつ静止画としてはめ込み表示することができ、便
利な機能を提供できるものである。
In this device configured as described above, while displaying a moving image on the TV screen in the part i in Fig. 2, the viewer's switch 1 is pressed.
By the operation 6, the images of that moment can be embedded and displayed as still images one by one in the areas a y h, providing a convenient function.

〔発明の効果〕〔Effect of the invention〕

以上のように、本発明によれば、テレビ信号をディジタ
ル化し間引いて映像メモリの複数の領域に記憶し、これ
を一度に読出してブラウン管に1つの動画を含むN個の
静止画を表示するようにしたので、視聴者は動画を見な
がら好きな画面を静止画としてはめ込み表示でき、しか
もその際この動画を表示していることによって他にモニ
ター用表示装置を必要とせず、非常に利用価値の高いマ
ルチ画面表示装置が得られる効果がある。
As described above, according to the present invention, a television signal is digitized, thinned out, stored in a plurality of areas of a video memory, and read out at once to display N still images including one moving image on a cathode ray tube. As a result, the viewer can display their favorite screen as a still image while watching the video, and since the video is being displayed at the time, no other monitor display device is required, making it extremely useful. This has the effect of providing a high quality multi-screen display device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例によるテレビジョン受信機の
全体の構成図、第2図は上記実施例における映像メモリ
の記憶領域を示す図である。 7・・・A/D変換器、8・・・映像メモリ、9・・・
D/A変換器、1)・・・メモリコントロール回路(書
き込み手段、読み出し手段)、14・・・ブラウン管。
FIG. 1 is an overall configuration diagram of a television receiver according to an embodiment of the present invention, and FIG. 2 is a diagram showing a storage area of a video memory in the above embodiment. 7... A/D converter, 8... Video memory, 9...
D/A converter, 1)...Memory control circuit (writing means, reading means), 14...Cathode ray tube.

Claims (2)

【特許請求の範囲】[Claims] (1)テレビジョン信号をディジタル信号化するA/D
変換器と、該A/D変換器の出力を記憶するN個の領域
を有する映像メモリと、上記映像メモリの各領域に上記
ディジタル化した映像信号を水平・垂直時間軸上でサン
プリングして得られる1画像の1/Nの大きさの画像を
動画は連続的に静止画は任意のタイミングで書き込む書
き込み手段と、上記N個の領域を有する映像メモリ全体
を1フィールド又は1フレーム時間に読み出す読み出し
手段と、この読み出した信号をアナログ信号に変換する
D/A変換器とを備え、ブラウン管に上記映像メモリか
らの1つの動画を含むN個の画像を同時に表示するよう
にしたことを特徴とするテレビジョン受信機。
(1) A/D that converts television signals into digital signals
a converter, a video memory having N areas for storing the output of the A/D converter, and a video signal obtained by sampling the digitized video signal on the horizontal and vertical time axes in each area of the video memory. A writing means for writing an image of 1/N of the size of a single image continuously for moving images and at an arbitrary timing for still images; and a reading means for reading out the entire video memory having the N areas in one field or one frame time. and a D/A converter for converting the read signal into an analog signal, and is configured to simultaneously display N images including one moving image from the video memory on the cathode ray tube. television receiver.
(2)上記静止画を映像メモリに書き込むタイミングは
視聴者の指定するタイミングであることを特徴とする特
許請求の範囲第1項記載のテレビジョン受信機。
(2) The television receiver according to claim 1, wherein the timing for writing the still image into the video memory is a timing specified by a viewer.
JP9999785A 1985-05-10 1985-05-10 Tv receiver Pending JPS61258584A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9999785A JPS61258584A (en) 1985-05-10 1985-05-10 Tv receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9999785A JPS61258584A (en) 1985-05-10 1985-05-10 Tv receiver

Publications (1)

Publication Number Publication Date
JPS61258584A true JPS61258584A (en) 1986-11-15

Family

ID=14262254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9999785A Pending JPS61258584A (en) 1985-05-10 1985-05-10 Tv receiver

Country Status (1)

Country Link
JP (1) JPS61258584A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294781A (en) * 1988-09-30 1990-04-05 Hitachi Ltd Picture signal processing unit
JP2019204032A (en) * 2018-05-24 2019-11-28 シャープ株式会社 Display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294781A (en) * 1988-09-30 1990-04-05 Hitachi Ltd Picture signal processing unit
JP2019204032A (en) * 2018-05-24 2019-11-28 シャープ株式会社 Display

Similar Documents

Publication Publication Date Title
US4364090A (en) Method for a compatible increase in resolution in television systems
KR0148015B1 (en) Pip television system
CA2010688A1 (en) Fast response picture-in-picture circuitry
JPS61258578A (en) Television receiver
JP2543025B2 (en) Television receiver
JP2593721Y2 (en) Screen superimposition circuit
JPS61258584A (en) Tv receiver
JPS62181A (en) Video processing device
JPS61193580A (en) Two-screen television receiver
JPH0547024B2 (en)
JPS61205080A (en) Still picture apparatus
JPS61258582A (en) Tv receiver
EP1081644A2 (en) Image display unit
JPH0638650B2 (en) Color TV receiver
KR100285893B1 (en) Screen division display device using scanning line conversion function
JPS61258579A (en) Television receiver
JPS612478A (en) Multi-screen display television receiver
JPS6213172A (en) Television receiver
JP3013217B2 (en) Inline screen linearity controller
JPS6213173A (en) Television receiver
JPH0121676B2 (en)
JPS62186A (en) Television receiver
JP2964503B2 (en) Television receiver
JPS61192185A (en) Two-screen television receiver
JP2000175116A (en) Television receiver