JPS61245007A - Defect inspecting device - Google Patents

Defect inspecting device

Info

Publication number
JPS61245007A
JPS61245007A JP60086382A JP8638285A JPS61245007A JP S61245007 A JPS61245007 A JP S61245007A JP 60086382 A JP60086382 A JP 60086382A JP 8638285 A JP8638285 A JP 8638285A JP S61245007 A JPS61245007 A JP S61245007A
Authority
JP
Japan
Prior art keywords
defect
image pattern
roughly
defect candidate
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60086382A
Other languages
Japanese (ja)
Inventor
Osamu Obata
修 小畑
Masakazu Ejiri
江尻 正員
Haruo Yoda
晴夫 依田
Yutaka Sakawa
酒勾 裕
Yuzaburo Sakamoto
坂本 雄三郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60086382A priority Critical patent/JPS61245007A/en
Publication of JPS61245007A publication Critical patent/JPS61245007A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Image Processing (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Image Analysis (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To execute quickly and with high accuracy an inspection of a defect by deciding in detail a defect candidate which has been extracted by the first means, by the second means. CONSTITUTION:An input image pattern is supplied to a defect roughly extracting part 4 through an image input device 2, and A/D converter 3, image patterns of the corresponding parts of two bodies to be inspected are compared, and a defect candidate is extracted roughly. When the rough extraction processing is repeated by a prescribed number of times, and no defect candidate is detected at all, the inspection is ended. On the contrary, if the defect candidate is detected even once, a position where the defect candidate has been generated is stored by a position detecting circuit 5. Subsequently, by a defect minutely extracting part 6, and a feature extracting and comparing circuit 7, only the defect candidate of the position stored before hand is brought to a minute decision processing. In this way, even if the minute decision processing is not executed to all the input image patterns, an inspection of a defect based on the input image pattern can be executed quickly and with a high accuracy.

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、検査技術さらには画像パターンによる欠陥
検査に適用して特に有効な技術に関するもので、例えば
半導体集積@路が形成された半導体チップの欠陥検査の
利用にして有効な技術に関するものである。
[Detailed Description of the Invention] [Technical Field] The present invention relates to an inspection technique and a technique that is particularly effective when applied to defect inspection using image patterns, such as defect inspection of semiconductor chips on which semiconductor integrated circuits are formed. It relates to effective technology for the use of.

〔背景技術〕[Background technology]

例えば半導体集積回路が形成された半導体チップのパタ
ーン検査では、その半導体チップの画像パターンを電気
的に読取り、この読取画像パターンから欠陥の判定・抽
出を行う。
For example, in pattern inspection of a semiconductor chip on which a semiconductor integrated circuit is formed, an image pattern of the semiconductor chip is electrically read, and defects are determined and extracted from the read image pattern.

この場合、その欠陥の判定・抽出手段には、大きく分け
て2とおりある。
In this case, there are roughly two types of means for determining and extracting the defect.

その一つは、入力画像パターンと基準パターンとを1対
lで対応させて比較し、両者の一致度がら一律に欠陥の
判定を行う。この場合、その判定の基準は一律であって
、−室以上の不一致はすべて欠陥とみなされる。
One of them is to compare the input image pattern and the reference pattern in a one-to-one correspondence, and uniformly determine defects based on the degree of agreement between the two. In this case, the criteria for this judgment are uniform, and any discrepancy greater than or equal to - is considered to be a defect.

今一つは、各部分ごとにそれぞれに登録された多数の辞
書パターンを使用し、この辞書パターンを参照すること
により各入力画像パターンごとの欠陥の状態を詳細に判
定する。この場合は、その判定の基準が入力画像パター
ンの位置や種類などに応じて多様に変化し、また欠陥を
その種類に分けて詳細に判定することを行う。
Another method uses a large number of dictionary patterns registered for each portion, and by referring to these dictionary patterns, the defect status of each input image pattern is determined in detail. In this case, the criteria for the determination vary depending on the position and type of the input image pattern, and the defects are divided into types and determined in detail.

前者のものでは、欠陥の検出を高速で行うことができる
が、判定の基準が一律であるため、その検査はどうして
も大雑把にならざるを得す、このため良品までも不良品
と判定してしまうことが多い、という問題点があった。
In the former method, defects can be detected at high speed, but because the criteria for judgment is uniform, the inspection cannot help but be rough, and as a result, even good products are judged to be defective. The problem was that it often happened.

他方、後者のものでは、多数の辞書パターンの参照など
により欠陥の判定が非常に適切かつ正確に行われるとい
う利点があるが、その判定の処理時間が長くかかり、従
って量産工程において多量の被検査体の欠陥を検査する
用途には適合させ難い、という問題点があった。
On the other hand, the latter method has the advantage of being able to determine defects very appropriately and accurately by referencing a large number of dictionary patterns, but it takes a long time to process the determination, and therefore requires a large number of inspected objects in the mass production process. There was a problem in that it was difficult to adapt it to the use of inspecting body defects.

以上のように、従来のこの種の欠陥検査装置には検査の
速度と精度とを両立させることが難しい、という問題点
のあることが本発明者によって明らかとされた。
As described above, the inventors have found that the conventional defect inspection apparatus of this type has a problem in that it is difficult to achieve both inspection speed and accuracy.

なお、この種の欠陥検査装置にて利用され得るパターン
認識技術については、例えば日経マグロウヒル社刊行の
「日経メカニカル1982.6゜21J77〜79頁な
どに記載されている。
The pattern recognition technology that can be used in this type of defect inspection apparatus is described, for example, in "Nikkei Mechanical 1982.6° 21J pages 77-79, published by Nikkei McGraw-Hill.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、入力画像パターンに基づく欠陥の検
査を迅速かつ高精度に行うことができる欠陥検査技術を
提供することにある。
An object of the present invention is to provide a defect inspection technique that can quickly and accurately inspect defects based on an input image pattern.

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なものを簡単
に説明すれば、下記のとおりである。
A brief description of typical inventions disclosed in this application is as follows.

すなわち、欠陥候補を荒抽出するだけの第1の手段と、
欠陥を詳細に判定する第2の手段とを備えるとともに、
第1の手段で抽出された欠陥候補だけを第2の手段で詳
細に判定することにより、欠陥の検査を迅速かつ高精度
に行うことができるようにする、という目的を達成する
ものである。
In other words, a first means that only roughly extracts defect candidates;
and a second means for determining defects in detail,
By using the second means to determine in detail only the defect candidates extracted by the first means, the object of the present invention is to quickly and accurately inspect defects.

〔実施例〕〔Example〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。
Hereinafter, typical embodiments of the present invention will be described with reference to the drawings.

なお、図面において同一符号は同一あるいは相当部分を
示す。
In the drawings, the same reference numerals indicate the same or corresponding parts.

第1図はこの発明による欠陥検査装置の一実施例を示す
FIG. 1 shows an embodiment of a defect inspection apparatus according to the present invention.

同図に示す装置は、被検査体の欠陥をその画像パターン
に基づいて検査する欠陥検査装置であって、被検査体か
ら電気的に読みとられた入力画像パターンから欠陥候補
部分を荒抽出する第1の欠陥判定手段と、この第1の欠
陥抽出手段によって荒抽出された欠陥候補部分の画像パ
ターンに対してだけ詳細な欠陥の判定を行・う第2の欠
陥抽出手段とを備えたことを特徴とする。
The device shown in the figure is a defect inspection device that inspects defects in an object to be inspected based on its image pattern, and roughly extracts defect candidate parts from the input image pattern electrically read from the object to be inspected. The present invention includes a first defect determination means and a second defect extraction means for performing detailed defect determination only on the image pattern of the defect candidate portion roughly extracted by the first defect extraction means. It is characterized by

第1図において、1は例えば半導体集積回路が形成され
た半導体チップのごとき被検査体、2はCODあるいは
撮像管などを用いた画像入力装置、3は画像入力装置2
にて読み取った画像信号20をデジタル化するA/D変
換器を示す。21はそのデジタル化された画像信号を示
す。
In FIG. 1, 1 is an object to be inspected, such as a semiconductor chip on which a semiconductor integrated circuit is formed, 2 is an image input device using a COD or an image pickup tube, and 3 is an image input device 2.
2 shows an A/D converter that digitizes the image signal 20 read by the computer. 21 indicates the digitized image signal.

また、4は欠陥荒抽出部を示す。この欠陥荒出部4は前
は記憶1の欠陥抽出部に相当するものであって、2つの
被検査体の互いに対応する部分の画像入カバターンを相
互に比較し、両者の不一致度から欠陥候補の荒抽を行う
。22はこの欠陥荒抽出部4が欠陥候補を検出・抽出し
たときの判定出力を示す、この判定出力22が出力され
ると、位置検出回路5が荒抽出された欠陥候補の位置を
検出する。そして、この検出位置データセレクトタ8を
介して全体制御装置(CPU)9に入力されて記憶され
るようになっている。全体制御装置9はCPU (マイ
クロ・コンピュータ)を用いて構成されている。27は
この全体制御装置9からデータセレクトタ8を介して入
出力されるデータ27を示す。
Further, 4 indicates a rough defect extraction part. This defect extraction section 4 previously corresponds to the defect extraction section of the memory 1, and compares the imaged cover patterns of mutually corresponding parts of two inspected objects, and determines defect candidates based on the degree of mismatch between the two. Perform the rough drawing. Reference numeral 22 indicates a judgment output when the rough defect extraction unit 4 detects and extracts a defect candidate. When the judgment output 22 is output, the position detection circuit 5 detects the position of the rough extracted defect candidate. The detected position data is then input to the overall control unit (CPU) 9 via the detected position data selector 8 and stored therein. The overall control device 9 is constructed using a CPU (microcomputer). Reference numeral 27 indicates data 27 inputted and outputted from this overall control device 9 via the data selector 8.

6は欠陥詳細抽出部、7は特徴抽出比較回路を示す、こ
の欠陥詳細抽出部6と特徴抽出比較回路7は前記第2の
欠陥抽出部に相当するものであって、辞書パターンを参
照することにより上記欠陥荒抽出部4によって抽出され
た部分の画像パターンの詳細な欠陥の判定を行゛う、欠
陥詳細抽出部6には、詳細は後述するが、辞書画像メモ
リや信号正規化回路などが含まれている。特徴抽出比較
回路7ば、入力画像パターン24と辞書登録された画像
パターン25のそれぞれの特徴を抽出して相互に比較す
ることにより欠陥の詳陥な判定処理を行う。この特徴抽
出比較回路26の出力26はデータセレクタ8を介して
上記全体制御装置9へ送られるようになっている。
Reference numeral 6 indicates a defect detail extraction section, and 7 indicates a feature extraction comparison circuit. The defect detail extraction section 6 and the feature extraction comparison circuit 7 correspond to the second defect extraction section, and refer to the dictionary pattern. Detailed defect extraction section 6, which performs detailed defect determination of the image pattern of the portion extracted by rough defect extraction section 4, includes a dictionary image memory, a signal normalization circuit, etc., as will be described in detail later. include. The feature extraction and comparison circuit 7 extracts the features of the input image pattern 24 and the dictionary-registered image pattern 25 and compares them with each other to perform detailed defect determination processing. The output 26 of the feature extraction and comparison circuit 26 is sent to the overall control device 9 via the data selector 8.

10は同期信号発生器であって、所定の同期信号H,V
などを発生して各部に与える。Hは水平同期信号、■は
垂直同期信号を示す、この同期信号H,Vに同期して画
像が読み込まれる。この同期信号発生回路10は上記全
制御装置9からの指令28に基づいて動作する。
10 is a synchronization signal generator, which generates predetermined synchronization signals H, V
etc. are generated and given to each part. H indicates a horizontal synchronization signal, and ■ indicates a vertical synchronization signal. Images are read in synchronization with these synchronization signals H and V. This synchronizing signal generating circuit 10 operates based on commands 28 from the overall control device 9.

11はXYステージであって、この上に半導体ウェハー
などの被検査体1が載置される。このXYステージ11
は上記同期信号発生器10からの同期信号Fにより、被
検査体1の送り動作を画像の読取りに同期して行うよう
になっている1画像入力装置2は被検査体1の一部しか
読みとらないが、XYステージ11がXY方向の送り動
作を行うことにより、その被検査体1の全体を走査して
読取れるようになっている。
11 is an XY stage, on which the object to be inspected 1 such as a semiconductor wafer is placed. This XY stage 11
The image input device 2 reads only a part of the object 1 to be inspected. However, by moving the XY stage 11 in the XY directions, the entire object 1 to be inspected can be scanned and read.

第2図は上記欠陥荒抽出部4の詳細を示す。FIG. 2 shows details of the rough defect extraction section 4. As shown in FIG.

同図に示すように、欠陥荒抽出部4は1画像メモリ40
1.デジタル加算回路402、絶対値変換回路403、
デジタル比較回路404、しきい値設定レジスタ405
、信号選択回路406、および論理反転回路407など
によって構成される。
As shown in the figure, the defect rough extraction section 4 has one image memory 40.
1. Digital addition circuit 402, absolute value conversion circuit 403,
Digital comparison circuit 404, threshold setting register 405
, a signal selection circuit 406, a logic inversion circuit 407, and the like.

同図において、デジタル化された入力画像信号21は、
その信号によって表される画像パターンが画像メモリ4
01上にビットパターンの形で記憶させられるとともに
、デジタル加算回路402の一方の加算入力(+)に入
力される。このデジタル加算回路402の他方の加算入
力(+)には、前回に入力された画像信号が論理反転回
路4.07を介して入力されるようになっている。これ
により、その加算回路402は1画像信号の入力口ごと
に、前回の入力画像信号と今回の画像信号との差をとっ
て出力する。この差は絶対値変換回路403にてその絶
対値がとられる。この差の絶対値21′はデジタル比較
回路404にて基準のしきい値と大小比較され、この比
較結果が前記判定出力22(第1図)として出力される
ようになっている。
In the figure, the digitized input image signal 21 is
The image pattern represented by that signal is stored in the image memory 4.
01 in the form of a bit pattern, and is input to one addition input (+) of the digital addition circuit 402. The previously inputted image signal is inputted to the other addition input (+) of this digital addition circuit 402 via a logic inversion circuit 4.07. As a result, the adder circuit 402 calculates and outputs the difference between the previous input image signal and the current image signal for each input port of one image signal. The absolute value of this difference is taken by an absolute value conversion circuit 403. The absolute value 21' of this difference is compared in magnitude with a reference threshold value in a digital comparison circuit 404, and the comparison result is outputted as the judgment output 22 (FIG. 1).

第3図は上記欠陥詳細抽出部5の詳細を示す。FIG. 3 shows details of the defect detail extraction section 5.

同図に示すように、欠陥詳細抽出部6は、デジタル比較
回路601、しきい値テーブル602、辞書画像メモリ
603等によって構成される。
As shown in the figure, the defect detail extraction section 6 is configured by a digital comparison circuit 601, a threshold value table 602, a dictionary image memory 603, and the like.

同図において、デジタル比較回路601としきい値テー
ブル602は入力画像信号21を比較処理するための正
規化を行う。しきい値テーブル602は例えばROMな
どを用いて構成され、所定範囲のレベルを切り出すため
に上限と下限の2つのしきい値61.62を発する。そ
の2つのしきい値61.62の各レベルは、制御装置9
からの指令に基づいてそれぞれに選定された。
In the figure, a digital comparison circuit 601 and a threshold table 602 normalize the input image signal 21 for comparison processing. The threshold table 602 is configured using, for example, a ROM, and generates two threshold values 61 and 62, an upper limit and a lower limit, in order to cut out a predetermined range of levels. Each level of the two thresholds 61, 62 is determined by the control device 9.
Each was selected based on instructions from

次に動作について説明する。Next, the operation will be explained.

第4図は上述した装置の動作を示す。FIG. 4 shows the operation of the device described above.

同図において、82〜s5までのステップでは、前記第
1の欠陥抽出手段としての動作が行われる。
In the figure, in steps 82 to s5, the operation as the first defect extraction means is performed.

すなわち、この32〜s5では、2つの被検査体の互い
に対応する部分の画像パターンを相互に単純比較して両
者の一致度から欠陥候補の荒抽出行う処理が実行される
。なお、slは初期化を行うためのルーチンで、実質の
処理は32〜s5のループにて行われる。
That is, in steps 32 to s5, a process is performed in which image patterns of mutually corresponding parts of two objects to be inspected are simply compared with each other and defect candidates are roughly extracted based on the degree of coincidence between the two. Note that sl is a routine for initialization, and the actual processing is performed in a loop from 32 to s5.

また、sloでは前記第2の欠陥抽出手段としての動作
が行われる。すなわち、このsloでは、多数の辞書パ
ターンを参照することにより画像パターンの詳細な欠陥
の判定を行う処理を実行する。
Further, in slo, the operation as the second defect extraction means is performed. That is, in this slo, a process is executed to perform detailed defect determination of the image pattern by referring to a large number of dictionary patterns.

ここで、82〜s5のループ実行中 繰り返して、その間に一回も欠陥候補が検出されなけれ
ば、s8のフラグチェック(F= 1 ?)により、s
lOが実行されることなく、検査が終了する。
Here, if no defect candidate is detected even once during the loop execution from 82 to s5, s
The test ends without executing IO.

ところが、そのs2〜s5のループ実行中に−回でも欠
陥候補が検出されると、分岐ルーチン56t−s 7が
実行されて、フラグFが1にセットされ、さらにその欠
陥候補の出た位置が記憶される。
However, if a defect candidate is detected - times during the execution of the loop from s2 to s5, the branch routine 56t-s7 is executed, the flag F is set to 1, and the position where the defect candidate appeared is be remembered.

そして、S2〜S5のループが所定回数実行され終わっ
た後で、s8のフラグチェックにより、S10による第
2の欠陥抽出ルーチンが実行されるようになる。このと
き、その第2の欠陥抽出ルーチンでは、slにて記憶し
た位置の欠陥候補だけを詳細な判定処理にかける。これ
により、すべての入力画像パターン対して詳細な判定処
理を行わずとも、欠陥を含むかも知れない一部画像パタ
ーンに対してだけ詳細な判定処理を行うだけでもって、
実質的にすべての入力画像に対して詳細な欠陥判定を行
ったのと同じ結果を得ことができる。
After the loop of S2 to S5 has been executed a predetermined number of times, the second defect extraction routine of S10 is executed by checking the flag in s8. At this time, in the second defect extraction routine, only the defect candidates at the positions stored in sl are subjected to detailed determination processing. This allows you to perform detailed determination processing only on some image patterns that may contain defects, without having to perform detailed determination processing on all input image patterns.
It is possible to obtain the same results as when detailed defect determination is performed on virtually all input images.

以上のようにして、入力画像パターンに基づく欠陥の検
査を迅速かつ高精度に行うことができる。
As described above, defect inspection based on the input image pattern can be performed quickly and with high precision.

なお、52〜s5による第1の欠陥抽出とsl。Note that the first defect extraction and sl in steps 52 to s5.

による第2の欠陥抽出は、制御装置の制御プログラムに
よって、その何れか一方だけを任意に選択して実行させ
るようにもできる。
The second defect extraction can be performed by arbitrarily selecting only one of them by the control program of the control device.

〔効果〕〔effect〕

(1)欠陥候補を荒抽出するだけの第1の手段と、欠陥
を詳細な判定する第2の手段とを備えるとともに、第1
の手段で抽出された欠陥候補だけを第2の手段で詳細に
判定することにより、欠陥の検査を迅速かつ高精度に行
うことができる、という効果が得られる。
(1) A first means for only roughly extracting defect candidates, and a second means for determining defects in detail;
By using the second means to determine in detail only the defect candidates extracted by the second means, it is possible to quickly and accurately inspect defects.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。′ 以上、本発明者によってなされた発明をその背景となっ
た利用分野である判導体チップのパターン検査技術に適
用した場合について説明したが、それに限定されるもの
ではなく1例えばプリント基板あるいはその他の印刷物
のパターン検査技術などにも適用できる。
Although the invention made by the present inventor has been specifically explained above based on examples, it goes without saying that this invention is not limited to the above embodiments, and can be modified in various ways without departing from the gist thereof. do not have. ' Above, we have explained the case where the invention made by the present inventor is applied to the field of application which is the background of the invention, which is the pattern inspection technology of printed conductor chips. It can also be applied to pattern inspection technology for printed matter.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明による欠陥検査装置の一実施例を示す
ブロック図、 第2図は第1図の一部を詳細に示すブロック図、第3図
は第1図の他の部分を詳細に示すブロック図。 第4図は第1図に示した装置の動作を示すフローチャー
トである。 1・・・被検査体、2・・・画像入力装置、4・・・第
1の欠陥抽出手段としての欠陥抽出手段 出回路、6・・・第2の欠陥抽出手段としての欠陥詳細
抽出部、7・・・特徴抽出比較回路、9・・・全体制御
装置。 第   1  図 第  2  因 第  3  図
FIG. 1 is a block diagram showing an embodiment of a defect inspection device according to the present invention, FIG. 2 is a block diagram showing a part of FIG. 1 in detail, and FIG. 3 is a block diagram showing other parts of FIG. 1 in detail. The block diagram shown. FIG. 4 is a flowchart showing the operation of the apparatus shown in FIG. DESCRIPTION OF SYMBOLS 1... Object to be inspected, 2... Image input device, 4... Defect extraction means output circuit as a first defect extraction means, 6... Defect detail extraction unit as a second defect extraction means , 7... Feature extraction comparison circuit, 9... Overall control device. Figure 1 Figure 2 Cause Figure 3

Claims (1)

【特許請求の範囲】 1、被検査体の欠陥をその画像パターンに基づいて検査
する欠陥検査装置であって、被検査体から電気的に読み
とられた入力画像パターンから欠陥候補部分を荒抽出す
る第1の欠陥判定手段と、この第1の欠陥抽出手段によ
って荒抽出された欠陥候補部分の画像パターンに対して
だけ詳細な欠陥の判定を行う第2の欠陥抽出手段とを備
えたことを特徴とする欠陥検査装置。 2、上記第1の欠陥抽出手段は、2つの被検査体の互い
に対応する部分の画像パターンを相互に比較して両者の
一致度から欠陥候補の荒抽出を行うように構成され、上
記第2の欠陥抽出手段は、辞書パターンを参照すること
により第1の欠陥抽出手段によって荒抽出された部分の
画像パターンの詳細な欠陥の判定を行うように構成され
たことを特徴とする特許請求の範囲第1項記載の欠陥検
査装置。
[Claims] 1. A defect inspection device that inspects defects in an object to be inspected based on its image pattern, which roughly extracts defect candidate portions from an input image pattern electrically read from the object to be inspected. and a second defect extraction means that performs detailed defect determination only on the image pattern of the defect candidate portion roughly extracted by the first defect extraction means. Features of defect inspection equipment. 2. The first defect extraction means is configured to compare image patterns of mutually corresponding parts of the two objects to be inspected and roughly extract defect candidates based on the degree of coincidence between the two; Claims characterized in that the defect extracting means is configured to perform detailed defect determination of the portion of the image pattern roughly extracted by the first defect extracting means by referring to a dictionary pattern. The defect inspection device according to item 1.
JP60086382A 1985-04-24 1985-04-24 Defect inspecting device Pending JPS61245007A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60086382A JPS61245007A (en) 1985-04-24 1985-04-24 Defect inspecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60086382A JPS61245007A (en) 1985-04-24 1985-04-24 Defect inspecting device

Publications (1)

Publication Number Publication Date
JPS61245007A true JPS61245007A (en) 1986-10-31

Family

ID=13885322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60086382A Pending JPS61245007A (en) 1985-04-24 1985-04-24 Defect inspecting device

Country Status (1)

Country Link
JP (1) JPS61245007A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385742A (en) * 1989-08-30 1991-04-10 Hitachi Ltd Method of and device for detecting defective of circuit pattern
JPH0552763A (en) * 1991-08-23 1993-03-02 Mitsubishi Electric Corp Inspecting apparatus of appearance of semiconductor device
EP0687902A1 (en) * 1994-06-15 1995-12-20 Kodak-Pathe Method and device for counting and characterising defects on a photographic support
JPH0855218A (en) * 1994-08-09 1996-02-27 Fujitsu Ltd Method and device for pattern inspection
JPH10307918A (en) * 1997-05-09 1998-11-17 Nippon Avionics Co Ltd Pattern check method and device
US6952491B2 (en) 1990-11-16 2005-10-04 Applied Materials, Inc. Optical inspection apparatus for substrate defect detection
JP2008516233A (en) * 2004-10-04 2008-05-15 ケーエルエー−テンカー テクノロジィース コーポレイション Enhanced surface inspection system

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385742A (en) * 1989-08-30 1991-04-10 Hitachi Ltd Method of and device for detecting defective of circuit pattern
US6952491B2 (en) 1990-11-16 2005-10-04 Applied Materials, Inc. Optical inspection apparatus for substrate defect detection
JPH0552763A (en) * 1991-08-23 1993-03-02 Mitsubishi Electric Corp Inspecting apparatus of appearance of semiconductor device
EP0687902A1 (en) * 1994-06-15 1995-12-20 Kodak-Pathe Method and device for counting and characterising defects on a photographic support
FR2721418A1 (en) * 1994-06-15 1995-12-22 Kodak Pathe Photographic support detect counting and characterising appts
US5641971A (en) * 1994-06-15 1997-06-24 Eastman Kodak Company Method and device for counting and characterizing defects on a photographic support
JPH0855218A (en) * 1994-08-09 1996-02-27 Fujitsu Ltd Method and device for pattern inspection
JPH10307918A (en) * 1997-05-09 1998-11-17 Nippon Avionics Co Ltd Pattern check method and device
JP2008516233A (en) * 2004-10-04 2008-05-15 ケーエルエー−テンカー テクノロジィース コーポレイション Enhanced surface inspection system

Similar Documents

Publication Publication Date Title
JPS59157505A (en) Pattern inspecting device
US20200357106A1 (en) Method for detecting defects, electronic device, and computer readable medium
JPS6332666A (en) Method for pattern defect
WO2020199283A1 (en) Circular defect testing method for optical chip of integrated circuit
JPS61245007A (en) Defect inspecting device
KR930002347B1 (en) Pattern position recognition apparatus
JP2000223385A5 (en)
JPH0210461B2 (en)
JPH0441777B2 (en)
JP3370315B2 (en) Pattern inspection method and apparatus
JP3198105B2 (en) Automatic visual inspection device
KR970007974B1 (en) Defect test method of semiconductor process
JP2002198406A (en) Appearance inspecting method
JPH058762B2 (en)
JPH02154106A (en) Shape inspection instrument
JPS63250505A (en) Wiring pattern inspection device
JPS58180933A (en) Apparatus for inspecting defect of pattern
JPH0254495B2 (en)
JP2001056302A (en) Circuit pattern inspecting method and device to be used therefor
JPS6382583A (en) Image processor
JPS6340841A (en) Inspection of pattern defect
JPH033269B2 (en)
JPH02300865A (en) Picture processor
JPH0783848A (en) Printed board pattern inspection device
JPH02133885A (en) Inspecting method for pattern