JPS61175676A - Image display circuit - Google Patents

Image display circuit

Info

Publication number
JPS61175676A
JPS61175676A JP60015931A JP1593185A JPS61175676A JP S61175676 A JPS61175676 A JP S61175676A JP 60015931 A JP60015931 A JP 60015931A JP 1593185 A JP1593185 A JP 1593185A JP S61175676 A JPS61175676 A JP S61175676A
Authority
JP
Japan
Prior art keywords
data
display
binary
binary data
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60015931A
Other languages
Japanese (ja)
Inventor
浩 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60015931A priority Critical patent/JPS61175676A/en
Publication of JPS61175676A publication Critical patent/JPS61175676A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、2値データと多値データの両方を同時に表示
する画像表示装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an image display device that simultaneously displays both binary data and multivalued data.

従来の技術 従来の画像表示装置では、第2図に示すような1画面に
多値データと2値データを混在して表示する場合、第3
図に示すような回路構成を用いたものがある。
2. Description of the Related Art In conventional image display devices, when displaying a mixture of multi-value data and binary data on one screen as shown in FIG.
There is one that uses a circuit configuration as shown in the figure.

この回路は、多値データ、2値データそれぞれ別々の表
示メモリ18.20を持ち、表示するとき多値データは
D/A変換器19によってアナログ値に直し、2値デー
タは輝度レベル変換器21を通って適当な輝度レベルに
直す。この処理後、両者のアナログ値の和を加算手段2
2でとり、ビデオ信号として出力端子23より出力する
This circuit has separate display memories 18 and 20 for multi-value data and binary data, and when displaying multi-value data, it is converted into analog values by a D/A converter 19, and binary data is converted into analog values by a brightness level converter 21. to adjust the brightness level to an appropriate level. After this processing, the sum of both analog values is added to the adding means 2.
2 and output from the output terminal 23 as a video signal.

発明が解決しようとする問題点 しかしながらこのような従来の回路では、多値データ、
2値データそれぞれ別の表示用メモリを持つ必要があり
、また多値データをアナロ゛グ値に直した後に、2値デ
ータとの和をとる必要があったため、回路構成が複雑で
あった。
Problems to be Solved by the Invention However, in such conventional circuits, multi-value data,
The circuit configuration was complicated because it was necessary to have a separate display memory for each binary data, and after converting the multi-value data into analog values, it was necessary to calculate the sum with the binary data.

本発明は上記従来の問題点を解消するもので、簡易な構
成で、2値データと多値データを同時に表示する画像装
置を提供することを目的としている。
The present invention solves the above-mentioned conventional problems, and aims to provide an image device that has a simple configuration and can simultaneously display binary data and multivalued data.

問題点を解決するための手段 表示データとしてディジタル化された2値データと多値
データがあり、表示する多値データもしくは2値データ
を記憶する表示用メモリと、表示用データをアナログ値
に変換するD/A変換器と、表示用ディスプレイとを具
備し、表示画面において多値データを表示する領域には
多値データを選択し、前記表示用メモリの該当する領域
に記憶する手段と、表示画面において2値データを表示
する領域には2値データを選択し、選択された2値デー
タから多値データを合成する合成手段と、前記合成手段
において合成する多値データの値を外部から操作する手
段と、合成された多値データを前記表示用メモリの該当
する領域に記憶する手段を有する構成となっている。
Means to solve the problem There are digitized binary data and multi-value data as display data, and display memory to store the multi-value data or binary data to be displayed, and converting the display data into analog values. a D/A converter for displaying the multi-value data; An area for displaying binary data on the screen includes a synthesizing means for selecting binary data and synthesizing multivalued data from the selected binary data, and externally manipulating the value of the multivalued data to be synthesized by the synthesizing means. and means for storing the synthesized multivalued data in a corresponding area of the display memory.

作  用 本発明は上記した構成により、2値データと多値データ
の同時表示ができる。
Function The present invention can simultaneously display binary data and multivalued data with the above-described configuration.

実施例 第1図は本発明の画像表示装置の一実施例を示すブロッ
ク図である。第1図において、1は外部にある多値デー
タ、2は表示しようとするデータが通るデータバスで、
本実施例では、多値データの持つ階調ビットが8ビツト
であることから、8木のデータ線を持つデータバスにな
っている。3は表示するデータが記憶されるデータ表示
用メモリ、4はデータ表示用メモリ3から出力される表
示データが通るデータバス、5はデータバス4を通るデ
ータをディジタル値からアナログ値に直すD/A変換器
、6はアナログ値に直された表示ブタ出力制御信号発生
回路、9は多値データの出力の有無を制御する信号、1
oは2値データの出力の有無を制御する信号、11は外
部の2値データ7からくる2値データが通るデータ線、
12は入力である2値データが通るデータ線11を、出
力側の8木のデータ線のうちのいずれか1本に結げ、そ
の他の出力は、ディジタル値で言うLowO値にする2
値データ/多値データ変換回路、13は8本あるデータ
線のうち、少なくとも1木は、2値データが通るデータ
線11と結かれている、8木のデータ線からなる2値テ
(バス、14は2値データ/多値データ変換回路12の
入力データ線11を8本の出力データ線13のうちの何
本のデデタ線に結けるかを操作する2値データ/多値デ
ータ変換回路制御信竺、15は2値データ/多値データ
変換回路制御信号を操作するCPUである。
Embodiment FIG. 1 is a block diagram showing an embodiment of the image display device of the present invention. In Figure 1, 1 is external multivalued data, 2 is a data bus through which the data to be displayed passes,
In this embodiment, since the multilevel data has 8 gradation bits, the data bus has 8 data lines. 3 is a data display memory in which data to be displayed is stored; 4 is a data bus through which display data output from the data display memory 3 passes; 5 is a D/D converter for converting the data passing through the data bus 4 from digital values to analog values. A converter, 6 is a display pig output control signal generation circuit converted into an analog value, 9 is a signal for controlling whether or not to output multivalued data, 1
o is a signal that controls whether or not to output binary data; 11 is a data line through which binary data coming from external binary data 7 passes;
12 connects the data line 11 through which the input binary data passes to one of the eight data lines on the output side, and sets the other outputs to LowO values in digital values 2
The value data/multivalue data conversion circuit 13 is a binary data (bus) consisting of 8 data lines, at least one of which has 8 data lines, and is connected to the data line 11 through which binary data passes. , 14 is a binary data/multivalue data conversion circuit that operates how many data lines of the eight output data lines 13 the input data line 11 of the binary data/multivalue data conversion circuit 12 can be connected to. Control signal 15 is a CPU that operates the binary data/multivalue data conversion circuit control signal.

次に動作について説明する。Next, the operation will be explained.

まず、表示用ディスプレイ6に、表示しようとする2値
データと、多値データをデータ表示用メ;モリ3に記憶
する必要がある。多値データをデー タ2値データ出力
制御信号発生回路8から出力される多値データの出力の
有無を制御する信号9を多値データを出力するように設
定することによって、多値データ1から多値データを出
力し、データバス2に送出し、データ表示用メモリ3に
記憶する。
First, it is necessary to store binary data and multivalued data to be displayed on the display 6 in the data display memory 3. By setting the signal 9, which controls whether or not to output multi-value data output from the binary data output control signal generation circuit 8, to output multi-value data, multi-value data 1 can be converted from multi-value data 1 to Multivalued data is output, sent to the data bus 2, and stored in the data display memory 3.

次に、2値データをデータ表示用メモリ3に記憶する時
は、多値データ・2値デ一タ出力制御信号発生回路8よ
り出力される2値データ出力有無を制御する信号1oを
、2値データを出力するように設定することによって、
2値データ7から2値データを、2値データが通るデー
タ線11に出力する。2値データ/多値データ変換回路
12に入った2値データは、出力側の8木のデータ線の
少なくとも1木に結ながれるが、この結線するデータ線
の本数は、2値データ/多値データ変換回路制御信号1
4によ゛って決定され、この2値データ/多値データ変
換回路制御信号14はPUl 5によって操作する。ま
た、この2値データ/多値なデータ変換回路12で、出
力のデータ線のうち、ったものは、ディジタル値で言う
LowO値として出力する。以上のように、2値データ
7から出力された1本のデータ線を通る2値データは、
2値データ/多値データ変換回路12を通った後は、多
値データの持つ8木のデータ線と同じ、本数のデータ線
を持つ2値データバスになり、2値データが疑似的に多
値データに変換されて、データ表示用メモリ3に記憶さ
れることになる。したがって、データ表示用メモリ3に
、2値データと多値データが混在した形で記憶させるこ
とができる。
Next, when storing binary data in the data display memory 3, the signal 1o for controlling whether or not to output binary data output from the multi-value data/binary data output control signal generation circuit 8 is By setting it to output value data,
The binary data from the binary data 7 is output to the data line 11 through which the binary data passes. The binary data that has entered the binary data/multi-value data conversion circuit 12 is connected to at least one of the eight data lines on the output side, but the number of data lines to be connected is Data conversion circuit control signal 1
This binary data/multi-value data conversion circuit control signal 14 is operated by PUl 5. Further, in this binary data/multi-value data conversion circuit 12, the output data lines are outputted as low O values in digital values. As mentioned above, the binary data that passes through one data line output from the binary data 7 is
After passing through the binary data/multi-value data conversion circuit 12, it becomes a binary data bus with the same number of data lines as the 8 data lines of the multi-value data, and the binary data becomes a pseudo multi-value data bus. It will be converted into value data and stored in the data display memory 3. Therefore, the data display memory 3 can store binary data and multivalued data in a mixed form.

次に、データ表示用メモリ3に書かれている表示データ
は、データバス4に出力され、D/A変換器5に入る。
Next, the display data written in the data display memory 3 is output to the data bus 4 and input to the D/A converter 5.

D/A変換器5に入った表示データは、ディジタル値か
らアナログ値に変換され、表示用ディスプレイ6で表示
され、2値データと多値データが画面に混在して表示さ
れる。
The display data input to the D/A converter 5 is converted from digital values to analog values and displayed on the display 6, where binary data and multi-value data are mixed and displayed on the screen.

発明の効果 以上述べてきたように、本発明によれば、筒易な回路構
成で、2値データと多値データを同時に表示することが
できる。
Effects of the Invention As described above, according to the present invention, binary data and multivalue data can be displayed simultaneously with a simple circuit configuration.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例における画像表示装置を示す
ブロック図、第2図は2値データと多値データが混在し
て表示される画面の様子を示す表示画面図、第3図は従
来の画像表示装置を示すブロック図である。
FIG. 1 is a block diagram showing an image display device according to an embodiment of the present invention, FIG. 2 is a display screen diagram showing a screen in which binary data and multi-value data are displayed together, and FIG. FIG. 1 is a block diagram showing a conventional image display device.

Claims (1)

【特許請求の範囲】[Claims] ディジタル化された2値データと多値データを有する表
示データを記憶する表示用メモリと、前記表示用データ
をアナログ値に変換するD/A変換器と、前記アナログ
値を表示する表示用ディスプレイとを具備し、1表示画
面に2値データを表示する領域と多値データを表示する
領域を混在して表示するために、表示画面において多値
データを表示する領域には多値データを選択し、前記表
示用メモリの該当する領域に記憶する手段と、表示画面
において2値データを表示する領域には2値データを選
択し、選択された2値データから多値データを合成する
合成手段と、前記合成手段において合成する多値データ
の値を外部から操作する手段と、合成された多値データ
を前記表示用メモリの該当する領域に記憶する手段を有
することを特徴とする画像表示装置。
a display memory for storing display data having digitized binary data and multi-value data; a D/A converter for converting the display data into analog values; and a display display for displaying the analog values. In order to display a mixture of areas for displaying binary data and areas for displaying multi-value data on one display screen, multi-value data is selected for the area for displaying multi-value data on the display screen. , a means for storing in a corresponding area of the display memory, and a synthesizing means for selecting binary data in an area for displaying the binary data on the display screen and synthesizing multivalued data from the selected binary data. An image display device comprising: means for externally manipulating the value of the multivalued data to be synthesized in the synthesis means; and means for storing the synthesized multivalued data in a corresponding area of the display memory.
JP60015931A 1985-01-30 1985-01-30 Image display circuit Pending JPS61175676A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60015931A JPS61175676A (en) 1985-01-30 1985-01-30 Image display circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60015931A JPS61175676A (en) 1985-01-30 1985-01-30 Image display circuit

Publications (1)

Publication Number Publication Date
JPS61175676A true JPS61175676A (en) 1986-08-07

Family

ID=11902514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60015931A Pending JPS61175676A (en) 1985-01-30 1985-01-30 Image display circuit

Country Status (1)

Country Link
JP (1) JPS61175676A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6360489A (en) * 1986-08-29 1988-03-16 キヤノン株式会社 Data processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6360489A (en) * 1986-08-29 1988-03-16 キヤノン株式会社 Data processor

Similar Documents

Publication Publication Date Title
US4183046A (en) Electronic apparatus for converting digital image or graphics data to color video display formats and method therefor
JPH058438B2 (en)
EP0359234B1 (en) Display control apparatus for converting CRT resolution into PDP resolution by hardware
EP0088583B1 (en) Image processing apparatus
JPH06332843A (en) Moving image video data transfer device and computer system
US6914614B2 (en) Color display method and semiconductor integrated circuit using the same
JPS61175676A (en) Image display circuit
JPS61165793A (en) Image display unit
EP0359236A2 (en) Display control apparatus for converting color/monochromatic CRT gradation into PDP gradation
JP3079826B2 (en) Title generator
JPS63289588A (en) Image display device
KR950006448B1 (en) Data changing circuit of pip tv system
JPH0418048Y2 (en)
JP2906406B2 (en) Display control circuit
EP0149511A2 (en) Display memory circuit
JPS5893097A (en) Color switching circuit
JPH0214717B2 (en)
JPS5923378A (en) Display memory controller
JPS6210692A (en) Video signal generation circuit
JPS6339059B2 (en)
JPH10254415A (en) Liquid crystal display device and image signal processor
JPS58105189A (en) Display memory controller
JPS63106791A (en) Image display device
JPS58151175A (en) Video signal processor
JPS62232688A (en) Image processor