JPS61163435A - 乱数発生装置 - Google Patents
乱数発生装置Info
- Publication number
- JPS61163435A JPS61163435A JP60004422A JP442285A JPS61163435A JP S61163435 A JPS61163435 A JP S61163435A JP 60004422 A JP60004422 A JP 60004422A JP 442285 A JP442285 A JP 442285A JP S61163435 A JPS61163435 A JP S61163435A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- running counter
- output value
- self
- order bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野１
本発明は乱数発生装置、さらに詳しくは、疑似乱数を発
生させる乱数発生装置に関するものである。
生させる乱数発生装置に関するものである。
［背景技術１
一般に乱数発生装置としては一様乱数や正規乱数を発生
させるものが提供されており、この種の乱数は一様分布
あるいは正規分布に従っているものであるから、理論的
解析が行ない易いという利点を備えている。しかしなが
ら、このような乱数を発生させるには複雑な手続きが必
要であるから、乱数が要求されてから乱数が取り出され
るまでにかなりの時間遅れが生じるという問題がある。
させるものが提供されており、この種の乱数は一様分布
あるいは正規分布に従っているものであるから、理論的
解析が行ない易いという利点を備えている。しかしなが
ら、このような乱数を発生させるには複雑な手続きが必
要であるから、乱数が要求されてから乱数が取り出され
るまでにかなりの時間遅れが生じるという問題がある。
６Ｌ数発生器はゲーム機のような理論的解析を必要とし
ない分野にもかなり用いられるものであり、本発明にお
いてはこの種の分野において使用される乱数発生装置が
提供される。
ない分野にもかなり用いられるものであり、本発明にお
いてはこの種の分野において使用される乱数発生装置が
提供される。
［発明の目的］
本発明は上述のように理論的解析を必要とせず、疑似乱
数でもよい分野で使用される装置であって、乱数を時間
遅れなしに取り出せるようにした乱数発生装置を提供す
ることを目的としている。
数でもよい分野で使用される装置であって、乱数を時間
遅れなしに取り出せるようにした乱数発生装置を提供す
ることを目的としている。
【発明の開示１
（実施例）
以下、本発明の実施例を甲面に基づいて説明する。第１
図に示すように、自走カウンタ１とメモリ２と演算回路
３とから構成される。自走カウン夕１は他の信号に関係
なく常時一定時間間隔で出力値をインクリメントするい
わゆるフリーランニングカウンタであり、出力値が最大
値に達して次にインクリメントされると出力値を最小値
とするようになっている。自走カウンタ１に乱数要求信
号が入力されると、そのときの出力値がメモリ２に書き
込まれる。乱数要求信号は乱数が必要な任意の時に発生
するから、自走カウンタ１の出力値はそのときに応じて
異なる値となっており、疑似的に乱数とみなせるように
なっている。また乱数とみなせる程度に出力値をばらつ
かせるために、乱数要求信号が発生する時間間隔の平均
値よりも自走カウンタ１がインクリメントされる時間間
隔を十分に短くしている。メモリ２はランダムアクセス
メモリであって、乱数要求信号が入力されると以前の値
を消去して新たな値を記憶する。ところで、メモリ２に
記憶される複数ビットの値はその直前の値と比較すると
上位ビットの変化は少なく、下位ビットが大きく変化す
るものである。したがって、演算回路３においては第２
図に示すように、変化の大きい下位ビットのみを取り出
すようにしており、これによって、出力値が十分にばら
つくようにしている。乱数として自走カウンタ１の出力
値と同じ桁数の数値が必要なときには第３図に示すよう
に、演算回路３において上位ビットと下位ビットとを交
換し、この数値を乱数として出力するようになっている
。
図に示すように、自走カウンタ１とメモリ２と演算回路
３とから構成される。自走カウン夕１は他の信号に関係
なく常時一定時間間隔で出力値をインクリメントするい
わゆるフリーランニングカウンタであり、出力値が最大
値に達して次にインクリメントされると出力値を最小値
とするようになっている。自走カウンタ１に乱数要求信
号が入力されると、そのときの出力値がメモリ２に書き
込まれる。乱数要求信号は乱数が必要な任意の時に発生
するから、自走カウンタ１の出力値はそのときに応じて
異なる値となっており、疑似的に乱数とみなせるように
なっている。また乱数とみなせる程度に出力値をばらつ
かせるために、乱数要求信号が発生する時間間隔の平均
値よりも自走カウンタ１がインクリメントされる時間間
隔を十分に短くしている。メモリ２はランダムアクセス
メモリであって、乱数要求信号が入力されると以前の値
を消去して新たな値を記憶する。ところで、メモリ２に
記憶される複数ビットの値はその直前の値と比較すると
上位ビットの変化は少なく、下位ビットが大きく変化す
るものである。したがって、演算回路３においては第２
図に示すように、変化の大きい下位ビットのみを取り出
すようにしており、これによって、出力値が十分にばら
つくようにしている。乱数として自走カウンタ１の出力
値と同じ桁数の数値が必要なときには第３図に示すよう
に、演算回路３において上位ビットと下位ビットとを交
換し、この数値を乱数として出力するようになっている
。
上記構成は第４図に示すように、マイクロプロセッサ４
を用いても実現できるものであって、乱数要求信号はマ
イクロプロセッサ４への割り込み信号としてマイクロプ
ロセッサ４に入力される。
を用いても実現できるものであって、乱数要求信号はマ
イクロプロセッサ４への割り込み信号としてマイクロプ
ロセッサ４に入力される。
自走カウンタ１はマイクロプロセッサ４に内蔵されるか
、または外付けされた集積回路により構成されており、
マイクロプロセッサ４に割り込み信号が入力されると自
走カウンタ１の出力値がメモＩ７２に書き込まれ、メモ
リ２内のデータ交換命令によりメモリ２内の数値の上位
ビットと下位ビットとが交換されるようになっている。
、または外付けされた集積回路により構成されており、
マイクロプロセッサ４に割り込み信号が入力されると自
走カウンタ１の出力値がメモＩ７２に書き込まれ、メモ
リ２内のデータ交換命令によりメモリ２内の数値の上位
ビットと下位ビットとが交換されるようになっている。
ここでデータ交換命令は通常１ないし数命令で行なわれ
るものであり、この命令の実行による時間遅れは殆ど生
ヒないものである。
るものであり、この命令の実行による時間遅れは殆ど生
ヒないものである。
以上の構成により、完全な乱数ではないが、論理的解析
が不要であれば実用上十分な疑似乱数が取り出せるもの
であり、複雑な手続きが不要であるから、乱数が要求さ
れてから乱数の発生までの時間遅れがないものである。
が不要であれば実用上十分な疑似乱数が取り出せるもの
であり、複雑な手続きが不要であるから、乱数が要求さ
れてから乱数の発生までの時間遅れがないものである。
［発明の効果１
本発明は上述のように、一定時間間隔で出力値をインク
リメントさせる自走カウンタ手段と、乱数要求信号が発
生するとそのときの自走カウンタ手段の出力値を記憶す
るメモリ手段と、自走カウンタ手段から出力されメモリ
手段に記憶された複数ビットの数値のうちの少なくとも
下位ビットを乱数として出力する演算手段とから構成さ
れているので、完全な乱数ではないが、論理的解析が不
要であれば実用上十分な疑似乱数が取り出せるものであ
り、複雑な手続きが不要であるから、乱数が要求されて
から乱数の発生までの時間遅れがないという利点を有す
るものである。この乱数発生装置は上述のようにハード
ウェアでもソフトウェアで６構成が可能であり、特に時
間遅れが許されないソフトウェアに使用すれば効果が大
きいものである。
リメントさせる自走カウンタ手段と、乱数要求信号が発
生するとそのときの自走カウンタ手段の出力値を記憶す
るメモリ手段と、自走カウンタ手段から出力されメモリ
手段に記憶された複数ビットの数値のうちの少なくとも
下位ビットを乱数として出力する演算手段とから構成さ
れているので、完全な乱数ではないが、論理的解析が不
要であれば実用上十分な疑似乱数が取り出せるものであ
り、複雑な手続きが不要であるから、乱数が要求されて
から乱数の発生までの時間遅れがないという利点を有す
るものである。この乱数発生装置は上述のようにハード
ウェアでもソフトウェアで６構成が可能であり、特に時
間遅れが許されないソフトウェアに使用すれば効果が大
きいものである。
第１図は本発明の一実施例を示すブロック図、第２図は
同上の動作の一例を示す動作説明図、第３図は同上の他
の動作を示す動作説明図、第４図は本発明の他の実施例
を示すブロック図である。 １は自走カウンタ、２はメモリ、３は演算回路である。 代理人 弁理士 石 １）長 七 第１図 第２図 第３図 第４ｖＡ
同上の動作の一例を示す動作説明図、第３図は同上の他
の動作を示す動作説明図、第４図は本発明の他の実施例
を示すブロック図である。 １は自走カウンタ、２はメモリ、３は演算回路である。 代理人 弁理士 石 １）長 七 第１図 第２図 第３図 第４ｖＡ
Claims (1)
- （１）一定時間間隔で出力値をインクリメントさせる自
走カウンタ手段と、乱数要求信号が発生するとそのとき
の自走カウンタ手段の出力値を記憶するメモリ手段と、
自走カウンタ手段から出力されメモリ手段に記憶された
複数ビットの数値のうちの少なくとも下位ビットを乱数
として出力する演算手段とから構成されたことを特徴と
する乱数発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60004422A JPS61163435A (ja) | 1985-01-14 | 1985-01-14 | 乱数発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60004422A JPS61163435A (ja) | 1985-01-14 | 1985-01-14 | 乱数発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61163435A true JPS61163435A (ja) | 1986-07-24 |
Family
ID=11583830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60004422A Pending JPS61163435A (ja) | 1985-01-14 | 1985-01-14 | 乱数発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61163435A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0388131A2 (en) | 1989-03-15 | 1990-09-19 | Oki Electric Industry Co., Ltd. | Random number generator |
-
1985
- 1985-01-14 JP JP60004422A patent/JPS61163435A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0388131A2 (en) | 1989-03-15 | 1990-09-19 | Oki Electric Industry Co., Ltd. | Random number generator |
| US5117380A (en) * | 1989-03-15 | 1992-05-26 | Oki Electric Industry Co., Ltd. | Random number generator driven by independent clock pulses asynchronously with system clock pulses |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764959A (en) | Single-chip microcomputer with encryptable function on program memory | |
| KR950012256A (ko) | 벡터 데이타 처리용 컴퓨터 시스템 및 그 방법 | |
| KR900016870A (ko) | 어드레스 생성장치 | |
| JPH053032B2 (ja) | ||
| JPS61163435A (ja) | 乱数発生装置 | |
| JPS5857119B2 (ja) | 電子楽器のタッチレスポンス装置 | |
| US4567571A (en) | Memory control for refreshing in a step mode | |
| JPS615348A (ja) | 情報処理装置 | |
| JPS5857778B2 (ja) | 乱数の初期値設定方式 | |
| JPH0954769A (ja) | ベクトル処理装置 | |
| JPH02118739A (ja) | データ処理装置 | |
| SU809135A1 (ru) | Устройство дл синхронизации сис-ТЕМы ВычиСлиТЕльНыХ МАшиН | |
| JP2754786B2 (ja) | 情報処理装置 | |
| SU1714611A1 (ru) | Устройство дл ввода информации | |
| WO1996029656A1 (en) | Interprocessor communications system | |
| SU1552188A1 (ru) | Устройство дл формировани тестовой информации | |
| RU2134442C1 (ru) | Устройство для программного логического управления электроприводами, электронными ключами и сигнализацией | |
| JPS63186363A (ja) | マルチｃｐｕシステムのメモリ領域設定回路 | |
| SU739658A1 (ru) | Устройство дл контрол пам ти | |
| SU955062A1 (ru) | Устройство дл формировани адреса команды | |
| JPS5733472A (en) | Memory access control system | |
| JP3022682B2 (ja) | メモリ回路 | |
| SU1008737A1 (ru) | Генератор случайных чисел | |
| JPS63292248A (ja) | デ−タ処理システム | |
| JPH0474799B2 (ja) |