JPS60160269A - Waveform equalizing circuit - Google Patents

Waveform equalizing circuit

Info

Publication number
JPS60160269A
JPS60160269A JP59015454A JP1545484A JPS60160269A JP S60160269 A JPS60160269 A JP S60160269A JP 59015454 A JP59015454 A JP 59015454A JP 1545484 A JP1545484 A JP 1545484A JP S60160269 A JPS60160269 A JP S60160269A
Authority
JP
Japan
Prior art keywords
circuit
signal
waveform
level
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59015454A
Other languages
Japanese (ja)
Other versions
JPH0519866B2 (en
Inventor
Junya Saito
斎藤 潤也
Toshihiko Hamamatsu
俊彦 浜松
Hisafumi Yamada
山田 久文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59015454A priority Critical patent/JPS60160269A/en
Publication of JPS60160269A publication Critical patent/JPS60160269A/en
Publication of JPH0519866B2 publication Critical patent/JPH0519866B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To form excellent waveform equalization with simple constitution by detecting a SYNC tip level and a pedestal level of an input video signal and making the detected values coincident with the amplitude of a reference waveform. CONSTITUTION:When a signal of vertical synchronism period applied with SYNC tip clamp as shown in Fig. A is inputted to an input terminal 31 of a reference waveform forming circuit 14, a pulse B is outputted from a masking pulse forming circuit 35 and the pedestal level of the input signal is sampled and held by a sample-and-hold circuit 48 via a sampling pulse generating circuit 49. A t=0 pulse D is outputted from a comparator 36 and a signal E delayed by a monostable multivibrator 38 is formed. The level of the signal E is limited by a limiter circuit 47 so that its low voltage part is a clamp potential Ec from a clamp potential generating circuit 46 and a high potential potential part is a hold potential Es from the circuit 48, a signal F having the amplitude from the STNC tip level Ec of the input signal to the pedestal level Es is outputted and a reference waveform G is formed via an LPF40.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、例えばビデオ信号の波形処理を行う波形等化
回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a waveform equalization circuit that performs waveform processing of, for example, a video signal.

背景技術とその問題点 波形等化回路の一例として以下のようなゴースト除去装
置が提案されている。例えば第1図において、アンテナ
[1からの信号がチューナ(2)、映像中間周波増幅器
(3)を通じて映像検波回路(4)に供給され、ビデオ
信号が検波される。このビデオ信号が先行ゴーストの除
去期間に対応する遅延回路(5)を介して合成器(6)
に供給されると共に、後述するトランスバーサルフィル
タからのゴーストを模擬した打消用信号がこの合成器(
6)に供給されて、この合成器(6)からゴーストの除
去されたビデオ信号がスイッチ(7)に供給される。ま
た映像検波回路(4)からのゴースト除去されていない
ビデオ信号がスイッチ(7)に供給され、このスイッチ
(7)からの信号が出力端子(71)に取り出される。
BACKGROUND ART AND PROBLEMS The following ghost removal device has been proposed as an example of a waveform equalization circuit. For example, in FIG. 1, a signal from an antenna [1] is supplied to a video detection circuit (4) through a tuner (2) and a video intermediate frequency amplifier (3), and a video signal is detected. This video signal is sent to a synthesizer (6) via a delay circuit (5) corresponding to the period for eliminating the preceding ghost.
At the same time, a cancellation signal simulating a ghost from a transversal filter (described later) is sent to this synthesizer (
6), and from this synthesizer (6) the deghosted video signal is supplied to a switch (7). Further, the video signal from the video detection circuit (4) without ghost removal is supplied to a switch (7), and the signal from this switch (7) is taken out to an output terminal (71).

さらに映像検波回路(4)から得られるビデオ信号がト
ランスバーサルフィルタを構成する遅延回路(8)に供
給される。この遅延回路(8)は、サンプリング周期(
例えば10 (ns) )を単位とする遅延要素が複数
yIt(n個)接続されて先行ゴースト除去期間と等し
い遅延時間とされると共に、各段間からn個のタップが
導出されたものである。この各タップからの信号がそれ
ぞれ乗算器で構成された重み付は回路(9z ) 、(
92) ・・・ (9n)に供給される。
Further, a video signal obtained from the video detection circuit (4) is supplied to a delay circuit (8) constituting a transversal filter. This delay circuit (8) has a sampling period (
For example, a plurality of delay elements yIt (n) each having a unit of 10 (ns) are connected to provide a delay time equal to the preceding ghost removal period, and n taps are derived from between each stage. . The weighting circuits (9z) and (9z) are used to weight the signals from each tap using multipliers, respectively.
92) ... is supplied to (9n).

さらに遅延回路(8)の終端からの信号がモードスイッ
チαΦの端子(10f )に供給され、また合成器(6
)の出力信号がスイッチaωの端子(10b)に供給さ
れる。このスイッチ(10)からの信号が遅延回路(1
1)に供給される。この遅延回路(11)はサンプリン
グ周期を単位とする遅延要素が複数段(m個)接続され
て後ゴーストの除去期間と等しい遅延時間とされると共
に、各段間からm個の夕・ノブが導出されたものである
。この各タップからの信号がそれぞれ乗算器で構成され
た重み付は回路(121) 、(122) ・・・ (
12m)に供給される。
Furthermore, the signal from the end of the delay circuit (8) is supplied to the terminal (10f) of the mode switch αΦ, and the signal from the end of the delay circuit (8) is supplied to the terminal (10f) of the mode switch αΦ.
) is supplied to the terminal (10b) of the switch aω. The signal from this switch (10) is transmitted to the delay circuit (1
1). In this delay circuit (11), a plurality of stages (m) of delay elements each having a sampling period as a unit are connected to provide a delay time equal to the post-ghost removal period, and m delay knobs are connected between each stage. It has been derived. Weighting circuits (121), (122), etc. (121), (122)... (
12m).

また合成器(6)からのビデオ信号が減算回路(13)
に供給される。さらに映像検波回路(4)からのビデオ
信号が基準波形形成回路(14)に供給されて垂直同期
信号の前縁VEのステップ波形に近似した基準波形が形
成される。この基準波形が減算回路(13)に供給され
る。
Also, the video signal from the synthesizer (6) is sent to the subtraction circuit (13).
supplied to Furthermore, the video signal from the video detection circuit (4) is supplied to a reference waveform forming circuit (14) to form a reference waveform that approximates the step waveform of the leading edge VE of the vertical synchronization signal. This reference waveform is supplied to a subtraction circuit (13).

この減算回路(13)からの信号が微分回路(17)に
供給されてゴーストが検出される。
The signal from this subtraction circuit (13) is supplied to a differentiation circuit (17) to detect ghosts.

ここでゴーストの検出測定用の信号としては、標準テレ
ビジョン信号に含まれており、しかもできるだけ長い開
催の信号の影響を受けないもの例えば垂直同期信号が用
いられる。すなわち第2図に示すように、垂直同期信号
の前縁VEとその前後の士+H(Hは水平期間)は他の
信号の影響を受けない。そこでこの期間の信号から上述
の標準波形を減算し、この減算信号を微分して重み付は
係数を検出する。
Here, as a signal for detecting and measuring ghosts, a signal that is included in a standard television signal and is not affected by a signal that lasts as long as possible, such as a vertical synchronization signal, is used. That is, as shown in FIG. 2, the leading edge VE of the vertical synchronizing signal and the distance +H before and after it (H is a horizontal period) are not affected by other signals. Therefore, the above-mentioned standard waveform is subtracted from the signal of this period, and this subtracted signal is differentiated to detect the weighting coefficient.

例えば遅延時間τでビデオ信号との位相差ψ(=ωCτ
、但し、ωCは商周波段での映像搬送角周波数)が45
“のゴーストが含まれる場合には、第3図Aに示すよう
な波形のビデオ信号が現れる。
For example, the phase difference with the video signal ψ (=ωCτ
, however, ωC is the image carrier angular frequency at the quotient frequency stage) is 45
If a ghost of " is included, a video signal with a waveform as shown in FIG. 3A appears.

これに対してこの14号が微分され、極性反転されるこ
とでwS3図Bに不ず微分波形のゴースト検出信号が得
られ、この微分波形は、近似的にゴーストのインパルス
応答とみなすことができる。
On the other hand, by differentiating this No. 14 and inverting the polarity, a ghost detection signal with a differential waveform similar to that shown in Figure B of wS3 is obtained, and this differential waveform can be approximately regarded as the impulse response of a ghost. .

そして、微分回路(17)から現れる微分波形のゴース
ト検出信号がアンプ(18)介して直列接続されたデマ
ルチプレクサ(19) 、<20)に供給される。この
デマルチプレクサ(19) 、(20)は、遅延回路+
81. (11)と同様にサンプリング周期を単位とす
る遅延要素が複数段接続されると共に、各段間からm個
及びn個のタップが導出されたものである。この各タッ
プの出力がそれぞれスイッチ回路(21z ) 、(2
12) ・・・(21n )、(221) 、(222
) ・・・ (22m)に供給される。
Then, a differential waveform ghost detection signal appearing from the differentiating circuit (17) is supplied via an amplifier (18) to a demultiplexer (19) connected in series. These demultiplexers (19) and (20) are delay circuits +
81. Similar to (11), delay elements each having a sampling period as a unit are connected in multiple stages, and m and n taps are derived from between each stage. The output of each tap is connected to the switch circuit (21z), (2
12) ...(21n), (221), (222
) ... is supplied to (22m).

また基準波形形式回路(14)にζ取り出された垂直同
期信号がゲートパルス発生器(23)に供給され、上述
の垂直同期信号の前縁VEから+I(区間の終端に対応
するゲートパルスが形成され、このパルスによってスイ
ッチ回路(2k)〜(22m )がオンされる。
Further, the vertical synchronization signal extracted by the reference waveform format circuit (14) is supplied to the gate pulse generator (23), and a gate pulse corresponding to the end of the +I (section) is formed from the leading edge VE of the vertical synchronization signal mentioned above. This pulse turns on the switch circuits (2k) to (22m).

このスイッチ回路(211)〜(22m)からの信号が
それぞれアナログ累算器(241) 、(242)・・
・ (24n)、(25z ) 、(252) ・・・
 (25m)に供給される。このアナログ累算器(24
1)〜(25m)からの信号がそれぞれ重み付は回路(
91)〜(9n)、(12t ) 〜(12m )に供
給される。
Signals from these switch circuits (211) to (22m) are sent to analog accumulators (241) and (242), respectively.
・ (24n), (25z), (252)...
(25m). This analog accumulator (24
The signals from 1) to (25m) are weighted by the circuit (
91) to (9n), (12t) to (12m).

これらの重み付は回路(91)〜(9n)、(121)
〜(12n)の出力が加算回路(26)で加算されて打
消用信号が形成される。そしてこの打消用信号が合成器
(6)に供給される。
These weights are applied to circuits (91) to (9n), (121)
The outputs of (12n) are added by an adder circuit (26) to form a cancellation signal. This cancellation signal is then supplied to the combiner (6).

上述のように遅延回路[81,(11) 、重み付は回
路(91)〜(9n)、(121)〜(12m)及び加
算回路(26)にてトランスバーサルフィルタが構成さ
れ、ゴーストが除去される。この場合、ある垂直同期信
号の前縁とその前後の士+H区間の波形のひずみを検出
して重み付けの係数を定めたあと、それでゴーストの消
し残りが出たら更に上述の検出を行ない、消し残りを減
少させるためにアナログ累算器(241)〜(25I1
1)が設けられている。
As mentioned above, a transversal filter is configured by the delay circuit [81, (11), weighting circuits (91) to (9n), (121) to (12m), and addition circuit (26), and ghosts are removed. be done. In this case, after detecting the distortion of the waveform in the leading edge of a certain vertical synchronization signal and the +H section before and after it and determining the weighting coefficient, if ghosts remain unerased, perform the above-mentioned detection and Analog accumulators (241) to (25I1
1) is provided.

なおモードスイッチQψの切換えにより、後ゴーストの
除去をフィードフォワードモード及びフィードバックモ
ードに切換えることができる。
Note that by switching the mode switch Qψ, the rear ghost removal can be switched between the feedforward mode and the feedback mode.

さらに第4図は入力加算形のトランスバーサルフィルタ
を用いてゴーストの除去を行う場合でありで、図中第1
図と同等の部分には同一符号を付して詳細な説明を省略
する。
Furthermore, Fig. 4 shows the case where ghosts are removed using an input addition type transversal filter.
Portions equivalent to those in the figures are given the same reference numerals and detailed explanations will be omitted.

図において、映像検波回路(4)からのビデオ信号段重
み付は回路(91)〜(9n)に供給され、この重み付
は回路(91)〜(9n)からの信号がそれぞれ遅延回
路(8′)の入力端子に供給される。この遅延回11(
8’)は、サンプリンク゛周期を単位とする遅延要素が
n個接続されると共に、各段間にn個の入力端子が設け
られたものである。
In the figure, the video signal stage weighting from the video detection circuit (4) is supplied to the circuits (91) to (9n), and the weighting means that the signals from the circuits (91) to (9n) are respectively supplied to the delay circuits (8). ') is supplied to the input terminal. This delay time 11 (
8') is one in which n delay elements each having a sampling link period as a unit are connected, and n input terminals are provided between each stage.

また合成器(6)の入力側及び出力側の信号がモードス
イッチ(10’)の端子(10f ’)+ (10b 
’)に供給される。このスイッチ(10’)からの信号
が重み付は回路(121)〜(12m)に供給され、こ
の重み付は回路(12z )〜(12m)からの信号が
それぞれ遅延回路(11’)の入力端子に供給される。
Also, the signals on the input side and output side of the synthesizer (6) are the terminals (10f') + (10b) of the mode switch (10').
') is supplied. The weighted signals from this switch (10') are supplied to the weighted circuits (121) to (12m), and the weighted signals from the weighted circuits (12z) to (12m) are respectively input to the delay circuit (11'). Supplied to the terminal.

この遅延回路(11’)は、サンプリング周期を単位と
する遅延要素がm個接続されると共に、各段間にm個の
入力端子が設けられたものである。
This delay circuit (11') has m delay elements connected in units of sampling periods, and m input terminals provided between each stage.

これらの遅延回路(8’)+ (11’)のそれぞれ終
端から取り出された信号が加算回路(26’)で加算さ
れて打消用信号が形成される。そしてこの打消用信号が
合成器(6)に供給される。
Signals taken out from the respective terminal ends of these delay circuits (8') + (11') are added by an adder circuit (26') to form a cancellation signal. This cancellation signal is then supplied to the combiner (6).

この回路においても、上述の出力加算形のトランスバー
サルフィルタを用いた回路と同様にゴーストが除去され
る。
In this circuit as well, ghosts are removed in the same way as in the circuit using the output addition type transversal filter described above.

さらに、上述の回路において微分回路(17)を設けず
に、デマルチプレクサ(19) 、(20)の隣接ビッ
トの出力の差を使って差分出力を得、この差分出力にて
重み付けを行うこともできる。
Furthermore, it is also possible to obtain a differential output using the difference between the outputs of adjacent bits of the demultiplexers (19) and (20) without providing the differentiating circuit (17) in the above-mentioned circuit, and to perform weighting using this differential output. can.

またデマルチプレクサ(19) 、(20)と遅延回路
(81,(11)を共通にし、重み付は設定時に遅延回
路に重み信号を供給し、これを記憶素子に記憶し、以後
この記憶信号にて重み付けを行うようにすることもでき
る。
In addition, the demultiplexers (19) and (20) and the delay circuits (81 and (11)) are used in common, and for weighting, a weight signal is supplied to the delay circuit at the time of setting, this is stored in the memory element, and the stored signal is used thereafter. It is also possible to perform weighting based on

このようにして、例えばビデオ信号段においてゴースト
を除去することができる。
In this way, ghosts can be eliminated, for example in the video signal stage.

ところでこのようなゴースト除去装置において、基準波
形の形成は従来次のように行われていた。
By the way, in such a ghost removal device, the formation of a reference waveform has conventionally been performed as follows.

第5図において、(31)はビデオ信号の供給される入
力端子であって、この端子’(31)からの信号が比較
器(32)及びローパスフィルタ(33)からなる同期
分離回路に供給され、このローパスフィルタ(33)か
らの信号(第6図A)がローパスフィルタからなる垂直
同期分離開v&(34)に供給される。この分離回路(
34)で分離された垂直同期信号(第6図B)がマスキ
ングパルス形成回路(35)に供給され、例えば三角波
(第6図C)が形成され、これと基準電位(破線)によ
り垂直同期信号の前縁を含む+H期間に相当するマスキ
ングパルス(第6図D)が形成される。このマスキング
パルスが比較器(36)の制御端子に供給される。また
端子(31)からの信号がアンプ(37)を通じて比較
器(36)に供給される。そしてこの比較器(36)に
て例えば信号の立ち下がりを検出することにより、基準
時刻となる垂直同期信号の前縁(第6図E)が検出され
る。この信号が遅延回路(5)に対応する単安定マルチ
パイプレーク(38)に供給されて、基準時刻となるt
=Qパルス(第6図F)が形成される。このt=Qパル
スが利得制御アンプ(39)、ローパスフィルタ(40
)に供給され、振幅調整及び波形l1lI整されて基準
波形が形成され、出力端子(41)に取り出される。
In FIG. 5, (31) is an input terminal to which a video signal is supplied, and the signal from this terminal (31) is supplied to a sync separation circuit consisting of a comparator (32) and a low-pass filter (33). , the signal from this low-pass filter (33) (FIG. 6A) is supplied to a vertical synchronization separation circuit (34) consisting of a low-pass filter. This separation circuit (
The vertical synchronization signal (Fig. 6B) separated by 34) is supplied to the masking pulse forming circuit (35), and a triangular wave (Fig. 6C), for example, is formed. A masking pulse (FIG. 6D) corresponding to the +H period including the leading edge of is formed. This masking pulse is applied to the control terminal of the comparator (36). Further, a signal from the terminal (31) is supplied to the comparator (36) through the amplifier (37). By detecting, for example, a falling edge of the signal in this comparator (36), the leading edge of the vertical synchronizing signal (FIG. 6E), which serves as the reference time, is detected. This signal is supplied to the monostable multipipe lake (38) corresponding to the delay circuit (5) and becomes the reference time t.
=Q pulse (FIG. 6F) is formed. This t=Q pulse is applied to the gain control amplifier (39) and the low-pass filter (40).
), the amplitude is adjusted and the waveform is adjusted to form a reference waveform, and the reference waveform is taken out to the output terminal (41).

ここで基準波形の振幅は、標準のチューナ装置に設定さ
れる。利得制御アンプ(39)はそのための構成である
Here, the amplitude of the reference waveform is set in a standard tuner device. The gain control amplifier (39) is configured for this purpose.

しかしながら一般にチューナ装置からのビデオ信号は、
検波回路等の特性のばらつきや、電界強度などの影響で
必ずしも標準の状態にはなっていない。このため同期信
号の振幅が標準のlVppX−4 より大小になるおそれが多い。
However, generally the video signal from the tuner device is
It is not necessarily in a standard state due to variations in the characteristics of the detection circuit, etc., and the influence of electric field strength. Therefore, there is a possibility that the amplitude of the synchronizing signal will be larger or smaller than the standard lVppX-4.

一方ゴースト除去装置では、基準波形と異なる大きさの
垂直同期信号が入力された場合に、それは遅延時間0の
ゴーストが重畳されたものとみなして波形等化を行う(
AGC動作)。このためゴースト除去装置の出力端子(
71)には、同期信号の振幅が標準の大きさになるのに
比例してビデオ信号のレベルが変化された信号が取り出
される。
On the other hand, in a ghost removal device, when a vertical synchronization signal with a size different from the reference waveform is input, it is assumed that a ghost with a delay time of 0 has been superimposed, and the waveform is equalized (
AGC operation). For this reason, the output terminal of the ghost removal device (
71), a signal is extracted in which the level of the video signal is changed in proportion to the amplitude of the synchronizing signal becoming the standard level.

ところがこの場合に、一般にゴースト除去が収束される
までの間を、スイッチ(7)にてゴースト除去されてい
ないビデオ信号を取り出し、収束後にスイッチ(7)を
自動切換えするようにした装置であると、上述のように
ビデオ信号のレベルが変化すると画面の輝度が変化する
。このため切換前の状態でテレビ受像機の輝度が最適値
に1IIIa整されていると、切換後に輝度が変化し、
調整をやり直さなければならなくなる。
However, in this case, the device generally uses the switch (7) to extract the video signal from which the ghost has not been removed until the ghost removal has converged, and then automatically switches the switch (7) after the ghost removal has converged. As mentioned above, when the level of the video signal changes, the brightness of the screen changes. Therefore, if the brightness of the television receiver is set to the optimum value before switching, the brightness will change after switching,
You will have to make adjustments again.

また上述のAGC動作のために波形等化能力の一部が使
われることになり、本来のゴースト除去の能力が減少さ
れてしまうことになっていた。
Further, a part of the waveform equalization capability is used for the above-mentioned AGC operation, and the original ghost removal capability is reduced.

すなわち、例えば第7111Aのように標準のビデオ信
号が人力されると、ゴーストが無かった場合に、同じ形
状の出力が得られる。とごろが第7図Bのように入力ビ
デオ信号のレベルが小さいと、出力は入力より大きくな
る。また第7図Cのように入力ビデオ信号のレベルが大
きいと、出力は入力より小さくなる。さらに検波回路の
歪などによって第7図りのように人力の同期信号が縮ん
でいると、出力の映像レベルが過大にされる。また第7
図Eのように入力の同期信号が伸びていると、出力の映
像レベルが過小にされる。
That is, when a standard video signal is input manually, as in the case of No. 7111A, for example, an output having the same shape as that without ghosting is obtained. When the level of the input video signal is low as shown in FIG. 7B, the output becomes larger than the input. Further, when the level of the input video signal is high as shown in FIG. 7C, the output becomes smaller than the input. Furthermore, if the human synchronization signal is shrunk as shown in Figure 7 due to distortion in the detection circuit, the output video level will become excessive. Also the 7th
If the input synchronization signal is extended as shown in Figure E, the output video level will be too low.

このようにビデオ信号のレベルが変化され、またこのA
GC動作のために波形等化能力の一部が使われてしまう
In this way, the level of the video signal is changed, and this A
Part of the waveform equalization capacity is used for GC operation.

これに対して、一般の使用者に利得制御アンプ(39)
での調整を行わせるのは困難であり、誤調整による事故
のおそれも極めて大きい。
On the other hand, for general users, gain control amplifier (39)
It is difficult to make adjustments, and there is an extremely high risk of accidents due to incorrect adjustment.

発明の目的 本発明はこのような点にかんがみ、簡単な構成で良好な
波形等化が行われるようにするものである。
OBJECTS OF THE INVENTION In view of these points, the present invention is intended to perform good waveform equalization with a simple configuration.

発明の概要 本発明は、入力ビデオ信号の垂直同期信号を波形等化の
参照信号とし、本来あるべき波形としての理想的な垂直
同期信号を基準波形とし、両者の差を増幅し、トランス
バーサルフィルタのタップ重みとして与えることで波形
歪を減少させる波形等化回路において、上記人力ビデオ
信号のシンクチップレベル及びペデスタルレベルを検出
し、これらの検出値に上記基準波形の振幅を一致させる
ようにしたことを特徴とする波形等化回路であって、こ
れによればm単な構成で良好な波形等化を行うことがで
きる。
Summary of the Invention The present invention uses a vertical synchronization signal of an input video signal as a reference signal for waveform equalization, uses an ideal vertical synchronization signal as the original waveform as a reference waveform, amplifies the difference between the two, and uses a transversal filter. In a waveform equalization circuit that reduces waveform distortion by giving it as a tap weight, the sync tip level and pedestal level of the human video signal are detected, and the amplitude of the reference waveform is made to match these detected values. This waveform equalization circuit is characterized by the following: According to the waveform equalization circuit, excellent waveform equalization can be performed with a simple configuration of m.

実施例 第8図におい°C1一般に波形等化回路の入力端には、
シンクチップクランプ等のクランプ回路(42)が設け
られて大力ビデオ信号の電位が規制される。すなわち映
像検波回路(4)からのビデオ信号がコンデンサ(43
)を介し°ζζバッフ回路(44)ニ供給され、このコ
ンデンサ(43)とバッファ回1m(44)との接続中
点がトランジスタ(45)を介して電源端子Vccに接
続される。そしてトランジスタ(45ンのベースには、
クランプ電位発生回路(46)から、シンクチップのタ
イミングごとに所望のクランプ電位Ec +Vig (
Vwはトランジスタのベースエミッタ間電圧)が供給さ
れる。これによってシンクチップクランプが行われる。
In Fig. 8 of the embodiment, °C1 is generally used at the input terminal of the waveform equalization circuit.
A clamp circuit (42) such as a sync tip clamp is provided to regulate the potential of the high power video signal. In other words, the video signal from the video detection circuit (4) is connected to the capacitor (43).
) to the buffer circuit (44), and the connection midpoint between this capacitor (43) and the buffer circuit 1m (44) is connected to the power supply terminal Vcc via a transistor (45). And at the base of the transistor (45),
The clamp potential generation circuit (46) generates a desired clamp potential Ec + Vig (
Vw is supplied with the base-emitter voltage of the transistor. This performs sync tip clamping.

そしてバッファ回*(44)の出力信号が遅延回路(5
)等へ供給される。
Then, the output signal of the buffer circuit * (44) is transferred to the delay circuit (5
) etc.

このクランプ回路(42)からの信号が基準波形形成回
路(14ンの人力端子(31)にも供給される。
The signal from this clamp circuit (42) is also supplied to the human power terminal (31) of the reference waveform forming circuit (14).

そしてこの基準波形形成回路(14)において、単安定
マルチバイブレーク(38)までの回路は従来と同様に
構成される。さらにマルチバイブレータ(38)の出方
信号がリミッタ回路(47)に供給される。このリミッ
タ回路(47)にクランプ電位発住回I!&(46)か
らのクランプ電位Ecが供給される。
In this reference waveform forming circuit (14), the circuits up to the monostable multi-bi break (38) are constructed in the same manner as in the conventional circuit. Furthermore, the output signal of the multivibrator (38) is supplied to the limiter circuit (47). This limiter circuit (47) generates a clamp potential I! A clamp potential Ec from &(46) is supplied.

また入力端子(31)からの信号がサンプルボールド回
路(48)に供給される。さらにマスキングパルス形成
回路(35)からの信号がサンプリングパルス発生回路
(49)に供給されて、マスキングパルスの前縁の直後
にパルスが@住され、このパルスがサンプルホールド回
路(48)に供給される。
Also, a signal from the input terminal (31) is supplied to the sample bold circuit (48). Furthermore, the signal from the masking pulse forming circuit (35) is supplied to the sampling pulse generating circuit (49), which generates a pulse immediately after the leading edge of the masking pulse, and this pulse is supplied to the sample and hold circuit (48). Ru.

そしてこのサンプルボールドされた電位Esがリミッタ
回路(5o)に供給される。
This sampled and bolded potential Es is then supplied to the limiter circuit (5o).

ここで例えば人力端子(31)に第9図Aに示すような
シンクチップクランプされた垂直同期期間が人力される
と、マスキングパルス形成回路(35)からは第9図B
に示すようなマスキングパルスが出力される。このマス
キングパルスがサンプリングパルス発生回路(49)に
入力されることにより、この回路より第9図Cに丞ずよ
うなサンプルボールドパルスが発生される。これによっ
てサンプルホールド回路(48)では人力ビデオ信号の
ペデスタルレベルがサンプルホールドされる。
Here, for example, when a vertical synchronization period with sync chip clamping as shown in FIG. 9A is input manually to the terminal (31), the masking pulse forming circuit (35) outputs a vertical synchronization period as shown in FIG. 9B.
A masking pulse as shown in is output. When this masking pulse is input to the sampling pulse generation circuit (49), a sample bold pulse similar to that shown in FIG. 9C is generated from this circuit. As a result, the pedestal level of the human video signal is sampled and held in the sample and hold circuit (48).

一方比較器(36)からは第9図りに不ずようなt=Q
パルスが出力され、この信号が単安定マルチバイブレー
タ(38)に供給されて第9図Eに示すように所定時間
遅延された信号が形成される。
On the other hand, from the comparator (36), t=Q as shown in Figure 9.
A pulse is output and this signal is supplied to a monostable multivibrator (38) to form a signal delayed by a predetermined time as shown in FIG. 9E.

なおマルチバイブレーク(38)の出力は後述のリミッ
タ回路(47)で制限されるレベルより充分大きい振幅
にされる。
Note that the output of the multi-by-break (38) is made to have an amplitude sufficiently larger than the level limited by a limiter circuit (47), which will be described later.

このマルチバイブレーク(38)からの信号がリミッタ
回路(47)に供給される。そしてこのリミッタ回路(
47)におい°ζ、低電位部分がクランプ電位発生回路
(46)からのクランプ電位EC1高電位部分がサンプ
ルホールド回路(48)からのホールド電位E3になる
ように制限が行われる。これによってリミッタ回路(5
0)からは第9図Fに示すように入力ビデオ信号のシン
クチップレベルEcからペデスタルレベルEsまでの振
幅の信号が出力される。さらにこの信号がローパスフィ
ルタ(40ンに供給されて、第9図Gに示すように所望
のステップ波形に近似した基準波形が形成される。
A signal from this multi-by-break (38) is supplied to a limiter circuit (47). And this limiter circuit (
47) Restriction is performed so that the low potential portion becomes the clamp potential EC1 from the clamp potential generation circuit (46) and the high potential portion becomes the hold potential E3 from the sample and hold circuit (48). This allows the limiter circuit (5
0) outputs a signal with an amplitude ranging from the sync tip level Ec of the input video signal to the pedestal level Es, as shown in FIG. 9F. This signal is further supplied to a low pass filter (40) to form a reference waveform that approximates the desired step waveform as shown in FIG. 9G.

この基準波形を用いて波形等化が行われる。なお上述の
説明では要部の回路のみ示したが、他は第1図、第4図
と同等である。
Waveform equalization is performed using this reference waveform. In the above explanation, only the main circuits were shown, but the other parts are the same as those in FIGS. 1 and 4.

こうして波形等化が行われるわけであるが、この回路に
よれば基準波形の振幅が入力ビデオ信号の同期信号の振
幅に一致されているので、AGC動作が行われることが
なく、入力と出力とでビデオ信号のレベルが変化するこ
とがない。すなわちレベルは入力と等しく、ゴースト除
去のみ行われた出力信号が得られる。
Waveform equalization is performed in this way, but according to this circuit, the amplitude of the reference waveform is matched to the amplitude of the synchronization signal of the input video signal, so no AGC operation is performed, and the input and output are The video signal level never changes. In other words, the level is equal to the input, and an output signal with only ghost removed is obtained.

従ってゴースト除去の収束後に切換えを行っても輝度が
変化することがなく、またAGC動作によって波形等化
能力の一部が使われてしまうこともない。なおレベルの
補正は、テレビ受像機のAGC回路等で行われる。
Therefore, even if switching is performed after ghost removal has converged, the brightness will not change, and a part of the waveform equalization capability will not be used by the AGC operation. Note that the level correction is performed by an AGC circuit or the like of the television receiver.

さらに上述の回路でリミッタ回路(47)は具体的には
第10図のように構成される。図において、信号ライン
(5工)と電源端子Vccの間にnpn トランジスタ
(52)が設けられ、このトランジスタ(52)のベー
スにクランプ電位発生回路(46)からのクランプ電位
Ec+VB1の電位が供給される。
Further, in the above-described circuit, the limiter circuit (47) is specifically constructed as shown in FIG. In the figure, an npn transistor (52) is provided between the signal line (5) and the power supply terminal Vcc, and the clamp potential Ec+VB1 from the clamp potential generation circuit (46) is supplied to the base of this transistor (52). Ru.

またサンプルホールド回路(48)からの電位Esがn
pn )ランジスタ(53)のベースに供給され、この
トランジスタ(53)とコレクタ・エミッタが共通に接
続されたnpn トランジスタ(54)のベースに分圧
回路(55)からの所定型(qVmが供給される。さら
に信号ライン(51)と接地の間にpnpトランジスタ
(56)が設けられ、このトランジスタ(56)のベー
スにトランジスタ(53) (54)のエミッタからの
電位が供給される。
Also, the potential Es from the sample hold circuit (48) is n
A predetermined type (qVm) is supplied from a voltage dividing circuit (55) to the base of an NPN transistor (54) whose collector and emitter are commonly connected to this transistor (53). Furthermore, a pnp transistor (56) is provided between the signal line (51) and ground, and the base of this transistor (56) is supplied with the potential from the emitters of the transistors (53) and (54).

さらに信号ライン(51)と接地の間にI)nl) )
ランジスタ(57)が設けられ、このトランジスタ(5
7)のベースに分圧回路(58)からの所定電位■β−
Veεが供給される。
Furthermore, between the signal line (51) and ground I)nl))
A transistor (57) is provided, and this transistor (57) is provided.
7) from the voltage divider circuit (58) to the base of
Veε is supplied.

この回路において、信号の低電位部分がトランジスタ(
52)によってクランプ電位(シンクチンプレベル)E
cに制限される。
In this circuit, the low potential part of the signal is connected to a transistor (
52) The clamp potential (sync chimp level) E
c.

またトランジスタ(53) <54)にてホールド電位
(ペデスタルレベル)Esと電位V mの高い方が取り
出され、トランジスタ(56)にて信号の高電位部分が
この高い方の電位に制限されると共に、トランジスタ(
57)にてこの電位が電位V1より轟くならないように
される。
In addition, the higher of the hold potential (pedestal level) Es and the potential Vm is taken out by the transistor (53) <54), and the high potential part of the signal is limited to this higher potential by the transistor (56). , transistor (
57), this potential is prevented from becoming higher than the potential V1.

従ってこの回路において、基準波形の低電位部分がシン
クチップレベルに制限されると共に、高電位部分はペデ
スタルレベルに制限され、さらにこの高電位部分は基準
の1VppX□をはさん■4 だ所定の範囲(VI11〜■l)を越えて過大または過
小にならないようにされる。すなわち高電位部分は第1
1図に示ずようにVm−V7!の範囲ではVs =VJ
となり、それを越えるとVs =VmまたはVs =V
βとなるVi −Vs特性とされる。
Therefore, in this circuit, the low potential part of the reference waveform is limited to the sync tip level, the high potential part is limited to the pedestal level, and furthermore, this high potential part is within a predetermined range across the reference 1VppX□. (VI11 to ■l) so as not to become too large or too small. In other words, the high potential part is the first
As shown in Figure 1, Vm-V7! In the range of Vs = VJ
and beyond that, Vs = Vm or Vs = V
It is assumed that the Vi-Vs characteristic is β.

これによって同期信号の振幅が過大または過小のときに
はAGC動作が行われて、より安定な波形等化が行われ
るようにされる。
As a result, when the amplitude of the synchronization signal is too large or too small, the AGC operation is performed to perform more stable waveform equalization.

発明の効果 本発明によれば、簡単な構成で良好な波形等化を行うこ
とができるようになった。
Effects of the Invention According to the present invention, it has become possible to perform good waveform equalization with a simple configuration.

【図面の簡単な説明】[Brief explanation of drawings]

第1図〜第7図は従来の装置の説明のための図、第8図
は本発明の一例の構成図、第9図〜第11図はその説明
のための図である。 (14)は基準波形形成回路、(46)はクランプ電位
発生回路、(47)はリミッタ回路、(48)はサンプ
ルボールド回路である。 第7図 入力 出力 11〜]、
1 to 7 are diagrams for explaining a conventional device, FIG. 8 is a configuration diagram of an example of the present invention, and FIGS. 9 to 11 are diagrams for explaining the same. (14) is a reference waveform forming circuit, (46) is a clamp potential generation circuit, (47) is a limiter circuit, and (48) is a sample bold circuit. Fig. 7 input/output 11~],

Claims (1)

【特許請求の範囲】[Claims] 入力ビデオ信号の垂直同期信号を波形等化の参照信号と
し、本来あるべき波形としての理想的な垂直同期信号を
基準波形とし、両者の差を増幅し、トランスバーサルフ
ィルタのタップ重みとして与えることで波形歪を減少さ
せる波形等化回路において、上記人力ビデオ信号のシン
クチップレベル及びペデスタルレベルを検出し、これら
の検出値に上記基準波形の振幅を一致させるようにした
ことを特徴とする波形等化回路。
By using the vertical synchronization signal of the input video signal as a reference signal for waveform equalization, using the ideal vertical synchronization signal as the original waveform as the reference waveform, and amplifying the difference between the two and giving it as the tap weight of the transversal filter. A waveform equalization circuit for reducing waveform distortion, wherein a sync tip level and a pedestal level of the human video signal are detected, and the amplitude of the reference waveform is made to match these detected values. circuit.
JP59015454A 1984-01-31 1984-01-31 Waveform equalizing circuit Granted JPS60160269A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59015454A JPS60160269A (en) 1984-01-31 1984-01-31 Waveform equalizing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59015454A JPS60160269A (en) 1984-01-31 1984-01-31 Waveform equalizing circuit

Publications (2)

Publication Number Publication Date
JPS60160269A true JPS60160269A (en) 1985-08-21
JPH0519866B2 JPH0519866B2 (en) 1993-03-17

Family

ID=11889246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59015454A Granted JPS60160269A (en) 1984-01-31 1984-01-31 Waveform equalizing circuit

Country Status (1)

Country Link
JP (1) JPS60160269A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63197192A (en) * 1987-02-11 1988-08-16 Sony Corp Circuit for processing digital video signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63197192A (en) * 1987-02-11 1988-08-16 Sony Corp Circuit for processing digital video signal

Also Published As

Publication number Publication date
JPH0519866B2 (en) 1993-03-17

Similar Documents

Publication Publication Date Title
US4517520A (en) Circuit for converting a staircase waveform into a smoothed analog signal
JPS6318894B2 (en)
JPS628070B2 (en)
US4322811A (en) Clamping circuit for an adaptive filter
US5170260A (en) Selective deghosting of plural GCR-containing video signals
EP0125647A1 (en) Ghost canceller
US5049998A (en) Circuit for improving picture quality by interpolation in a video camera
JPH0532948B2 (en)
JPS60160269A (en) Waveform equalizing circuit
JP2000244777A (en) Waveform equalizing device
US4357631A (en) Ghost cancelling system
JPH0446468A (en) Detecting circuit for waveform distortion
EP0042446A1 (en) Automatic equalizer
JPS6062780A (en) Waveform equalizing circuit
JPS6114229Y2 (en)
JP2635668B2 (en) Digital waveform equalizer
JPH0135545B2 (en)
JPH07264443A (en) Ghost eliminating device
JPH0518308B2 (en)
JPH0447496B2 (en)
JP2938258B2 (en) Image quality correction circuit
JPS59214386A (en) Ghost eliminating device
JPS5864881A (en) Reference time detecting circuit
JPH05244464A (en) Waveform equalizer
JPS5844875A (en) Afc circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term