JPH07264443A - Ghost eliminating device - Google Patents

Ghost eliminating device

Info

Publication number
JPH07264443A
JPH07264443A JP6048305A JP4830594A JPH07264443A JP H07264443 A JPH07264443 A JP H07264443A JP 6048305 A JP6048305 A JP 6048305A JP 4830594 A JP4830594 A JP 4830594A JP H07264443 A JPH07264443 A JP H07264443A
Authority
JP
Japan
Prior art keywords
circuit
signal
ghost
output
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6048305A
Other languages
Japanese (ja)
Inventor
Katsunobu Kimura
勝信 木村
Toshiyuki Kurita
俊之 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6048305A priority Critical patent/JPH07264443A/en
Publication of JPH07264443A publication Critical patent/JPH07264443A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To provide a television receiver eliminating ghost without residual ghost even when the television receiver receives a signal with inverted phase ghost. CONSTITUTION:The device is made up of a tuner 102, a VIF circuit 103, an AGC circuit 104, a pedestal clamp circuit 106, an A/D converter circuit 109, a ghost elimination circuit 110, an amplitude control circuit 115, a synchronizing signal shaping circuit 118, a D/A converter circuit 125, a video processing circuit 126 and a picture tube 127. The ghost elimination circuit 110 eliminates ghost from a video signal whose level is increased because of addition of inverted phase ghost. The level of the synchronizing signal portion of the video signal from which ghost is eliminated is reduced, but since the synchronizing signal shaping circuit 118 shapes the signal to a synchronizing signal waveform with a normal level, a ghost elimination signal without distortion in the synchronizing signal is provided as an output finally.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ゴースト除去装置、並
びに、ゴースト除去機能を有したテレビジョン受信機に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ghost eliminating device and a television receiver having a ghost eliminating function.

【0002】[0002]

【従来の技術】テレビジョン受信機においては、送信ア
ンテナから直接到来する電波(希望波)と、建造物など
から反射してくる電波(反射波)が同時に受信アンテナ
で受信されると、希望波による画像に反射波による画像
が重なり、ゴーストが発生する。テレビジョン受信機に
とって係るゴーストは画質を劣化させる大きな要因とな
っており、従来から種々の方法によってゴーストを除
去、防止する対策が試みられ、最近ではディジタル技術
を用いたディジタルゴースト除去装置が一般化してい
る。 しかし、このディジタルゴースト除去装置を用い
た時、同期信号がゴーストによって歪むことにより同期
信号の振幅レベルが伸び、AD変換器の入力ダイナミッ
クレンジの最低電位(以下、入力最低基準電位)を下回
わるため、同期信号部分の情報がディジタルデータに変
換できなくなる。そのため、この同期信号部分の情報が
欠落した映像信号を用いて、ゴースト除去回路がゴース
トを除去すると同期信号が歪みむため、後段の映像処理
回路等の同期分離回路に誤動作を与えるという問題が生
じる。
2. Description of the Related Art In a television receiver, when a radio wave directly coming from a transmitting antenna (desired wave) and a radio wave reflected from a building (reflected wave) are simultaneously received by a receiving antenna, a desired wave is received. The image due to the reflected wave is superimposed on the image due to, and a ghost occurs. Ghosts associated with television receivers are a major factor in deteriorating image quality. Conventionally, various methods have been tried to remove or prevent ghosts, and recently digital ghost elimination devices using digital technology have become common. ing. However, when this digital ghost elimination device is used, the synchronizing signal is distorted by the ghost, so that the amplitude level of the synchronizing signal is extended and falls below the lowest potential of the input dynamic range of the AD converter (hereinafter referred to as the lowest input reference potential). Therefore, the information in the sync signal portion cannot be converted into digital data. Therefore, when the ghost removing circuit removes the ghost by using the video signal in which the information of the sync signal portion is missing, the sync signal is distorted, which causes a problem that the sync separation circuit such as the video processing circuit in the subsequent stage malfunctions. .

【0003】そこで、このような問題を解決する従来技
術として、例えば、特開平4−196991号公報に記
載されている。この技術では、AD変換器の前段にクラ
ンプレベルを制御するクランプ回路を設けている。この
クランプ回路は、ゴーストレベルが所定値より大きい時
はクランプ回路のクランプレベルを高く設定し、所定値
を越えない時所定のクランプレベルに所定値に設定する
ことによって、AD変換する際に、同期信号部分におけ
る情報の欠落を防止することが述べられている。
A conventional technique for solving such a problem is disclosed in, for example, Japanese Patent Laid-Open No. 4-196991. In this technique, a clamp circuit for controlling the clamp level is provided in the preceding stage of the AD converter. This clamp circuit sets the clamp level of the clamp circuit high when the ghost level is higher than a predetermined value, and sets the predetermined clamp level to a predetermined value when the ghost level does not exceed the predetermined value, thereby synchronizing the AD conversion. It is stated that information loss in the signal part is prevented.

【0004】[0004]

【発明が解決しようとする課題】上記した従来技術にお
けるクランプ回路は、ゴーストレベルが所定値より大き
い時はクランプレベルを高く設定することで、同期信号
に付加するゴースト信号部分の情報の欠落を防止するも
のである。ところが、同期信号部分に付加するような遅
延時間の逆相ゴーストが付加した場合、映像信号の振幅
レベルが非常に大きくなるため、クランプレベルを高く
することによって、映像信号部分に付加するゴースト情
報が、AD変換器の入力ダイナミックレンジの最高電位
(以下、入力最高基準電位)を上回ってしまうので欠落
する。従って、映像信号部分のゴースト情報が欠落した
映像信号を用いてゴースト除去回路がゴーストを除去す
るため、正しくゴーストを除去できず、ゴーストが消え
残るという問題点があった。
In the above-mentioned conventional clamp circuit, when the ghost level is higher than a predetermined value, the clamp level is set high to prevent loss of information in the ghost signal portion added to the synchronization signal. To do. However, when a reverse-phase ghost with a delay time that is added to the sync signal portion is added, the amplitude level of the video signal becomes extremely large, so by increasing the clamp level, the ghost information added to the video signal portion , The maximum potential of the input dynamic range of the AD converter (hereinafter referred to as the maximum input reference potential) is exceeded, so that it is missing. Therefore, since the ghost removing circuit removes the ghost by using the video signal in which the ghost information in the video signal portion is missing, there is a problem that the ghost cannot be removed correctly and the ghost remains.

【0005】本発明の目的は、上記した従来技術の問題
点を解決し、逆相ゴーストによって映像信号の振幅レベ
ルが大きくなっても、映像信号部分に付加するゴースト
情報の欠落を防止し、消え残りなくゴーストを除去する
ゴースト除去装置、及び、それを有するテレビジョン受
信機を提供することにある。
An object of the present invention is to solve the above-mentioned problems of the prior art and prevent the disappearance of the ghost information added to the video signal portion even if the amplitude level of the video signal increases due to the anti-phase ghost and disappear. It is an object of the present invention to provide a ghost removing device that removes all ghosts and a television receiver including the ghost removing device.

【0006】[0006]

【課題を解決するための手段】上記した目的を達成する
ため、本発明では、AD変換回路の前段に、映像信号の
直流レベルを一定電位に固定するクランプ手段と、波形
等化手段の出力のゴースト除去後の映像信号を、ゴース
トを除去する前の振幅レベルに制御する振幅制御手段
と、同期信号を再生する同期信号再生手段とを設けるこ
とにより達成される。
To achieve the above object, in the present invention, a clamp means for fixing the DC level of the video signal to a constant potential and an output of the waveform equalization means are provided in the preceding stage of the AD conversion circuit. This is achieved by providing amplitude control means for controlling the video signal after the ghost removal to an amplitude level before the ghost removal and synchronization signal reproduction means for reproducing the synchronization signal.

【0007】[0007]

【作用】クランプ手段は、映像信号における映像部分の
信号がAD変換器の入力最高電位を越えないように設定
することができる。振幅制御手段はゴースト除去後の映
像信号の振幅レベルをゴースト除去前の振幅レベルに調
整することができる。同期信号再生手段は、振幅レベル
が小さく歪んだ同期信号部分を再生し通常のレベルにま
で再生することができる。よって、逆相ゴーストによっ
て振幅レベルが大きく歪んだ映像信号に対しても、消え
残りなくゴーストが除去できる。また、同期信号を再生
することで後段の処理回路における同期分離に誤動作も
与えないようにすることができる。
The clamp means can be set so that the signal of the video portion of the video signal does not exceed the maximum input potential of the AD converter. The amplitude control means can adjust the amplitude level of the video signal after ghost removal to the amplitude level before ghost removal. The sync signal reproducing means can reproduce a sync signal portion having a small amplitude level and being distorted, and can reproduce even a normal level. Therefore, even with respect to a video signal whose amplitude level is greatly distorted by the anti-phase ghost, the ghost can be removed without disappearing. Also, by reproducing the synchronization signal, it is possible to prevent malfunction in synchronization separation in the processing circuit in the subsequent stage.

【0008】[0008]

【実施例】以下、本発明の一実施例について図1を用い
ながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG.

【0009】101は受信アンテナ、102はチュー
ナ、103はVIF回路、104はAGC回路、105
はシンクチップクランプ回路、106はペデスタルクラ
ンプ回路、107は同期分離回路、108はタイミング
発生回路、109はAD変換回路、110はゴースト除
去回路、111はゴースト除去フィルタ、112は基準
信号取り込み回路、113は誤差検出回路、114はタ
ップ係数制御回路、115は振幅制御回路、116は振
幅制御係数演算回路、117と119は乗算回路、11
8は同期信号再生回路、120と121はクランプ回
路、122は切換え回路、123はリミッタ回路、12
4は遅延回路、125はDA変換回路、126は映像処
理回路、127は受像管である。また、図2は、図1の
補足説明用の波形図であり、201は100%白のバー
波形の映像信号を示している。
Reference numeral 101 is a receiving antenna, 102 is a tuner, 103 is a VIF circuit, 104 is an AGC circuit, and 105.
Is a sync tip clamp circuit, 106 is a pedestal clamp circuit, 107 is a sync separation circuit, 108 is a timing generation circuit, 109 is an AD conversion circuit, 110 is a ghost removal circuit, 111 is a ghost removal filter, 112 is a reference signal acquisition circuit, 113 Is an error detection circuit, 114 is a tap coefficient control circuit, 115 is an amplitude control circuit, 116 is an amplitude control coefficient arithmetic circuit, 117 and 119 are multiplication circuits, 11
8 is a synchronizing signal reproducing circuit, 120 and 121 are clamp circuits, 122 is a switching circuit, 123 is a limiter circuit, 12
4 is a delay circuit, 125 is a DA conversion circuit, 126 is a video processing circuit, and 127 is a picture tube. Further, FIG. 2 is a waveform diagram for supplementary explanation of FIG. 1, and 201 shows a video signal of a 100% white bar waveform.

【0010】受信アンテナ101より入力されたテレビ
高周波信号(以下、RF信号)は、チューナ102に入
力される。チューナ102は、チャンネルを選局しRF
信号を映像中間周波信号(以下、IF信号)に変換し出
力する。チューナ102出力のIF信号はVIF回路1
03に入力され、VIF回路103は検波し、ベースバ
ンドの映像信号を出力する。そして、この映像信号はA
GC回路104に入力される。このAGC回路104
は、チューナ102およびにVIF回路103における
増幅回路の利得の制御し、VIF回路103出力より波
形201に示すように振幅レベルを140IREに保持
した映像信号を出力する。この映像信号の振幅レベル1
40IREの内訳は、100%白のバー波形の映像部分
の振幅レベルが100IRE、同期信号部分が40IR
Eである。
A television high frequency signal (hereinafter referred to as an RF signal) input from the receiving antenna 101 is input to the tuner 102. The tuner 102 selects a channel and RF
The signal is converted into a video intermediate frequency signal (hereinafter, IF signal) and output. The IF signal output from the tuner 102 is the VIF circuit 1
03, the VIF circuit 103 detects and outputs a baseband video signal. And this video signal is A
It is input to the GC circuit 104. This AGC circuit 104
Controls the gain of the amplifier circuit in the VIF circuit 103 to the tuner 102 and outputs a video signal whose amplitude level is held at 140 IRE as shown by the waveform 201 from the output of the VIF circuit 103. Amplitude level 1 of this video signal
The breakdown of 40 IRE is that the amplitude level of the video part of the 100% white bar waveform is 100 IRE and the sync signal part is 40 IR.
It is E.

【0011】次に、同相ゴースト(DU比が−6dB、
遅延時間が2μs)が付加したRF信号が受信アンテナ1
01より入力された場合について説明する。図2に示す
202は、同相ゴーストが付加した100%白のバー波
形の映像信号を示している。
Next, an in-phase ghost (DU ratio is -6 dB,
The RF signal with a delay time of 2 μs is added to the receiving antenna 1
The case of input from 01 will be described. Reference numeral 202 shown in FIG. 2 denotes a 100% white bar waveform video signal added with an in-phase ghost.

【0012】同相ゴーストが付加したRF信号はチュー
ナ102に入力され、チューナ102はチャンネルを選
局しRF信号を映像中間周波信号(以下、IF信号)に
変換し出力する。チューナ102出力のIF信号はVI
F回路103に入力され、VIF回路103は、検波
し、ベースバンドの同相ゴーストが付加した映像信号を
出力する。そして、この映像信号はAGC回路104に
入力される。このAGC回路104は、同相ゴーストを
含んだ信号に対して利得制御を行うので、VIF回路1
03出力は、波形201に示すように同相ゴーストを含
めた信号の振幅レベルを140IREに保持した映像信
号を出力する。
The RF signal added with the in-phase ghost is input to the tuner 102, and the tuner 102 selects a channel, converts the RF signal into a video intermediate frequency signal (hereinafter, IF signal), and outputs it. The IF signal output from the tuner 102 is VI
The VIF circuit 103, which is input to the F circuit 103, detects and outputs a video signal to which a baseband in-phase ghost is added. Then, this video signal is input to the AGC circuit 104. Since this AGC circuit 104 performs gain control on the signal including the in-phase ghost, the VIF circuit 1
The 03 output outputs a video signal in which the amplitude level of the signal including the in-phase ghost is held at 140 IRE as shown by the waveform 201.

【0013】さらに、逆相ゴースト(DU比が−6d
B、遅延時間が2μs)が付加したRF信号が受信アンテ
ナ101より入力された場合について説明する。図2に
示す203は、逆相ゴーストが付加した100%白のバ
ー波形の映像信号を示している。逆相ゴーストが付加し
たRF信号はチューナ102に入力され、チューナ10
2は、チャンネルを選局しRF信号を映像中間周波信号
(以下、IF信号)に変換し出力する。チューナ102
出力のIF信号はVIF回路103に入力され、VIF
回路103は、検波し、ベースバンドの逆相ゴーストが
付加した映像信号を出力する。そして、この映像信号は
AGC回路104に入力される。このAGC回路104
は、同相ゴーストを含んだ信号に対して利得制御を行う
ので、VIF回路103は、波形203に示すように、
逆相ゴーストを含めた信号の振幅レベルを140IRE
に保持した映像信号を出力する。このため、逆相ゴース
トで削られなかった部分の映像部分が200IRE、逆
相ゴーストで削られなかった部分の同期信号側は80I
REとなる。つまり、波形203の振幅レベルは、28
0IREであり、波形201及び波形202と比較する
と2倍の大きさである。
Further, an anti-phase ghost (DU ratio is -6d
B, a case where an RF signal with a delay time of 2 μs) is input from the receiving antenna 101 will be described. Reference numeral 203 shown in FIG. 2 represents a video signal of a 100% white bar waveform added with an antiphase ghost. The RF signal added with the anti-phase ghost is input to the tuner 102, and the tuner 10
2 selects a channel, converts the RF signal into a video intermediate frequency signal (hereinafter, IF signal), and outputs it. Tuner 102
The output IF signal is input to the VIF circuit 103 and
The circuit 103 detects and outputs the video signal to which the baseband anti-phase ghost is added. Then, this video signal is input to the AGC circuit 104. This AGC circuit 104
Performs gain control on a signal including an in-phase ghost, the VIF circuit 103, as shown by the waveform 203,
The amplitude level of the signal including the anti-phase ghost is 140 IRE.
The video signal held at is output. Therefore, the video part of the part which is not cut by the negative phase ghost is 200 IRE, and the sync signal side of the part which is not cut by the negative phase ghost is 80I.
Become RE. That is, the amplitude level of the waveform 203 is 28
It is 0IRE, which is twice as large as the waveforms 201 and 202.

【0014】以下、本発明の効果を説明する上で最適な
VIF回路103出力は、逆相ゴーストの付加した波形
203であるので、この検波信号波形203を使用して
説明していく。
Since the optimum VIF circuit 103 output for explaining the effect of the present invention is the waveform 203 with the anti-phase ghost added, the description will be made using this detected signal waveform 203.

【0015】VIF回路103より検波出力された映像
信号波形203は、シンクチップクランプ回路105に
入力される。シンクチップクランプ回路105は、同期
信号先端部のレベルを一定電位に規制した映像信号(以
下、シンクチップクランプされた映像信号)を出力す
る。このシンクチップクランプされた映像信号は、一方
は同期分離回路107に入力され、他方はペデスタルク
ランプ回路106に入力される。
The video signal waveform 203 detected and output from the VIF circuit 103 is input to the sync tip clamp circuit 105. The sync tip clamp circuit 105 outputs a video signal (hereinafter, sync tip clamped video signal) in which the level of the sync signal tip portion is regulated to a constant potential. One of the sync tip clamped video signals is input to the sync separation circuit 107 and the other is input to the pedestal clamp circuit 106.

【0016】同期分離回路107は、例えば映像信号の
ペデスタルレベルと同期信号先端部のレベルの中間のレ
ベル(これをスライスレベルと呼ぶ)を設定しておき、
このスライスレベルよりレベルが低ければ1を発生し、
高ければ0を発生することで、水平同期信号、垂直同期
信号のゲートパルスを発生する。これらのゲートパルス
はタイミング発生回路108に入力される。タイミング
発生回路108は、映像信号のバックポーチ期間内に発
生するゲートパルス(以下、クランプパルス)等のディ
ジタル回路に必要な各種タイミング信号を発生する。
The sync separation circuit 107 sets, for example, an intermediate level between the pedestal level of the video signal and the level of the sync signal tip (this is called a slice level).
If the level is lower than this slice level, 1 is generated,
If it is higher, 0 is generated to generate the gate pulse of the horizontal synchronizing signal and the vertical synchronizing signal. These gate pulses are input to the timing generation circuit 108. The timing generation circuit 108 generates various timing signals necessary for the digital circuit, such as a gate pulse (hereinafter, a clamp pulse) generated within the back porch period of the video signal.

【0017】一方、ペデスタルクランプ回路106は、
タイミング発生回路108出力のクランプパルスによ
り、映像信号のバックポーチ部分に一定電位を与えるこ
とで、映像信号のペデスタルレベルを一定電位に規制し
た映像信号(以下、ペデスタルクランプされた映像信
号)を出力する。
On the other hand, the pedestal clamp circuit 106 is
By applying a constant potential to the back porch portion of the video signal by the clamp pulse output from the timing generation circuit 108, a video signal in which the pedestal level of the video signal is regulated to a constant potential (hereinafter, pedestal clamped video signal) is output. .

【0018】ここで、AD変換回路109に入力するた
めの映像信号の振幅のレベルとペデスタルクランプ回路
106のクランプレベルの設定値を図3を用いて説明す
る。設計仕様としては、後述するゴースト除去回路11
0がDU比が−6dBのゴーストまで除去可能とすもの
とする。そのためには、逆相ゴーストが付加した波形3
01に示すように、ダイナミックレンジの入力最高電位
を上回らないレベルで、且つ、同期信号部分の約半分の
約40IREが入力最低電位を下回るような位置となる
ような振幅レベルとペデスタルクランプのレベルに設定
する。
Here, the amplitude level of the video signal to be input to the AD conversion circuit 109 and the set value of the clamp level of the pedestal clamp circuit 106 will be described with reference to FIG. The design specifications include a ghost removing circuit 11 to be described later.
0 means that a ghost with a DU ratio of -6 dB can be removed. To do so, waveform 3 with anti-phase ghost added
As shown in 01, the amplitude level and the pedestal clamp level are set so that the input maximum potential of the dynamic range is not exceeded and about 40 IRE, which is about half of the sync signal portion, is below the input minimum potential. Set.

【0019】ペデスタルクランプ回路106よりクラン
プ出力された映像信号波形301は、AD変換回路10
9に入力され、ディジタルデータに変換される。以下、
説明を容易にするために、AD変換後においてもアナロ
グ波形を用いて説明する。
The video signal waveform 301 clamped and output from the pedestal clamp circuit 106 is the AD conversion circuit 10.
9 is input and converted into digital data. Less than,
In order to facilitate the description, description will be made using analog waveforms even after AD conversion.

【0020】このAD変換回路109の出力波形302
は、後段のゴースト除去回路110に入力される。
Output waveform 302 of this AD conversion circuit 109
Is input to the ghost removing circuit 110 in the subsequent stage.

【0021】ゴースト除去回路110のゴースト除去動
作の原理について簡単に説明する。
The principle of the ghost removing operation of the ghost removing circuit 110 will be briefly described.

【0022】AD変換回路109の出力波形302は、
ゴースト除去フィルタ111に入力されゴーストが抑圧
される。ゴースト除去フィルタ111は、ゴーストを抑
圧するために、以下のような動作を行う。ゴースト除去
フィルタ111出力の映像信号は、基準信号取り込み回
路112に入力されてGCR信号が取り込まれる。この
GCR信号より誤差検出回路113で誤差信号を得、こ
の誤差信号よりゴーストの遅延時間とレベルの情報を検
出する。タップ係数制御回路114は、この誤差信号の
レベルが小さくなるようにタップ係数をゴースト除去フ
ィルタ111に与える。この動作を繰り返し行うことに
より誤差信号が小さくなっていきタップ係数は収束し、
最終的に、ゴースト除去フィルタ111は、ゴーストを
除去した波形303を出力する。しかし、この波形30
3は、映像信号部分のゴーストは除去されているが、同
期信号部分は、歪んでいる。
The output waveform 302 of the AD conversion circuit 109 is
It is input to the ghost removal filter 111 and the ghost is suppressed. The ghost removal filter 111 performs the following operation in order to suppress the ghost. The video signal output from the ghost removing filter 111 is input to the reference signal capturing circuit 112 to capture the GCR signal. An error detection circuit 113 obtains an error signal from this GCR signal, and the ghost delay time and level information is detected from this error signal. The tap coefficient control circuit 114 gives the tap coefficient to the ghost removing filter 111 so that the level of the error signal becomes small. By repeating this operation, the error signal becomes smaller and the tap coefficient converges.
Finally, the ghost removal filter 111 outputs the waveform 303 from which the ghost has been removed. However, this waveform 30
In No. 3, the ghost of the video signal part is removed, but the sync signal part is distorted.

【0023】ゴースト除去回路110の出力波形303
は、後段の振幅制御回路115に入力される。振幅制御
回路115のゴースト除去動作について簡単に説明す
る。
Output waveform 303 of ghost elimination circuit 110
Is input to the amplitude control circuit 115 at the subsequent stage. The ghost removing operation of the amplitude control circuit 115 will be briefly described.

【0024】振幅制御回路115の動作原理について
は、特開平4−196991号公報に詳しく述べられて
いるので、簡単に説明する。
The operating principle of the amplitude control circuit 115 is described in detail in Japanese Patent Laid-Open No. 4-196991, so that it will be briefly described.

【0025】前記したタップ係数制御回路114により
ゴースト除去フィルタ111に入力したタップ係数は、
振幅制御係数演算回路116にも入力される。振幅制御
係数演算回路116は、このタップ係数を用いてゴース
ト除去フィルタ111の利得の逆数値(以下、振幅制御
係数と呼ぶ)を出力する。ここで、この振幅制御係数の
値は、ゴースト除去フィルタ111が逆相のDU比−6
dBのゴーストを除去したことからゴースト除去フィル
タ111の利得2の逆数値である0.5である。振幅制
御係数演算回路116より出力された振幅制御係数0.
5は、乗算回路117に入力される。乗算回路117
は、振幅制御係数0.5とゴースト除去回路110の出
力波形303との積により、振幅レベルを140IRE
に制御した映像信号波形304を出力する。しかし、波
形304における同期信号のレベルは、先頭値で−40
IREであるが、本来の同期信号の幅をもった部分は−
20IREしかない歪んだ波形となる。この振幅制御回
路115の出力波形304は、後段の同期信号再生回路
118に入力される。
The tap coefficient input to the ghost removal filter 111 by the above-mentioned tap coefficient control circuit 114 is
It is also input to the amplitude control coefficient calculation circuit 116. The amplitude control coefficient calculation circuit 116 uses this tap coefficient to output the reciprocal value of the gain of the ghost removal filter 111 (hereinafter referred to as the amplitude control coefficient). Here, the value of this amplitude control coefficient is DU ratio -6 of the antiphase of the ghost removal filter 111.
Since the ghost of dB is removed, it is 0.5 which is the reciprocal value of the gain 2 of the ghost removal filter 111. Amplitude control coefficient 0.
5 is input to the multiplication circuit 117. Multiplication circuit 117
Is calculated by multiplying the amplitude control coefficient of 0.5 by the output waveform 303 of the ghost removing circuit 110 and setting the amplitude level to 140 IRE.
And outputs the video signal waveform 304 controlled to. However, the level of the synchronization signal in the waveform 304 is -40 at the top value.
Although it is IRE, the part with the width of the original synchronization signal is-
The waveform is distorted with only 20 IRE. The output waveform 304 of the amplitude control circuit 115 is input to the synchronization signal reproducing circuit 118 in the subsequent stage.

【0026】以下、本発明の同期信号再生回路118の
説明を、図4を用いて説明する。
The sync signal reproducing circuit 118 of the present invention will be described below with reference to FIG.

【0027】前記したタイミング発生回路108出力の
クランプパルスは、遅延回路124にも入力される。遅
延回路124は、映像信号のバックポーチ期間に現れる
ようにクランプパルスを遅延出力し、この遅延したクラ
ンプパルスは、クランプ回路120及びクランプ回路1
21に入力される。
The clamp pulse output from the timing generating circuit 108 is also input to the delay circuit 124. The delay circuit 124 delays and outputs the clamp pulse so that it appears in the back porch period of the video signal, and the delayed clamp pulse outputs the clamp circuit 120 and the clamp circuit 1.
21 is input.

【0028】振幅制御回路115の出力波形304は、
一方は、乗算回路119に入力され、乗算回路119
は、振幅レベルを所定倍、例えば3倍に増幅した波形4
01を出力する。波形401は、説明に必要な同期信号
部分しか示していないが映像信号部分も3倍に増幅され
ている。この波形401は、クランプ回路121に入力
される。クランプ回路121は、波形401のバックポ
ーチ期間を一定電位(Va)にクランプすることでペデ
スタルレベルをVaに規制して出力する。一方、振幅制
御回路115の出力波形304は、クランプ回路120
にも入力され、クランプ回路120は、波形304のバ
ックポーチ期間を一定電位(Va)にクランプすること
でペデスタルレベルをVaに規制して出力する。
The output waveform 304 of the amplitude control circuit 115 is
One is input to the multiplication circuit 119, and the multiplication circuit 119
Is a waveform 4 obtained by amplifying the amplitude level by a predetermined factor, for example, 3 times.
01 is output. The waveform 401 shows only the sync signal portion necessary for the explanation, but the video signal portion is also tripled. This waveform 401 is input to the clamp circuit 121. The clamp circuit 121 clamps the back porch period of the waveform 401 to a constant potential (Va) to regulate and output the pedestal level to Va. On the other hand, the output waveform 304 of the amplitude control circuit 115 is the clamp circuit 120.
Also, the clamp circuit 120 clamps the back porch period of the waveform 304 to a constant potential (Va) to regulate and output the pedestal level to Va.

【0029】ペデスタルレベルをVaに規制したクラン
プ回路120の出力波形401及びクランプ回路121
の出力波形304は、切換え回路122にそれぞれ入力
される。この切換え回路122は、タイミング発生回路
108より出力されるゲートパルスによって、切換え回
路122は、同期信号期間においは波形401を出力
し、そして映像信号期間は波形301を出力した同期信
号だけが増幅された映像信号波形402を出力する。こ
の波形402は、リミッタ回路123に入力され、リミ
ッタ回路123は、−40IRE以下の信号を出力しな
い同期部分が整形された映像信号波形403を出力す
る。この波形403は、DA変換回路125に入力さ
れ、DA変換回路125は、波形403をアナログ信号
に変換する。DA変換回路125の出力信号は、映像処
理回路126に入力され、映像処理回路126は、同期
分離を安定に行い、受像管127に同期の安定したゴー
スト除去された映像を映し出す。
The output waveform 401 and the clamp circuit 121 of the clamp circuit 120 whose pedestal level is regulated to Va.
The output waveforms 304 are input to the switching circuit 122. The switching circuit 122 outputs the waveform 401 during the synchronizing signal period by the gate pulse output from the timing generating circuit 108, and only the synchronizing signal outputting the waveform 301 is amplified during the video signal period. And outputs the video signal waveform 402. The waveform 402 is input to the limiter circuit 123, and the limiter circuit 123 outputs a video signal waveform 403 in which a synchronizing portion that does not output a signal of -40IRE or less is shaped. The waveform 403 is input to the DA conversion circuit 125, and the DA conversion circuit 125 converts the waveform 403 into an analog signal. The output signal of the DA conversion circuit 125 is input to the video processing circuit 126, and the video processing circuit 126 stably performs the sync separation, and projects the ghost-removed video with stable synchronization on the picture tube 127.

【0030】本実施例によれば、ペデスタルクランプ回
路106は、逆ゴーストが付加した映像部分の信号を、
AD変換器109の入力最高電位を越えないように設定
するするので、映像部分の情報の欠落がない映像信号を
AD変換器109に入力することができる。振幅制御回
路115は、ゴースト除去後の映像信号の振幅レベルを
ゴースト除去前の振幅レベルに調整するので、ゴースト
除去する前と後におけるコントラストを一定に制御する
ことができる。同期信号再生回路118は、振幅制御回
路115出力の映像信号における縮小し歪んだ同期部分
を通常のレベルの同期信号に再生することができる。従
って、逆相ゴーストが付加するこによって振幅レベルが
大きく歪んだ映像信号に対しても、消え残りなくゴース
トを除去する効果がある。また、同期信号を再生するた
め、後段の映像処理回路における同期分離に誤動作を与
えない効果もある。
According to the present embodiment, the pedestal clamp circuit 106 outputs the signal of the video portion added with the inverse ghost,
Since the setting is made so as not to exceed the maximum input potential of the AD converter 109, it is possible to input to the AD converter 109 a video signal having no loss of information in the video portion. Since the amplitude control circuit 115 adjusts the amplitude level of the video signal after ghost removal to the amplitude level before ghost removal, the contrast before and after ghost removal can be controlled to be constant. The sync signal reproducing circuit 118 can reproduce a reduced and distorted sync portion of the video signal output from the amplitude control circuit 115 into a sync signal of a normal level. Therefore, even if a video signal whose amplitude level is greatly distorted due to the addition of the anti-phase ghost, the ghost is removed without disappearing. In addition, since the sync signal is reproduced, there is an effect that no malfunction occurs in the sync separation in the video processing circuit in the subsequent stage.

【0031】図5は、本発明によるゴースト除去装置の
他の実施例を示すブロック図である。501はクランプ
回路、502は乗算回路、503はリミッタ、504は
切り換え回路である。図1と同一符号のものは、同一機
能を示す。
FIG. 5 is a block diagram showing another embodiment of the ghost removing device according to the present invention. Reference numeral 501 is a clamp circuit, 502 is a multiplication circuit, 503 is a limiter, and 504 is a switching circuit. The same reference numerals as those in FIG. 1 indicate the same functions.

【0032】図1の実施例と異なる点は、同期信号再生
回路118の構成例が異なるので、これについて説明す
る。説明するにあたり、図6は、図5を説明するための
波形図である。
The difference from the embodiment of FIG. 1 is that the configuration example of the synchronization signal reproducing circuit 118 is different, and this will be described. In explaining, FIG. 6 is a waveform diagram for explaining FIG. 5.

【0033】振幅制御回路115の出力波形302は、
クランプ回路501に入力される。遅延回路124より
遅延されたバックポーチ期間に現れるクランプパルス
は、クランプ回路501を制御し、クランプ回路501
は、波形601に示すように、映像信号のペデスタルレ
ベルを2の補数表示におけるデジタルデータ0の値にク
ランプし出力する。クランプ回路501の出力波形60
1は、一方は切換え回路504に入力され、他方は乗算
回路502に入力される。乗算回路502は、出力波形
601の振幅レベルを所定倍、例えば3倍に増幅した波
形602を出力する。波形602は、説明に必要な同期
信号部分しか示していないが映像信号部分も3倍に増幅
されている。この波形603は、リミッタ回路503に
入力され、リミッタ回路503は−40IRE以下の信
号を出力しない同期部分が整形された映像信号波形60
3を出力する。この波形603は、切換え回路504に
入力される。切換え回路122は、先ほど波形601と
波形603とを、タイミング発生回路108より出力さ
れたゲートパルスによって、同期信号期間においは同期
信号が整形された波形603を出力し、そして映像信号
期間は波形601を出力することにより、波形604に
示す波形を出力する。
The output waveform 302 of the amplitude control circuit 115 is
It is input to the clamp circuit 501. The clamp pulse that appears in the back porch period delayed by the delay circuit 124 controls the clamp circuit 501, and the clamp circuit 501.
As shown in the waveform 601, the pedestal level of the video signal is clamped to the value of the digital data 0 in the 2's complement display and output. Output waveform 60 of clamp circuit 501
One of the 1s is input to the switching circuit 504 and the other is input to the multiplication circuit 502. The multiplication circuit 502 outputs a waveform 602 obtained by amplifying the amplitude level of the output waveform 601 by a predetermined multiple, for example, triple. The waveform 602 shows only the sync signal portion necessary for the explanation, but the video signal portion is also amplified three times. This waveform 603 is input to the limiter circuit 503, and the limiter circuit 503 outputs a signal of -40 IRE or less.
3 is output. This waveform 603 is input to the switching circuit 504. The switching circuit 122 outputs the waveform 601 and the waveform 603, the waveform 603 in which the synchronization signal is shaped during the synchronization signal period by the gate pulse output from the timing generation circuit 108, and the waveform 601 during the video signal period. Is output, the waveform shown in the waveform 604 is output.

【0034】この波形403は、図1の実施例と同様
に、DA変換回路125に入力され、DA変換回路12
5に入力され、DA変換回路125は、波形403をア
ナログ信号に変換する。DA変換回路125の出力信号
は、映像処理回路126に入力され、映像処理回路12
6は、同期分離を安定に行い、受像管127に同期の安
定したゴースト除去された映像を映し出す。
This waveform 403 is input to the DA conversion circuit 125, as in the embodiment of FIG.
5, and the DA conversion circuit 125 converts the waveform 403 into an analog signal. The output signal of the DA conversion circuit 125 is input to the video processing circuit 126, and the video processing circuit 12 receives the output signal.
6 stably performs synchronization separation, and projects a synchronically stable ghost-removed image on the picture tube 127.

【0035】本実施例によれば、同期信号再生回路11
8は、図1の実施例と同様に、振幅制御回路115出力
の映像信号における縮小し歪んだ同期部分を通常のレベ
ルの同期信号に再生することができる。従って、逆相ゴ
ーストが付加するこによって振幅レベルが大きく歪んだ
映像信号に対しても、消え残りなくゴーストを除去する
効果がある。また、同期信号を再生するため、後段の映
像処理回路における同期分離に誤動作を与えない効果も
ある。
According to this embodiment, the sync signal reproducing circuit 11
Similar to the embodiment of FIG. 1, 8 can reproduce a reduced and distorted sync portion in the video signal output from the amplitude control circuit 115 into a sync signal of a normal level. Therefore, even if a video signal whose amplitude level is greatly distorted due to the addition of the anti-phase ghost, the ghost is removed without disappearing. In addition, since the sync signal is reproduced, there is an effect that no malfunction occurs in the sync separation in the video processing circuit in the subsequent stage.

【0036】図7は、本発明によるゴースト除去装置の
他の実施例を示すブロック図である。701はクランプ
回路、702は同期信号発生回路、703は切換え回
路、704は遅延回路である。図1と同一符号のもの
は、同一機能を示す。
FIG. 7 is a block diagram showing another embodiment of the ghost removing device according to the present invention. 701 is a clamp circuit, 702 is a synchronizing signal generating circuit, 703 is a switching circuit, and 704 is a delay circuit. The same reference numerals as those in FIG. 1 indicate the same functions.

【0037】図1の実施例と異なる点は、同期信号再生
回路118の構成が異なる点であるので、これについて
説明する。図8は図7の説明用の波形図である。
The difference from the embodiment of FIG. 1 is that the structure of the synchronizing signal reproducing circuit 118 is different, which will be described. FIG. 8 is a waveform diagram for explaining FIG. 7.

【0038】振幅制御回路115の出力波形302は、
クランプ回路701に入力される。遅延回路124より
遅延されたバックポーチ期間に現れるクランプパルス
は、クランプ回路701を制御し、クランプ回路701
は、波形801に示すように、映像信号のペデスタルレ
ベルを2の補数表示におけるデジタルデータ0の値にク
ランプし出力する。この波形801は、切換え回路70
3に入力される。一方、同期信号発生回路702は、波
形802に示すように、ペデスタルレベルが2の補数表
示におけるデジタルデータ0の値で、振幅レベルが40
IREの同期信号を発生出力する。この同期信号発生回
路702の出力波形802も切換え回路703に入力さ
れる。タイミング発生回路108より出力されたゲート
パルスにより、切換え回路703は、同期信号期間にお
いは同期信号が整形された波形802を出力し、そして
映像信号期間は波形801を出力することにより、波形
803が切換え回路703より出力される。
The output waveform 302 of the amplitude control circuit 115 is
It is input to the clamp circuit 701. The clamp pulse appearing in the back porch period delayed by the delay circuit 124 controls the clamp circuit 701 and the clamp circuit 701.
As shown in the waveform 801, the pedestal level of the video signal is clamped to the value of the digital data 0 in the 2's complement display and output. This waveform 801 corresponds to the switching circuit 70.
Input to 3. On the other hand, as shown in the waveform 802, the synchronization signal generation circuit 702 has a pedestal level of digital data 0 in the complement display of 2 and an amplitude level of 40.
Generates and outputs the IRE sync signal. The output waveform 802 of the synchronizing signal generation circuit 702 is also input to the switching circuit 703. By the gate pulse output from the timing generation circuit 108, the switching circuit 703 outputs the waveform 802 in which the synchronizing signal is shaped during the synchronizing signal period, and outputs the waveform 801 during the video signal period. It is output from the switching circuit 703.

【0039】本実施例によれば、同期信号再生回路11
8は、図1の実施例と同様に、振幅制御回路115出力
の映像信号における縮小し歪んだ同期部分を通常のレベ
ルの同期信号に再生することができる。従って、逆相ゴ
ーストが付加するこによって振幅レベルが大きく歪んだ
映像信号に対しても、消え残りなくゴーストを除去する
効果がある。また、同期信号を再生するため、後段の映
像処理回路における同期分離に誤動作を与えない効果も
ある。
According to this embodiment, the synchronization signal reproducing circuit 11
Similar to the embodiment of FIG. 1, 8 can reproduce a reduced and distorted sync portion in the video signal output from the amplitude control circuit 115 into a sync signal of a normal level. Therefore, even if a video signal whose amplitude level is greatly distorted due to the addition of the anti-phase ghost, the ghost is removed without disappearing. In addition, since the sync signal is reproduced, there is an effect that no malfunction occurs in the sync separation in the video processing circuit in the subsequent stage.

【0040】[0040]

【発明の効果】以上により、本発明では、従来問題とな
っていた同期信号部分に逆相ゴーストが付加するような
RF信号を受信した際における振幅レベルが大きくなる
映像信号に対しても、消え残りなくゴーストを除去する
ことができる。
As described above, according to the present invention, even a video signal having a large amplitude level when receiving an RF signal in which a reverse-phase ghost is added to a synchronizing signal portion, which has been a problem in the past, disappears. Ghosts can be removed without leaving any residue.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】図1を説明する波形図である。FIG. 2 is a waveform diagram illustrating FIG.

【図3】図1を説明する波形図である。FIG. 3 is a waveform diagram illustrating FIG.

【図4】図1を説明する波形図である。FIG. 4 is a waveform diagram illustrating FIG.

【図5】本発明の実施例を示すブロック図である。FIG. 5 is a block diagram showing an embodiment of the present invention.

【図6】図5を説明する波形図である。6 is a waveform diagram illustrating FIG. 5. FIG.

【図7】本発明の実施例を示すブロック図である。FIG. 7 is a block diagram showing an embodiment of the present invention.

【図8】図7を説明する波形図である。8 is a waveform diagram illustrating FIG. 7. FIG.

【符号の説明】[Explanation of symbols]

101…受信アンテナ、 102…チューナ、 103…VIF回路、 104…AGC回路、 105…シンクチップクランプ回路、 106…ペデスタルクランプ回路、 107…同期分離回路、 108…タイミング発生回路、 109…AD変換回路、 110…ゴースト除去回路、 111…ゴースト除去フィルタ、 112…基準信号取り込み回路、 113…誤差検出回路、 114…タップ係数制御回路、 115…振幅制御回路、 116…振幅制御係数演算回路、 117,119…乗算回路、 118…同期信号整形回路、 120,121…クランプ回路、 123…リミッタ回路、 122…切換え回路、 124…遅延回路、 125…DA変換回路、 126…映像処理回路、 127…受像管。 101 ... Receiving antenna, 102 ... Tuner, 103 ... VIF circuit, 104 ... AGC circuit, 105 ... Sync tip clamp circuit, 106 ... Pedestal clamp circuit, 107 ... Synchronous separation circuit, 108 ... Timing generation circuit, 109 ... AD conversion circuit, 110 ... Ghost removing circuit, 111 ... Ghost removing filter, 112 ... Reference signal capturing circuit, 113 ... Error detecting circuit, 114 ... Tap coefficient control circuit, 115 ... Amplitude control circuit, 116 ... Amplitude control coefficient arithmetic circuit, 117, 119 ... Multiplier circuit, 118 ... Sync signal shaping circuit, 120, 121 ... Clamp circuit, 123 ... Limiter circuit, 122 ... Switching circuit, 124 ... Delay circuit, 125 ... DA conversion circuit, 126 ... Video processing circuit, 127 ... Picture tube.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】アナログ映像信号を入力し、該映像信号の
直流レベルを一定電位に規制するクランプ手段と、該ク
ランプ手段より出力されたアナログ映像信号をディジタ
ルに変換するAD変換器と、ディジタル変換された映像
信号に含まれるゴーストを除去して出力するゴースト除
去フィルタと、該ゴースト除去フィルタの出力より前記
映像信号に含まれる基準信号を抽出する基準信号抽出手
段と、該基準信号抽出手段より出力される基準信号と比
較信号とを入力し、両者を比較してゴースト成分である
誤差信号を検出する誤差信号検出手段と、該誤差信号検
出手段より前記ゴースト除去フィルタにタップ係数を与
えるタップ係数制御手段と、前記ゴースト除去フィルタ
出力のゴースト除去前後の映像信号の振幅レベルを一定
に制御する振幅制御手段と、該振幅制御手段出力の同期
信号の部分の歪を整形する同期信号再生手段と、を設け
たことを特徴とするゴースト除去装置。
1. A clamp means for inputting an analog video signal to regulate a DC level of the video signal to a constant potential, an AD converter for converting the analog video signal output from the clamp means into a digital signal, and a digital conversion. A ghost removal filter that removes and outputs a ghost included in the generated video signal, a reference signal extraction unit that extracts a reference signal included in the video signal from the output of the ghost removal filter, and an output from the reference signal extraction unit. Error signal detection means for inputting a reference signal and a comparison signal to be compared with each other and comparing them to detect an error signal which is a ghost component, and a tap coefficient control for giving a tap coefficient to the ghost removal filter from the error signal detection means. Means for controlling the amplitude level of the video signal before and after the ghost removal of the output of the ghost removal filter to be constant. Means a ghost removal device, wherein the synchronizing signal reproducing means for shaping the distortion of the portion of the synchronization signal amplitude control means outputs, that was provided.
【請求項2】前記同期信号再生手段において、振幅制御
手段より出力される映像信号を一定電位にクランプする
クランプ手段と、クランプ手段よりの映像信号の振幅レ
ベルを増幅する増幅手段と、該増幅手段の出力と前記ク
ランプ手段の出力をそれぞれ入力して切換え出力する切
換え手段を設けたことを特徴とするゴースト除去装置。
2. The synchronizing signal reproducing means, the clamping means for clamping the video signal output from the amplitude control means to a constant potential, the amplifying means for amplifying the amplitude level of the video signal from the clamping means, and the amplifying means. The ghost removing device is provided with switching means for inputting and outputting the output of the above and the output of the clamping means.
【請求項3】前記同期信号再生手段において、振幅制御
手段より出力される映像信号を一定電位にクランプする
クランプ手段と、一定振幅レベルの同期信号を発生する
同期信号発生手段と、該同期信号発生手段の出力と前記
クランプ手段の出力をそれぞれ入力して切換え出力する
切換え手段を設けたことを特徴とするゴースト除去装
置。
3. In the synchronizing signal reproducing means, a clamping means for clamping the video signal output from the amplitude control means to a constant potential, a synchronizing signal generating means for generating a synchronizing signal of a constant amplitude level, and the synchronizing signal generating means. A ghost removing device comprising switching means for inputting and outputting the output of the means and the output of the clamping means.
JP6048305A 1994-03-18 1994-03-18 Ghost eliminating device Pending JPH07264443A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6048305A JPH07264443A (en) 1994-03-18 1994-03-18 Ghost eliminating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6048305A JPH07264443A (en) 1994-03-18 1994-03-18 Ghost eliminating device

Publications (1)

Publication Number Publication Date
JPH07264443A true JPH07264443A (en) 1995-10-13

Family

ID=12799720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6048305A Pending JPH07264443A (en) 1994-03-18 1994-03-18 Ghost eliminating device

Country Status (1)

Country Link
JP (1) JPH07264443A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005516556A (en) * 2002-01-30 2005-06-02 エリクソン インコーポレイテッド Method for processing a signal sample stream in synchronization with a television receiver and line / frame pattern
CN100336379C (en) * 2003-09-19 2007-09-05 三洋电机株式会社 Video signal processing device and television receiving device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005516556A (en) * 2002-01-30 2005-06-02 エリクソン インコーポレイテッド Method for processing a signal sample stream in synchronization with a television receiver and line / frame pattern
CN100336379C (en) * 2003-09-19 2007-09-05 三洋电机株式会社 Video signal processing device and television receiving device

Similar Documents

Publication Publication Date Title
US5057923A (en) Image pickup device capable of picking up images while electronically enlarging the same
US5170260A (en) Selective deghosting of plural GCR-containing video signals
JPH07264443A (en) Ghost eliminating device
US5327464A (en) Dispersal signal removing apparatus
JPS58117780A (en) Ghost eliminating device
JPS58124378A (en) Ghost eliminating device
JPH0231913B2 (en)
EP0680228B1 (en) Video signal processing circuit
JP2000341557A (en) Contour correcting circuit
JPS60192468A (en) Picture quality adjusting device
JP2953707B2 (en) Descramble pulse detector
JP2665308B2 (en) Ghost elimination reference signal having Bessel chirp signal and pseudo-noise sequential signal, and television receiver using the signal
JP2001313847A (en) Television receiver
JPH0217985B2 (en)
JPS6222307B2 (en)
JPH0888783A (en) Control method for waveform equalizer
JPH03175806A (en) Automatic gain adjustment device
JPS58171190A (en) Receiver for color television
JPH03188769A (en) Picture quality adjustment circuit
JPH05336402A (en) Signal processing circuit
JPH0767053A (en) Television receiver
JPH0218637B2 (en)
JPH09121323A (en) Video signal processor
JPH04360487A (en) Synchronization compression expansion type discrambling circuit
JPH03273766A (en) Ghost removing device, television receiver equipped with same and controlling method for removing ghost