JPS5896271A - Timer - Google Patents

Timer

Info

Publication number
JPS5896271A
JPS5896271A JP19522981A JP19522981A JPS5896271A JP S5896271 A JPS5896271 A JP S5896271A JP 19522981 A JP19522981 A JP 19522981A JP 19522981 A JP19522981 A JP 19522981A JP S5896271 A JPS5896271 A JP S5896271A
Authority
JP
Japan
Prior art keywords
timer
switch
signal
counter
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19522981A
Other languages
Japanese (ja)
Other versions
JPS6237350B2 (en
Inventor
Mitsuru Nagoya
名古屋 充
Hiroyuki Hiyamuta
冷牟田 裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rhythm Watch Co Ltd
Original Assignee
Rhythm Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rhythm Watch Co Ltd filed Critical Rhythm Watch Co Ltd
Priority to JP19522981A priority Critical patent/JPS5896271A/en
Publication of JPS5896271A publication Critical patent/JPS5896271A/en
Publication of JPS6237350B2 publication Critical patent/JPS6237350B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04FTIME-INTERVAL MEASURING
    • G04F1/00Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers
    • G04F1/005Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers using electronic timing, e.g. counting means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Measurement Of Predetermined Time Intervals (AREA)

Abstract

PURPOSE:To enable simultaneous setting of a timer time and a timer, by forming the main body of the timer in a polyhedron, by providing a switch ON operated corresponding to each face of the polyhdedron and timer counters constituted so that they are different in a count time from each other, and by mounting the polyhedron with one face thereof set as a mounting face. CONSTITUTION:An elastic movable piece 10 is stuck on the back side of a switch plate 6 and also on a base plate 12 fitted to a frame body 4. A pair of conductor members 14a and 14b are provided on the base plate 12, while another conductor member 16 is stuck thereon at a corresponding position, and they constitute a switch 18 which is operated corresponding to the mounting state of the main body 2 of the timer. When the main body is mounted with a switch plate 6-4 below, the movable piece 10 is also depressed, conductor members 14a- 4 and 14b-4 and made to contact with the conductor member 16-4 in the movable piece 10-4, and thus a switch 18-4 is ON operated, while other switches are put in OFF states. A timer time of five minutes for an electronic circuit in the frame body 4 is set, and this timer time is indicated by an indicating body ''5'' which turns to be the upper face.

Description

【発明の詳細な説明】 本発明は、タイマ一本体をすべての各面に対して必ず平
行となる面を1つ有するような多面体で構成し、この多
面体の載置状態によってそれぞれ異なったタイマ一時間
を設定すると同時にタイマーセットを行なわせ、かつ設
定されたタイマ一時間が多面体の一面に表示されるよう
にしたタイマーに関するものである。
DETAILED DESCRIPTION OF THE INVENTION According to the present invention, a timer main body is constituted by a polyhedron having one face that is always parallel to all the faces, and the timer body can be set in different ways depending on the mounting state of the polyhedron. This invention relates to a timer in which the timer is set at the same time as the time is set, and the set timer time is displayed on one side of a polyhedron.

基準信号源からの一定信号によりタイマ一時間をカウン
トする構成の従来の電子式タイマーにおいては、タイマ
一時間の設定およびタイマーセントはそれ専用にスイッ
チを設け、このスイッチのうち必要なスイッチを操作す
ることによってタイマ一時間の設定およびタイマーセッ
トを行なっていた。しかし、これら操作スイッチを用い
る方式は、例えば、タイマーをセットする場合、まず、
1つのスイッチによりタイマ一時間セット可能状態とし
、さらに別のスイッチ群によりタイマ一時間を設定して
、そのあと再び前記スイッチによりタイマ一時間を設定
不可の状態とし、それからタイマーセット・非セツトス
イッチによりタイマーセット状態としてタイマーカウン
トを開始させる、というようにいくつものスイッチを何
回も操作しなければならない。したがって操作に非常に
手間がかかるうえに、スイッチの数が非常に多くなり、
コスト面でも問題であった。
In a conventional electronic timer configured to count one hour using a constant signal from a reference signal source, a switch is provided exclusively for setting the one hour timer and the timer cent, and the necessary switches are operated. By doing this, the timer was set to one hour and the timer was set. However, in the method using these operation switches, for example, when setting a timer, first,
One switch allows the timer to be set for one hour, another set of switches sets the timer for one hour, then the switch disables the timer one hour setting, and then the timer set/non-set switch allows the timer to be set for one hour. To set the timer and start the timer count, you have to operate many switches many times. Therefore, it is very time-consuming to operate, and there are a large number of switches.
Cost was also an issue.

さらに近年では、これらタイマーのスイッチの数を減ら
すため、1つのスイッチにいくつもの機能をもたせる方
式を採用しているものがあるが、この方式は、スイッチ
の数が減る反面、使用者が操作ミスを起こしやすくなる
上に、スイッチ操作のわずられしさが改善されない欠点
があった。
Furthermore, in recent years, in order to reduce the number of switches in these timers, some have adopted a method in which a single switch has multiple functions. In addition to this, there was a drawback that the difficulty of operating the switch could not be improved.

特にタイマーは、何らかの動作を開始してから何分間と
いう時間を計測する場合が多く、前記従来のようなめん
どうな操作を行なわなければならないタイマーでは、計
測を開始する時刻にタイマ一時間の設定およびタイマー
セントが間に合わなくなる場合が多く、問題となってい
た。
In particular, timers often measure the number of minutes after the start of some operation, and with the conventional timers that require tedious operations, the timer is set to one hour at the time when measurement begins. This was a problem as the timer cents were often not delivered in time.

本発明は上記従来の課題に鑑み為されたものであり、そ
の目的は、タイマーに操作スイッチをいくつも設けるこ
となく、かつめんどうな操作を行なうことなしにタイマ
一時間の設定およびタイマーセットが行なえるようなタ
イマーを提供することにある。
The present invention has been made in view of the above-mentioned conventional problems, and its purpose is to make it possible to set the timer for one hour and set the timer without having to provide a number of operation switches on the timer and without performing troublesome operations. The goal is to provide such a timer.

本発明は、上記目的を達成するために、タイマ一本体を
すべての各面に対応して必ず平行の面を1つ有する多面
体で構成し、さらに該多面体の載置状態に対応してそれ
ぞれオン操作されるスイッチ群と、該スイッチ群の少な
くとも1つがオン操作されることによってカウントを開
始しかつオン操作される各スイッチによってカウント時
間が異なるように構成されたタイマーカウンタと、タイ
マーカウンタからの出力信号によって警報音を発生させ
る発音回路と、を有することにより、多面体の1つの面
を載置面として載置することによってタイマ一時間の設
定およびタイマーセットが同時に為され、設定されるタ
イマ一時間は多面体のどの面が載置面となったかによっ
て決定され、さらに多面体の少なくとも一面に設定され
たタイマを 一時間≠表示する表示体により表示されることを載置面
としたタイマーの斜視図である0本実施例においては、
タイマ一本体を正六面体で構成”し、かつ各載置状態に
おいて上面にタイマ一時間が表示されることを特徴とす
る。
In order to achieve the above object, the present invention comprises a timer main body as a polyhedron having one parallel face corresponding to all the faces, and furthermore, the timer body is constructed of a polyhedron having one face that is always parallel to each face, and furthermore, the timer body is constructed of a polyhedron having one parallel face corresponding to each face, and the timer body is configured to A group of operated switches, a timer counter that starts counting when at least one of the switches is turned on, and is configured such that the counting time differs depending on each switch that is turned on, and an output from the timer counter. By having a sound generation circuit that generates an alarm sound in response to a signal, by placing one side of the polyhedron as a mounting surface, setting of the timer for one hour and setting of the timer can be done simultaneously, and the timer for one hour is set. is determined by which side of the polyhedron is the mounting surface, and is a perspective view of a timer whose mounting surface is displayed by a display that displays a timer set on at least one side of the polyhedron for one hour. In one embodiment,
The main body of the timer is made up of a regular hexahedron, and one hour of the timer is displayed on the top surface in each mounting state.

第1図に示すように、タイマ一本体2は、正六面体を構
成する枠体4と、枠体4の面に相当する部分にやや突出
してはめこまれたスイッチ板6と、を有する。そしてこ
のスイッチ板6には、タイマ一時間を表示する数字体8
が印刷されている。第1図に示す載置状態において、上
面となるスイッチ板6−1には「5」を表示する表示体
8−1が印刷され、側面となるスイッチ板6−2には「
2」を表示する表示体8−2が印刷され、スイッチ板6
−3には「3」を表示する表示体8−3が印刷されてい
る。
As shown in FIG. 1, the timer main body 2 includes a frame 4 forming a regular hexahedron, and a switch plate 6 fitted into a portion corresponding to the surface of the frame 4 so as to protrude slightly. On this switch board 6, there is a numeral 8 that displays one hour of the timer.
is printed. In the placed state shown in FIG. 1, a display 8-1 displaying "5" is printed on the switch board 6-1, which is the top surface, and "5" is printed on the switch board 6-2, which is the side surface.
2" is printed on the display body 8-2, and the switch board 6
-3 is printed with an indicator 8-3 that displays "3".

第2図は、第1図のタイマ一本体2をB方向から見た場
合の斜視図である。別の側面となるスイッチ板6−4に
は「4」を表示する表示体8−4が印刷され、スイッチ
板6−5には「1」を表示する表示体8−5が印刷され
ている。
FIG. 2 is a perspective view of the timer main body 2 of FIG. 1 viewed from direction B. On the switch board 6-4, which is another side, a display 8-4 for displaying "4" is printed, and on the switch board 6-5, a display body 8-5 for displaying "1" is printed. .

第3図は、第1図とは異なった載置状態とした場合のタ
イマ一本体2の斜視図である。第3図においては、第1
図で載置面とされていた面が上面となり、該面にはめこ
まれたスイッチ板6−6にはrOFFJを表示する表示
体8−6が印刷されている。
FIG. 3 is a perspective view of the timer main body 2 when placed in a different state from that shown in FIG. 1. In Figure 3, the first
The surface that was the mounting surface in the figure becomes the upper surface, and a display 8-6 for displaying rOFFJ is printed on the switch plate 6-6 fitted into this surface.

第4図は、内部回路を省略して各スイッチ板6下に設け
られているスイッチ構成を示した第1図のA−A線断面
図である。
FIG. 4 is a cross-sectional view taken along the line A--A in FIG. 1, showing the configuration of the switches provided under each switch plate 6, with the internal circuit omitted.

それぞれのスイッチ板6の裏側には弾力性のある可動片
10が貼着され、かつこの可動片10の端部は枠体4に
取り付けられた基板12に貼着されている0そしてこの
可動片10におおわれてい符 る基板12上には一対の導電部’[F 14 a t 
 14 bが設けられ、かつ可動片10の内側面で、前
記導電部材14 a、  14 bに対応する位置にも
導電部材16が貼着されている。このスイッチ板6.可
動片10.導電部材14 a、  14 b、  16
.基板12により、タイマ一本体2の載置状態に対応し
てそれぞれオン操作されるスイッチ18を構成する。
An elastic movable piece 10 is attached to the back side of each switch plate 6, and the end of this movable piece 10 is attached to a substrate 12 attached to the frame 4. A pair of conductive parts' [F 14 a t
14b, and a conductive member 16 is also attached on the inner surface of the movable piece 10 at a position corresponding to the conductive members 14a and 14b. This switch board 6. Movable piece 10. Conductive members 14a, 14b, 16
.. The substrate 12 constitutes a switch 18 that is turned on depending on the placement state of the timer main body 2.

したがって第1図に示すように、タイマ一本体2をスイ
ッチ板6−4を下にして載置すると、スイッチ板6−4
が押圧され、可動片10も抑圧されることによって基板
12上の導電部材14a−4および14b−4と、可動
片10−4内の導電部材16−4は接触し、導電部材1
4a−4および14b−4は導通されてスイッチ18−
4はオン操作されることになる。他のスイッチ板6−1
〜6−3.6−5〜6−6は、可動片10−1〜10−
3.10−5〜10−6によって持ち上げられ、導電部
材14 a−1〜14a−3および14a−5〜14b
−6と、14b−1〜14b−3および14b−5〜1
4b−6とは不導通となってスイッチ18−1〜18−
3.18−5〜18−6はオフ状態となる。これによっ
て枠体4内の電子回路(図示せず)のタイマーカウンタ
に5分のタイマ一時間が設定されると同時にタイマーは
セットされる。そしてこの設定されたタイマ一時間は、
上面となるスイッチ板6−1に印刷された表示体「5」
によって表示される。
Therefore, as shown in FIG. 1, when the timer body 2 is placed with the switch plate 6-4 facing down, the switch plate 6-4
is pressed, and the movable piece 10 is also suppressed, so that the conductive members 14a-4 and 14b-4 on the substrate 12 and the conductive member 16-4 in the movable piece 10-4 come into contact with each other, and the conductive member 1
4a-4 and 14b-4 are made conductive and switch 18-
4 will be turned on. Other switch board 6-1
~6-3.6-5~6-6 are movable pieces 10-1~10-
3. Lifted by 10-5 to 10-6, conductive members 14 a-1 to 14a-3 and 14a-5 to 14b
-6, 14b-1 to 14b-3 and 14b-5 to 1
4b-6 and the switches 18-1 to 18- are disconnected.
3. 18-5 to 18-6 are in the off state. As a result, the timer counter of the electronic circuit (not shown) in the frame 4 is set to one hour for five minutes, and at the same time, the timer is set. And this set timer one hour is
Indicator "5" printed on the switch board 6-1 which is the top surface
displayed by.

第3図に示すようにタイマ一本体2が載置されてスイッ
チ板6−1が押圧されると、前述と同様の動作にて導電
部材14a−1と14b−1のみとが導通し、スイッチ
18−1のみがオンとなる。
As shown in FIG. 3, when the timer main body 2 is placed and the switch plate 6-1 is pressed, only the conductive members 14a-1 and 14b-1 are brought into conduction by the same operation as described above, and the switch Only 18-1 is turned on.

このときは、タイマーカウンタには0分のタイマ一時間
が設定される、つまりタイマ一時間は設定されず、タイ
マーは動作しない。
At this time, the timer counter is set to 0 minutes for one hour, that is, the one hour timer is not set, and the timer does not operate.

このように、タイマ一本体2の載置状態によってスイッ
チ群18のいずれか1つがオンされ、夕定されるタイマ
一時間が異なる。また設定されたタイマ一時間は載置さ
れたタイマ一本体2の上面にあるスイッチ板6に印刷さ
れた表示体8によって表示される。
In this way, depending on the mounting state of the timer body 2, any one of the switch groups 18 is turned on and the timer time set in the evening differs. Further, the set one hour timer is displayed on a display 8 printed on a switch board 6 on the top surface of the timer body 2 placed thereon.

第5図、第6図は、本実施例において、枠体4内に組み
込まれたタイマーカラフ2209発音回路22.の回路
図であり、特に第5図は、第4図で示したスイッチ18
−1を除く各スイッチ18−2〜18−6の1つ1つに
接続される入力回路を示す。
FIGS. 5 and 6 show a timer carafe 2209 and sound generation circuit 22. In particular, FIG. 5 is a circuit diagram of the switch 18 shown in FIG.
The input circuits connected to each of the switches 18-2 to 18-6 except for -1 are shown.

第5図において、入力回路は、チャタリング防止回路2
4.ワンショット回路26.28.フリップフロップ(
以下FFと略す)30,32.およびアンドゲート34
と、から成る。タイマーカウンタ20はこの入力回路を
5個有し、スイッチ18−2の出力信号は入力信号んと
なり、スイッチ18−3は入力信号A、となり、スイッ
チ18−4の信号は入力信号A、となり、スイッチ18
−5の信号は入力信号A3となり、さらにスイッチ18
−6の信号は入力信号A、の信号となる。これら入力信
号An(n=1〜5)は、チャタリング防止回路24を
介してワンショット回路26に接続される。チャタリン
グ防止回路24からの出力はまたアンドゲート34の一
方の入力およびFF30の入力りに接続される。アンド
ゲート34の他方の入力にはFF30のQ出力が接続さ
れ、アンドゲート34の出力はFF32の入力りに接続
される。そして乙のFF32の出力Qはワンショット回
路28に入力する。またFF32,30のクロック人力
φには、第6図に示される分周回路44からの一定周期
信号りが入力している。
In FIG. 5, the input circuit is the chattering prevention circuit 2.
4. One-shot circuit 26.28. flip flop(
(hereinafter abbreviated as FF) 30, 32. and and gate 34
It consists of and. The timer counter 20 has five of these input circuits, the output signal of the switch 18-2 becomes the input signal, the switch 18-3 becomes the input signal A, the signal of the switch 18-4 becomes the input signal A, switch 18
-5 signal becomes input signal A3, and switch 18
The signal at -6 becomes the input signal A. These input signals An (n=1 to 5) are connected to a one-shot circuit 26 via a chattering prevention circuit 24. The output from chattering prevention circuit 24 is also connected to one input of AND gate 34 and to the input of FF 30. The other input of the AND gate 34 is connected to the Q output of the FF 30, and the output of the AND gate 34 is connected to the input of the FF 32. The output Q of the FF 32 is input to the one-shot circuit 28. Further, a constant periodic signal from a frequency dividing circuit 44 shown in FIG. 6 is inputted to the clock signal φ of the FFs 32 and 30.

第7図は、スイッチ群18−2〜18−6からの入力信
号A2)ワンショット回路26の出力信号B%ラワンョ
ット回路28の出力信号Cn、一定周期信号りおよびF
F32のQ出力信号Enの関係を示したタイムチャート
図である。
FIG. 7 shows the input signals A2) from the switch groups 18-2 to 18-6, the output signal B of the one-shot circuit 26, the output signal Cn of the one-shot circuit 28, the constant period signal and
FIG. 6 is a time chart diagram showing the relationship between the Q output signal En of F32.

このタイムチャートを用いて、各スイッチ群18−2〜
18−6のいずれか1つがオンされた場合の動作を説明
する。
Using this time chart, each switch group 18-2~
The operation when any one of 18-6 is turned on will be explained.

スイッチ板16が押圧されると、信号AnU LからH
に立ち上る。ここで、チャタリング防止回路24は、入
力する信号が、第7図に示す時間T1以上Hに立ち上っ
ていなければ、その出力信号はしからHに立ち上がらな
いようになっており、これによって、スイッチ18のチ
ャタリングによる誤動作を防止する。しかし、タイマ一
本体2がスイッチ板16−2〜16−6のうちいずれか
1つを載置面として載置されると入力信号Anlti 
T +時間以上Hとなる。これによってチャタリング防
止回路24からは、Hの信号が出力され、ワンショット
回路26の出力信号Bnからは正のシングルパルスが得
られる。このあと一定周期信号りが立ち上ると、FF3
0の出力QがHとなり、これと同時にアンドゲート34
の出力信号もHとなる。このちとさらに一定周期信号り
が立ち上ると、FF32の出力Qの信号EnはLからH
となシ、これによってワクシ1ツト回路28の出力Cn
からは正のシングルパルスが発生する。
When the switch plate 16 is pressed, the signal AnU L to H
stand up. Here, the chattering prevention circuit 24 is configured such that the output signal does not rise to H unless the input signal rises to H for a time T1 shown in FIG. Prevent malfunctions due to chattering. However, when the timer body 2 is placed on any one of the switch plates 16-2 to 16-6 as a placement surface, the input signal Anlti
It becomes H for more than T + time. As a result, an H signal is output from the chattering prevention circuit 24, and a positive single pulse is obtained from the output signal Bn of the one-shot circuit 26. After this, when a constant periodic signal rises, FF3
The output Q of 0 becomes H, and at the same time the AND gate 34
The output signal also becomes H. After this, when the constant periodic signal rises further, the signal En of the output Q of FF32 changes from L to H.
As a result, the output Cn of the output circuit 28
A single positive pulse is generated.

このあと、スイッチ18がオフされると、入力信号An
がHからLに立ち下り、これに伴ってアンドゲート34
の出力信号もHからLに立ち下る。
After this, when the switch 18 is turned off, the input signal An
falls from H to L, and along with this, AND gate 34
The output signal also falls from H to L.

このあと一定周期信号りが立ち上ると、FF32の出力
Qの信号EnがLに立ち下る。
After that, when the constant periodic signal rises, the signal En of the output Q of the FF 32 falls to L.

しかし第7図に示すように、信号Anが一定周期信号り
の2周期(T2で示す)以内で立ち下ってしまえば、信
号Bnには正のシングルパルスが発生するけれども、F
F32のクロック人力φに一定周期信号りの立ち上り信
号が入力する前にアンドゲート34の出力はHからLに
立ち下ってしまうため、信号Cn、 EnはLの状態を
維持する。
However, as shown in FIG. 7, if the signal An falls within two periods (indicated by T2) of the constant period signal, a positive single pulse is generated in the signal Bn, but F
Since the output of the AND gate 34 falls from H to L before a rising signal of a certain periodicity is input to the clock input φ of F32, the signals Cn and En maintain the L state.

このように、タイマ一本体2が載置されて、スイッチ1
8のいずれか1つが一定周期信号りの2周期以上オンさ
れると、入力回路からの信号Bnにまず正のシングルパ
ルスが得られ、このあとやや遅れて信号Cnに正のシン
グルパルスが発生し信号EnはHに立ち上る。
In this way, the timer body 2 is placed and the switch 1
When any one of 8 is turned on for two or more periods of a constant period signal, a positive single pulse is first obtained in the signal Bn from the input circuit, and then, after a slight delay, a positive single pulse is generated in the signal Cn. Signal En rises to H.

第6図は、各スイッチ18−2〜18−6に接続された
入力回路を除いたタイマーカラン・り2゜と、発音回路
22を示す。
FIG. 6 shows the timer ring 2° and the sound generation circuit 22 excluding the input circuits connected to each of the switches 18-2 to 18-6.

第6図において、タイマーカウンタ2oは、入力回路の
他に、発振器361分周器38,40゜秒カウンタ42
,44.分カウンタ46,48゜アンドゲート群50,
52.オアゲート54.56゜58、アンドゲート60
,62およびFF64を有する。
In FIG. 6, the timer counter 2o includes, in addition to the input circuit, an oscillator 361, a frequency divider 38, and a 40° second counter 42.
,44. Minute counter 46, 48° and gate group 50,
52. OR gate 54.56°58, AND gate 60
, 62 and FF64.

発振器36からの発振周波数は分周器38および40で
分周されて秒をカウントする秒カウンタ42.44にそ
れぞれに入力する。秒カウンタ42からのキャリー信号
は分カウンタ46に入力し、これによって分カウンタ4
6は分をカウントする。
The oscillation frequency from the oscillator 36 is divided by the frequency dividers 38 and 40 and input to second counters 42 and 44, respectively, which count seconds. The carry signal from second counter 42 is input to minute counter 46, which causes minute counter 4
6 counts minutes.

この分カウンタ46のカウント出力信号はアンドゲート
群50に入力しており、分カウンタ46が1分をカウン
トしたらアンドゲート5o−1にHの信号を入力し、2
分をカウントしたらアンドゲート50−2にHの信号を
入力する。同様に35+をカウントするとアントゲ−)
50−3に、4分をカウントするとアンドゲート50−
4に、5分をカウントするとアンドゲート5o−5に、
それぞれHの信号を入力するように構成されている。
The count output signal of the minute counter 46 is input to the AND gate group 50, and when the minute counter 46 counts 1 minute, an H signal is input to the AND gate 5o-1, and 2
After counting the minutes, an H signal is input to the AND gate 50-2. Similarly, if you count 35+, it's an anime game)
50-3, count 4 minutes, and gate 50-
4, counting 5 minutes, and gate 5o-5,
Each of them is configured to input an H signal.

また秒カウンタ44からのキャリー信号は分カウンタ4
8に入力し、これKよって分カウンタ48も分をカウン
トする。この分カウンタ46のカウント出力信号はアン
ドゲート群52に入力しており、分カウンタ48が1分
をカウントしたらアントゲ−)52−1にHの信号を入
力し、2分をカウントしたらアンドゲート52−2にH
の信号を入力する。同様に3分をカウントするとアンド
ゲート52−3に、4分をカウントするとアンドゲート
52−4に、5分をカウントするとアンドゲート52−
5に、それぞれHの信号を入力するように構成されてい
る。
Also, the carry signal from the second counter 44 is sent to the minute counter 4.
8, and the minute counter 48 also counts the minutes accordingly. The count output signal of the minute counter 46 is input to the AND gate group 52, and when the minute counter 48 counts 1 minute, an H signal is input to the AND gate 52-1, and when the minute counter 48 counts 2 minutes, the AND gate 52 -2 to H
Input the signal. Similarly, when counting 3 minutes, the AND gate 52-3, when counting 4 minutes, the AND gate 52-4, and when counting 5 minutes, the AND gate 52-3.
5, each is configured to input an H signal.

この他にアンドグー)50−1および5271には、第
5図に示される入力回路からの信号E1が入力し、アン
トゲ−)50−2および52−2には信号E2が、アン
ドゲート50−3および52−3には信号E、が、τン
ドゲー)50−4および52−4には信号E4が、そし
てアンドゲート50−5および52−5には信号E、が
入力する。この他さらにアンドゲート群50にはFF6
4の出力Qの信号が入力し、アンドゲート群52にはそ
の反転した信号が入力する。このアンドゲート群50゜
52の出力はオアゲート54に入力する。
In addition, a signal E1 from the input circuit shown in FIG. 5 is input to AND gates 50-1 and 5271, a signal E2 is input to AND gates 50-2 and 52-2, and A signal E is input to AND gates 52-3, a signal E4 is input to AND gates 50-4 and 52-4, and a signal E is input to AND gates 50-5 and 52-5. In addition to this, the AND gate group 50 has FF6
4 is inputted, and the inverted signal thereof is inputted to the AND gate group 52. The output of this AND gate group 50.degree. 52 is input to an OR gate 54.

一方、FF64のクロック人力φにはオアゲート58を
介して入力回路からの信号C1〜C3が入力しており、
FF64の出力Qはまたアンドゲート62へ入力し、ア
ンドゲート60には反転したFF64の出力Qの信号が
入力している。アンドゲート60,62には他にオアゲ
ート56を介した信号B1〜B、が入力している。そし
てアンドゲート60の出力は、分周器382秒カウンタ
42および分カウンタ46のリセット人力Rに入力し、
アンドゲート62の出力は、分周器409秒カウンタ4
4および分カウンタ48のリセット人力Rに入力してい
β0 また秒カウンタ44から入力回路へ一定周期信号りが入
力している。
On the other hand, signals C1 to C3 from the input circuit are input to the clock input φ of the FF 64 via the OR gate 58.
The output Q of the FF 64 is also input to the AND gate 62, and the inverted signal of the output Q of the FF 64 is input to the AND gate 60. Signals B1 to B via the OR gate 56 are also input to the AND gates 60 and 62. The output of the AND gate 60 is inputted to the frequency divider 382 and the reset manual R of the second counter 42 and the minute counter 46.
The output of the AND gate 62 is the frequency divider 409 second counter 4
4 and the human power R for resetting the minute counter 48 is input to β0.Also, a constant periodic signal is input from the second counter 44 to the input circuit.

発音回路22は、ゲート回路66、カウンタ68゜報知
回路70.アンドゲート72,74,76より成る。ゲ
ート回路66は、分周器38からの可聴周波数信号およ
び秒カウンタ42からの間欠周波数信号により、警報音
信号を形成する回路であり、この警報音信号はアンドゲ
ート76の一方に入力する。そしてカウンタ68は、ア
ンドゲート72を介した分カウンタ46からの一定信号
により、警報音発生時間をカウントするカウンタであり
、その出力は反転されてアンドゲート74の一方に入力
する。またカウンタ68のリセット人力Rにには、タイ
マーカウンタ20内のオアゲート58の出力が入力して
おり、入力回路からの信号の C1〜C5のいずれか1つに正のシングルパルスが発生
すれば、カウンタ68のカウント内容がクリアされるよ
うに構成されている。
The sound generation circuit 22 includes a gate circuit 66, a counter 68, and a notification circuit 70. It consists of AND gates 72, 74, and 76. The gate circuit 66 is a circuit that forms an alarm sound signal using the audible frequency signal from the frequency divider 38 and the intermittent frequency signal from the second counter 42, and this alarm sound signal is input to one side of the AND gate 76. The counter 68 is a counter that counts the alarm sound generation time based on a constant signal from the minute counter 46 via an AND gate 72, and its output is inverted and input to one of the AND gates 74. Further, the output of the OR gate 58 in the timer counter 20 is input to the reset manual R of the counter 68, and if a positive single pulse is generated in any one of the signals C1 to C5 from the input circuit, The count contents of the counter 68 are configured to be cleared.

一方カウンタ68の出力が入力しているアンドゲート7
4の他方にはタイマーカウンタ20内のオアゲート54
の出力が入力しており、アンドゲート74の出力はアン
ドゲート72,76の他方に入力にしている。
On the other hand, the AND gate 7 to which the output of the counter 68 is input
4 is the OR gate 54 in the timer counter 20.
The output of AND gate 74 is input to the other of AND gates 72 and 76.

以下この回路の動作を、第8図のタイムチャート図を用
いて説明する。
The operation of this circuit will be explained below using the time chart shown in FIG.

第1図に示すように、「5」を表示する表示体8−1が
印刷されたスイッチ板6−5を上面にむけて載置すると
、下面となるスイッチ板6−6は押圧され、スイッチ1
8−6はオンとなる。この結果まず最初に信号B6に正
のシングルパルスが得られる。該パルスはオアゲート5
6を介してアンドゲート60,62に入力する。この状
態において、FF64の出力Qの信号FがL′であれば
、アンドゲート60の出力Hにのみ信号B6と同相のシ
ングルパルスが得られ、これによって分周器38゜秒カ
ウンタ42および分カウンタ46のカウント内容はクリ
アされ、初期値からカウントを始める。
As shown in FIG. 1, when the switch board 6-5 on which the display 8-1 for displaying "5" is printed is placed facing upward, the switch board 6-6 on the bottom surface is pressed, and the switch board 6-5 is pressed. 1
8-6 is turned on. As a result, a positive single pulse is first obtained in the signal B6. The pulse is OR gate 5
6 to AND gates 60 and 62. In this state, if the signal F of the output Q of the FF 64 is L', a single pulse in phase with the signal B6 is obtained only at the output H of the AND gate 60, which causes the frequency divider 38° second counter 42 and minute counter The count contents of 46 are cleared and counting starts from the initial value.

このあとタイマ一本体2がそのままの載置状態であれば
、信号E6がHとなってアンドゲート50−5.52−
5に入力し、信号C0に正のシングルパルスの立ち上り
によりカウンタ68のカウント内容はクリアされ、FF
64の出力Qの信号FはLからHに立ち上り、この結果
アンドゲート50−5のみ開いた状態となる。
After this, if the timer main body 2 is placed in the same state, the signal E6 becomes H and the AND gate 50-5.52-
5, the count contents of the counter 68 are cleared by the rising edge of a positive single pulse on the signal C0, and the FF
The signal F of the output Q of 64 rises from L to H, and as a result, only the AND gate 50-5 becomes open.

この状態において、使用者が誤って側面となるスイッチ
板6−5を押圧したとしても、すぐに手を離せば、前に
述べたように、信号B、に正のシングルパルスのみが発
生するだけで、信号E3はHとならず、信号C3にも正
のシングルパルスが発生゛しない。そして信号B3に発
生したシングルパルスは、オアゲート56.アンドゲー
ト62を介して分周器409秒カウンタ442分カウン
タ48のカウント内容をクリアするだけで、かつ分カウ
ンタ48のカウント出力が入力しているアンドゲート群
52はこの時点で閉じているため、スイッチ板6−3を
誤って押したことによる誤動作は生じない。
In this state, even if the user accidentally presses the switch plate 6-5 on the side, as long as the user releases his/her hand immediately, only a positive single pulse will be generated in signal B, as described above. Therefore, the signal E3 does not become H, and no positive single pulse is generated in the signal C3. The single pulse generated in signal B3 is then transmitted to OR gate 56. By simply clearing the count contents of the frequency divider 409 second counter 442 and minute counter 48 via the AND gate 62, and the AND gate group 52 to which the count output of the minute counter 48 is input is closed at this point, No malfunction occurs due to erroneously pressing the switch plate 6-3.

一方分周器381秒カウンタ429分カウンタ46のカ
ウントが再開してから、1分経過する毎に、分カウンタ
46は、その出力をIn I21 l3114.Isの
順でLからHとする。したがって5分経過すると、分カ
ウンタ46の出力J5はHとなり、これに伴ってアント
ゲ−)50−5の出力J5.オアゲート54の出力には
Hとなる。このときカウンタ68のカウント内容はクリ
アされているから、その出力りはLとなるため、アンド
ゲート74の出力はHとなる。この結果アンドゲート7
6は開き、その出力Mには、ゲート回路66からの警報
音信号と同相の信号が得られ、報知回路76から警報音
が発生する。まだこれと同時に、アンドゲート72が開
き、カウンタ68は秒カウンタ46からの一定信号のカ
ウントを開始する。そして一定時間経過すると、カウン
タ68の出力りはHに立ち上るため、アンドゲート74
の出力はLとなり、アンドゲート76は閉じて警報音は
停止する。
On the other hand, every minute that passes after the frequency divider 381 second counter 429 minute counter 46 restarts counting, the minute counter 46 outputs its output to In I21 l3114. From L to H in the order of Is. Therefore, when 5 minutes have passed, the output J5 of the minute counter 46 becomes H, and accordingly, the output J5. The output of the OR gate 54 becomes H. At this time, since the count content of the counter 68 has been cleared, its output becomes L, and therefore the output of the AND gate 74 becomes H. This result and gate 7
6 is opened, a signal in phase with the alarm sound signal from the gate circuit 66 is obtained at its output M, and an alarm sound is generated from the notification circuit 76. Still at the same time, AND gate 72 opens and counter 68 begins counting the constant signal from seconds counter 46. Then, after a certain period of time has elapsed, the output of the counter 68 rises to H, so the AND gate 74
The output becomes L, the AND gate 76 closes, and the alarm sound stops.

このように、タイマ一本体2を「5」を表示する表示体
8−1が印刷されたスイッチ板6−1を上面にして載置
すると、自動的にタイマ一時間は5分に号定されタイマ
ーカウントを開始する0したがって、これから設定時間
の5分後警報音が発生する。
In this way, when the timer main body 2 is placed with the switch board 6-1 on which the display 8-1 displaying "5" is printed facing upward, the timer one hour is automatically set to 5 minutes. 0 to start the timer count Therefore, an alarm will sound 5 minutes after the set time.

このあと、「3」を表示した表示体8−3が印刷された
スイッチ板6−3を上面にして載置すると、スイッチ板
6−5が押圧されてスイッチ18−5がオンする。この
結果信号Bsに正のシングルパルスが発生し、該パルス
はオアゲート56.アンドゲート62を介して分周器4
0.秒カウンタ44、分カウンタ48のリセット入力R
に入力し、これらのカウント内容をクリアし、新たにカ
ウントを開始する。そしてこのあと、信号E3はHとな
り、信号C8には正のシングルパルスが発生する。
Thereafter, when the switch board 6-3 on which the display body 8-3 displaying "3" is printed is placed with the switch board 6-3 facing upward, the switch board 6-5 is pressed and the switch 18-5 is turned on. This results in a single positive pulse on signal Bs, which pulse is transmitted to OR gate 56. Frequency divider 4 via AND gate 62
0. Reset input R for second counter 44 and minute counter 48
, clear these count contents, and start counting anew. After this, the signal E3 becomes H, and a positive single pulse is generated in the signal C8.

これKよってカウンタ68委社クリアされてその出力り
はLとなり、またFF64の出力Qの信号FはLとなる
。これによって、アンドゲート52−3のみ開いた状態
となる。
As a result, the counter 68 is cleared and its output becomes L, and the signal F of the output Q of the FF 64 becomes L. As a result, only the AND gate 52-3 is left open.

分周器402秒カウンタ449分カウンタ48がカウン
トを再開してから3分経過すると、分カウンタ48の出
力N3がHとなり、これに伴ってアンドゲート52−3
の出力03.オアゲート54の出力にもHとなり、前と
同様な動作で警報音が一定時間発生する。
Frequency divider 402 Second counter 449 When three minutes have passed since the minute counter 48 restarted counting, the output N3 of the minute counter 48 becomes H, and accordingly, the AND gate 52-3
Output 03. The output of the OR gate 54 also becomes H, and an alarm sound is generated for a certain period of time in the same manner as before.

このように、「3」を表示した表示体8−3を上面にし
てタイマ一本体2を載置すると、タイマ一時間は3分に
設定されると同時にタイマーカウントを開始する。
In this way, when the timer main body 2 is placed with the display 8-3 displaying "3" facing upward, the timer 1 hour is set to 3 minutes and the timer starts counting at the same time.

第3図に示すように、「OFF」と表示された表示体8
−6を上面にして載置すると、スイッチ板6−1が押圧
されるが、このときは、信号B、〜B、、 c、〜C!
、El〜E、には何も発生しない。したがってこの場合
はタイマーは動作しない。
As shown in FIG. 3, the display 8 displays "OFF".
When the switch plate 6-1 is placed with -6 facing upward, the switch plate 6-1 is pressed, but at this time, the signals B, ~B,, c, ~C!
, El to E, nothing occurs. Therefore, the timer does not operate in this case.

このように、本実施例によれば、設定しようとするタイ
マ一時間が表示されている表示体8が印刷されている面
を上面として載置するだけで、所望のタイマ一時間が設
定されると同時にタイマーがセットされるため、操作ス
イッチやそれらのめんどうな操作が全く必要でなくなる
In this way, according to this embodiment, the desired timer hour can be set by simply placing the display 8 with the printed side facing upward. At the same time, a timer is set, so there is no need for operating switches or their cumbersome operations.

また、第5図に示す入力回路には、チャタリング防止回
路24.FF30およびアンドゲート34によって、一
定時間以上1つのスイッチ18がオンされ続けなければ
、タイマ一時間の設定およびタイマーセットが行なわれ
ないようになっているため、使用者が誤ってスイッチ板
6を押圧したとしても誤動作が生じたりしない。そして
タイマ一時間をカウントするカウンタ群は2組あり、そ
のうち一方のカウンタ群がタイマ一本体2が載置されて
からすぐにカウントを開始するようになっているため、
入力回路にてスイッチ18のオン動作が誤動作かどうか
の判別をする時間を設けても、これによってタイマー設
定時間が狂うこともない。
The input circuit shown in FIG. 5 also includes a chattering prevention circuit 24. Since the FF 30 and the AND gate 34 prevent the timer from being set to one hour and setting the timer unless one switch 18 remains on for a certain period of time, the user may accidentally press the switch plate 6. Even if you do so, no malfunction will occur. There are two sets of counters that count one hour of the timer, and one of the counters starts counting immediately after the timer body 2 is placed.
Even if the input circuit provides time for determining whether the ON operation of the switch 18 is a malfunction, the timer setting time will not be disturbed by this.

また、設定されるタイマ一時間は、載置状態において、
正六面体で構成されるタイマ一本体2の上面を見ればひ
とめでわかる。
In addition, the timer set for one hour is set when the timer is placed in the
This can be seen at a glance by looking at the top surface of the timer main body 2, which is made up of a regular hexahedron.

さらに本実施例においては、正六面体で構成するタイマ
一本・体2の一面に、タイマ一時間を0分に設定、つま
りタイマーを動作させないrQFF」の面を設けている
ので、通常タイマーを必要としない時、あるいはタイマ
ーを途中で停止させる時などは、「OFF」と表示する
表示体8−6が印刷されている面を上面に向ければよい
0本実施例においては、タイマ一本体の載置状態に対応
してオン操作されるスイッチ群を、各面に突出して設け
られたスイッチ板6を押圧することによりオン操作され
るスイッチ18を設けているが、他のスイッチ、例えば
タイマ一本体の載置状態に対応してそれぞれオン操作さ
れる重力スイッチを設けることも実施可能であり、また
各面にタッチスイッチを設けてもよい。
Furthermore, in this embodiment, one side of the timer body 2, which is made up of a regular hexahedron, is provided with a side that says "rQFF" which sets the timer hour to 0 minutes, that is, does not operate the timer, so a timer is normally not required. If you do not want to use the timer, or if you want to stop the timer midway, you can simply turn the side on which the display 8-6 that says "OFF" is printed face up. The switches 18 are turned on by pressing the switch plate 6 protruding from each side, and other switches, such as the timer body, are provided. It is also possible to provide a gravity switch that is turned on depending on the placement state of the device, or a touch switch may be provided on each surface.

また本実施例においては、タイマ一本体を正六面体で構
成しているが、この正六面体に限らずすべての各面に対
して必ず平行な面を1つ有する他の正多面体で構成する
ことも実施可能である。
Furthermore, in this embodiment, the timer main body is constructed of a regular hexahedron, but it is not limited to this regular hexahedron, but may be constructed of other regular polyhedrons that have one face that is always parallel to all the faces. It is possible to implement.

さらに本実施例においては、タイマ一時間を表示する表
示体8を載置状態において上面となるスイッチ板6に印
刷しているが、これら表示体8は、他の面に設けてもよ
く、また表示体8は印刷でなく、液晶などの電子光学的
表示素子で構成してもよい。
Furthermore, in this embodiment, a display 8 for displaying one hour of the timer is printed on the switch board 6, which becomes the top surface when placed, but the display 8 may be provided on another surface. The display body 8 may be composed of an electro-optical display element such as a liquid crystal instead of printing.

以上述べたように、本発明によれば、タイマ一本体をす
べての各面に対して必ず平行の面を1つ態に対応してそ
れぞれオン操作されるスイッチ群と、該スイッチ群の1
つがオン操作されることによってカウントを開始し、か
つオン操作される各スイッチによってカウント時間が異
なるように構成されたタイマーカウンタと、タイマーカ
ウンタからの出力信号によって警報音を発生する発音回
路と、を有することにより、タイマ一本体の載置状態を
変えるだけで、タイマ一時間の設定およびタイマーセン
トが同時にでき、従来あった操作スイッタや、それらの
めんどうな操作はまったく必要でなくなり、非常に使い
勝手のよいタイマーが提供できる。また、設定されたタ
イマ一時間はタイマ一本体を構成する多面体の一面に表
示されるため、設定されたタイマ一時間も容易に認識す
ることができる。
As described above, according to the present invention, there are a group of switches that are turned on in correspondence to one plane that is parallel to all the planes of the timer main body, and one of the switches of the switch group.
a timer counter that starts counting when a switch is turned on and whose counting time differs depending on each switch that is turned on; and a sound generation circuit that generates an alarm sound in response to an output signal from the timer counter. With this feature, you can set the timer for one hour and set the timer center at the same time just by changing the mounting state of the timer body, eliminating the need for conventional operation switches and their troublesome operations, making it extremely easy to use. A good timer can be provided. Further, since the set timer one hour is displayed on one side of the polyhedron constituting the timer body, the set timer one hour can also be easily recognized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図および第3図は、本発明の一実施例にか
かるタイマーの斜視図、 第4図は、内部回路を省略して各スイッチ板6下に設け
られているスイッチ構成を示した第1図のA−A線断面
図、 第5図は、本発明の実施例におけるタイマーカウンタ内
の入力回路を示す回路図、 第6図は、各スイッチに接続される入力回路を除いたタ
イマーカウンタ、発音回路の回路図、・第7図は、第5
図におけるタイムチャート図、第8図は、第6図におけ
るタイムチャート図。 2・・・・・・・・・タイマ一本体、 4・・・・・・・・・枠体、 6・・・・・・・・・スイッチ板、 8・・・・・・・・・表示体、 18・・・・・・・・・スイッチ、 20・・・・・・・・・タイマーカウンタ、22・・・
・・・・・・発音回路。 以上 特許出願人    リズム時計工業株式会社36 第1図 B 第2v −3 4因
1, 2, and 3 are perspective views of a timer according to an embodiment of the present invention, and FIG. 4 shows the switch configuration provided under each switch plate 6 with the internal circuit omitted. FIG. 5 is a circuit diagram showing the input circuit in the timer counter in the embodiment of the present invention, and FIG. 6 is a cross-sectional view taken along the line A-A in FIG. The circuit diagram of the timer counter and sound generation circuit, Figure 7 is
FIG. 8 is a time chart diagram in FIG. 6. 2... Timer body, 4... Frame, 6... Switch board, 8...... Display body, 18... Switch, 20... Timer counter, 22...
...pronunciation circuit. Patent applicant: Rhythm Watch Industry Co., Ltd. 36 Figure 1B 2v-3 4 reasons

Claims (1)

【特許請求の範囲】 (1)すべての各面に対して必ず平行の面を1つ有する
多面体で構成され、さらに該多面体の載置状態に対応し
てそれぞれオン操作されるスイッチ群と、該スイッチ群
の少なくとも1つがオン操作されることによってカウン
トを開始しかつオン操作される各スイッチによってカウ
ント時間が異なるように構成されたタイマーカウンタと
、タイマーカウンタからの出力信号によって警報音を発
生する発音回路と、を有し、かつ多面体の各面にタイマ
ーカウンターのカウント時間に対応する表示体を設ける
ことにより、多面体の載置状態に対応してタイマ一時間
が設定およびタイマーセントが成され、多面体の少なく
とも一面に前記表示体によりタイマ一時間表示を為すこ
とを特徴とするタイマー。 (2、特許請求の範囲第1項記載において、タイマーカ
ウンタが、各スイッチがそれぞれオン操作されることに
よって交互にカウントを開始しかつオン操作される各ス
イッチによってカウント時間が異なるように構成された
2個のカウンタ群から成ることを特徴とするタイマー。 (3)特許請求の範囲第1項または第2項記載において
、多面体の載置状態に対応して設定されるタイマーカウ
ンタのカウント時間が、多面体の載置面と平行となる面
上の表示体で表示されることを特徴とするタイマー。 (4)%許請求の範囲第1項、第2項または第3項記載
において、多面体が正六面体であることを特徴とするタ
イマー〇
[Scope of Claims] (1) A group of switches that are composed of a polyhedron having one face that is always parallel to all the faces, and that are turned on depending on the state in which the polyhedron is placed; A timer counter that starts counting when at least one of the switches is turned on and whose counting time differs depending on each switch that is turned on; and a sound generator that generates an alarm sound based on an output signal from the timer counter. By having a circuit and providing a display corresponding to the count time of the timer counter on each side of the polyhedron, one hour of the timer can be set and the timer center can be set according to the placement state of the polyhedron, and the polyhedron can be A timer, characterized in that the display body displays a one-hour timer on at least one side of the timer. (2. In claim 1, the timer counter is configured to start counting alternately when each switch is turned on, and the counting time is different depending on each switch that is turned on. A timer comprising two counter groups. (3) In claim 1 or 2, the count time of the timer counter that is set corresponding to the mounting state of the polyhedron is A timer characterized in that the display is displayed on a surface parallel to the surface on which the polyhedron is placed. A timer characterized by its hexahedral shape〇
JP19522981A 1981-12-03 1981-12-03 Timer Granted JPS5896271A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19522981A JPS5896271A (en) 1981-12-03 1981-12-03 Timer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19522981A JPS5896271A (en) 1981-12-03 1981-12-03 Timer

Publications (2)

Publication Number Publication Date
JPS5896271A true JPS5896271A (en) 1983-06-08
JPS6237350B2 JPS6237350B2 (en) 1987-08-12

Family

ID=16337617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19522981A Granted JPS5896271A (en) 1981-12-03 1981-12-03 Timer

Country Status (1)

Country Link
JP (1) JPS5896271A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9547281B2 (en) * 2015-01-05 2017-01-17 Kim Rubin Electronic timer
US20170115639A1 (en) * 2015-01-05 2017-04-27 Kim Rubin Electronic timer
US20190302702A1 (en) * 2015-01-05 2019-10-03 Kim Rubin Electronic timer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9547281B2 (en) * 2015-01-05 2017-01-17 Kim Rubin Electronic timer
US20170115639A1 (en) * 2015-01-05 2017-04-27 Kim Rubin Electronic timer
US20190302702A1 (en) * 2015-01-05 2019-10-03 Kim Rubin Electronic timer
US10520899B2 (en) * 2015-01-05 2019-12-31 Kim Rubin Electronic timer

Also Published As

Publication number Publication date
JPS6237350B2 (en) 1987-08-12

Similar Documents

Publication Publication Date Title
CH615320B (en) TIME AND INTERVAL INFORMATION MEASURING ELECTRONIC CLOCK.
US4034551A (en) Safety feature for function control circuit
JPS5896271A (en) Timer
SE7702839L (en) DIGITAL, ELECTRONIC CLOCK WITH ALARM DEVICE
US4095410A (en) Alarm electronic timepiece
CN103217893A (en) Vibrating-type digital watch for deaf and blind persons
JPS6015901B2 (en) time measuring device
US4110966A (en) Electronic timepiece with stop watch
JPS5824758B2 (en) Denshikōgaku Hiyōjidokei
US7206260B1 (en) Interval timer
JPH0217354Y2 (en)
FR2475756B1 (en) WATCH PROVIDED WITH A COMPUTER
JPS641680Y2 (en)
JPS62100684A (en) Mode selector of electronic timepiece
JPS5872092A (en) Watch for blind person
FR2388331A1 (en) ELECTRONIC WATCH
JPS5863885A (en) Timepiece for blind
JPH0643759Y2 (en) Clock with stopwatch device
JPS6018028B2 (en) Electronic clock with alarm
JPS6134636B2 (en)
GB1446245A (en) Electronic timepiece
JPS58172573A (en) Digital time piece with game playing function
JPS5825995B2 (en) Long-lived lizardfish
JPS59195184A (en) Electronic analog watch provided with stop watch
JPS6014238Y2 (en) alarm clock