JPS5835287B2 - computing device - Google Patents

computing device

Info

Publication number
JPS5835287B2
JPS5835287B2 JP53164810A JP16481078A JPS5835287B2 JP S5835287 B2 JPS5835287 B2 JP S5835287B2 JP 53164810 A JP53164810 A JP 53164810A JP 16481078 A JP16481078 A JP 16481078A JP S5835287 B2 JPS5835287 B2 JP S5835287B2
Authority
JP
Japan
Prior art keywords
computing device
test
memory
identification data
test program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53164810A
Other languages
Japanese (ja)
Other versions
JPS5591042A (en
Inventor
修 小市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP53164810A priority Critical patent/JPS5835287B2/en
Publication of JPS5591042A publication Critical patent/JPS5591042A/en
Publication of JPS5835287B2 publication Critical patent/JPS5835287B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 本発明はメモリを内蔵したマイクロコンピュータ等の計
算装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a computing device such as a microcomputer with a built-in memory.

マイクロコンピュータ、特にワンチップマイクロコンピ
ュータ等に於いてはパッケージ内に演算回路やROM
(Read 0nly Memory )、RAM(R
andom Access Memory )等のメモ
リが内蔵されている。
Microcomputers, especially one-chip microcomputers, have arithmetic circuits and ROM inside the package.
(Read 0nly Memory), RAM (R
It has built-in memory such as andom Access Memory).

このようなマイクロコンピュータにおいては演算回路等
の回路形式は全く同じでも、用途に応じてROMの内容
のみが異なる場合が多々ある。
In such microcomputers, even if the circuit format of the arithmetic circuits and the like is exactly the same, only the contents of the ROM often differ depending on the application.

このような場合にマイクロコンピュータのメーカは回路
形式によって機種番号をパッケージ表面等に銘記するの
が普通であり、用途種別をも併記することはあまりない
In such cases, microcomputer manufacturers usually mark the model number on the surface of the package depending on the circuit type, and rarely also write the type of application.

従ってメーカにおいてはマイクロコンピュータを用途別
に別個の容器に入れて管理をするが入手を介して分ける
ために一つの用途のマイクロコンピュータを入れた容器
中に他の用途のマイクロコンピュータか混入する事態も
考えられる。
Therefore, manufacturers manage microcomputers by placing them in separate containers for each purpose, but in order to separate the microcomputers through acquisition, there is a possibility that a container containing a microcomputer for one purpose may be mixed with a microcomputer for another purpose. It will be done.

この状態で、完成したマイクロコンピュータの試験をそ
の用途別のテストプログラムによって行なうと、マイク
ロコンピュータとしての機能は完全であるにもかかわら
ず、たまたま誤って混入したマイクロコンピュータにつ
いてはテストフログラムが適当でないために不良品と判
定されてしまつO 本発明はこのような点に鑑みて成されたものであり、計
算装置に簡単な構成により、計算装置の識別が適確に行
なわれる計算装置を提供することを目的とする。
In this state, when the completed microcomputer is tested using a test program specific to its intended use, the test program is not suitable for the microcomputer that happened to be mixed in, even though the microcomputer functions are complete. The present invention has been made in view of these points, and it is an object of the present invention to provide a computing device that can accurately identify the computing device with a simple configuration. The purpose is to

このような本発明の特徴は、メモリを内蔵した計算装置
において、該メモリの一部領域に該計算装置の識別デー
タを記憶し、該識別データに基づいて、予め用意された
複数のテストプログラムの選択信号を出力し、該複数の
テストプログラムの内、該計算装置用のテストフログラ
ムが選択されて該テストプログラムにより該計算装置の
テストが行われるようにしたことにある。
Such a feature of the present invention is that in a computing device with a built-in memory, identification data of the computing device is stored in a partial area of the memory, and a plurality of test programs prepared in advance are executed based on the identification data. A selection signal is output, a test program for the computing device is selected from among the plurality of test programs, and the computing device is tested by the test program.

以下、図面を参照して本発明を説明する。The present invention will be described below with reference to the drawings.

第1図は本発明に関わる計算装置の構成を示す概略図で
ある。
FIG. 1 is a schematic diagram showing the configuration of a computing device related to the present invention.

図において1は計算装置、2はインストラクションデコ
ーダ、3は制御ユニット、4はROM。
In the figure, 1 is a computing device, 2 is an instruction decoder, 3 is a control unit, and 4 is a ROM.

5はRAM16はレジスタ、7は演算ユニット、8は出
力専用ボート、9は入出力ポートである。
5 is a RAM 16, a register, 7 is an arithmetic unit, 8 is an output-only port, and 9 is an input/output port.

計算装置1の動作の概略は次の通りである。An outline of the operation of the computing device 1 is as follows.

即ち、ROM4に記憶されている各種命令はインストラ
クションデコーダ2によってデコードされ、制御ユニッ
ト3に入力される。
That is, various instructions stored in the ROM 4 are decoded by the instruction decoder 2 and input to the control unit 3.

これを受けた制御ユニット3は命令に応じた動作を行な
うように計算装置1内の各機能ユニットを制御する。
Upon receiving this command, the control unit 3 controls each functional unit within the computing device 1 to perform an operation according to the command.

一方、外部からのデータは入出力ポート9から入力し、
RAM5に記憶されたり、演算ユニット7においてRA
M5から読出されたデータとの演算が行なわれ、その結
果はレジスタ6に蓄積された後RAM5に記憶されたり
、直接出力専用ポート8から出力される。
On the other hand, external data is input from input/output port 9,
It is stored in RAM 5 or in RAM in arithmetic unit 7.
An operation is performed on the data read from M5, and the result is accumulated in register 6 and then stored in RAM 5 or output directly from output-only port 8.

本発明による計算装置においては、内蔵されたメモリ例
えばROM4の、情報が書込まれていない領域4′にこ
の計算装置を識別するためのデータを書込んでおく。
In the computing device according to the present invention, data for identifying the computing device is written in an area 4' of a built-in memory, such as a ROM 4, where no information is written.

従って、この計算装置の試検を行なう場合には計算装置
1を、ROMの内容を直接読出すモードに切替えて経路
aを介してこの識別データを出力し、種別を識別するこ
とによりこれに適したテストプログラムを用いて適確に
試験を行なうことができる。
Therefore, when performing a trial test of this computing device, the computing device 1 is switched to a mode that directly reads the contents of the ROM, outputs this identification data via path a, and identifies the type. Tests can be performed accurately using a test program.

第2図は上記本発明を用いた計算装置の試験システムの
一例を示すブロック図である。
FIG. 2 is a block diagram showing an example of a testing system for a computing device using the present invention.

いま、計算装置1のROMから識別データを読出しデコ
ーダ21に入力する。
Now, identification data is read from the ROM of the computing device 1 and input to the decoder 21.

デコーダ21では入力データがあるとこれを記憶装置2
2に格納されている各種別のテストプログラム23〜2
6の選択信号に変換する。
When there is input data, the decoder 21 stores it in the storage device 2.
Various test programs 23 to 2 stored in 2
6 selection signal.

したがって計算装置1のROMから読み出した識別デー
タが例えばテストプログラム23に対応するものであれ
ばデコーダ21ではテストプログラム23の選択信号を
出力するので、記憶装置22からはテストプログラム2
3が読出され、これを制御装置21のメモリ28に蓄積
する。
Therefore, if the identification data read from the ROM of the computing device 1 corresponds to, for example, the test program 23, the decoder 21 outputs a selection signal for the test program 23, so that the test program 2
3 is read out and stored in the memory 28 of the control device 21.

制御装置では蓄積されたテストプログラム23に基づい
て試験装置29を制御し、試験装置29から計算装置1
に対してこの計算装置の種別に応じた試験条件が印加さ
れる。
The control device controls the test device 29 based on the accumulated test program 23, and the test device 29 controls the calculation device 1.
Test conditions according to the type of this computing device are applied to the calculation device.

また計算装置1からは入力条件に対応する出力が試験装
置29に与えられ、試験装置29ではこの出力に基づい
て計算装置1の良否を判定し、その旨の表示を行なう。
Further, the computing device 1 provides an output corresponding to the input conditions to the testing device 29, and the testing device 29 determines whether the computing device 1 is good or bad based on this output, and displays a display to that effect.

このような試験システムにより計算装置の試験を自動的
に行なうことができる。
Such a test system allows testing of computing devices to be performed automatically.

以上説明したように、本発明によればメモリを内蔵した
計算装置においてこのメモリの空領域にこの計算装置を
識別するための識別データを記憶しておくために計算装
置の試験に際して、誤りなくこの計算装置の種別に応じ
たテストプログラムが選択されるので、機能は完全であ
るにもかかわらず、テストプログラムが別種のものであ
るために不良と判定されてしまうような事態が回避され
る已 尚、上記の実施例では識別データをROMに記憶してい
たが、RAM等他のメモリに記憶させておいてもよい。
As explained above, according to the present invention, in order to store identification data for identifying the computing device in an empty area of the memory in a computing device with a built-in memory, it is possible to store identification data for identifying the computing device without error when testing the computing device. Since the test program is selected according to the type of computing device, it is possible to avoid a situation where the test program is determined to be defective because it is of a different type even though the function is complete. In the above embodiment, the identification data is stored in the ROM, but it may be stored in another memory such as a RAM.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による計算装置の一実施例を示す図、第
2図は本発明を適用した計算装置の試験システムの1例
を示す図である。 図において1は計算装置、4はROM、5はRAM、2
3〜26はテストプログラムを示す。
FIG. 1 is a diagram showing an embodiment of a computing device according to the present invention, and FIG. 2 is a diagram showing an example of a testing system for computing devices to which the present invention is applied. In the figure, 1 is a computing device, 4 is a ROM, 5 is a RAM, 2
3 to 26 indicate test programs.

Claims (1)

【特許請求の範囲】[Claims] 1 メモリを内蔵した計算装置において、該メモリの一
部領域に該計算装置の識別データを記憶し、該識別デー
タに基づいて、予め用意された複数のテストプログラム
の選択信号を出力し、該複数のテストプログラムの内、
該計算装置用のテストプログラムが選択されて、該テス
トプログラムにより該計算装置のテストが行われるよう
にしたことを特徴とする計算装置。
1. In a computing device with a built-in memory, identification data of the computing device is stored in a partial area of the memory, and based on the identification data, a selection signal of a plurality of test programs prepared in advance is outputted, and the plurality of test programs are outputted based on the identification data. Of the test programs,
A computing device characterized in that a test program for the computing device is selected and the computing device is tested by the test program.
JP53164810A 1978-12-28 1978-12-28 computing device Expired JPS5835287B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53164810A JPS5835287B2 (en) 1978-12-28 1978-12-28 computing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53164810A JPS5835287B2 (en) 1978-12-28 1978-12-28 computing device

Publications (2)

Publication Number Publication Date
JPS5591042A JPS5591042A (en) 1980-07-10
JPS5835287B2 true JPS5835287B2 (en) 1983-08-02

Family

ID=15800339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53164810A Expired JPS5835287B2 (en) 1978-12-28 1978-12-28 computing device

Country Status (1)

Country Link
JP (1) JPS5835287B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60225959A (en) * 1984-04-25 1985-11-11 Ascii Corp Multiple-function cpu
JPH04133129A (en) * 1990-09-26 1992-05-07 Yamatake Honeywell Co Ltd Electronic equipment provided with memory
US5790834A (en) * 1992-08-31 1998-08-04 Intel Corporation Apparatus and method using an ID instruction to identify a computer microprocessor

Also Published As

Publication number Publication date
JPS5591042A (en) 1980-07-10

Similar Documents

Publication Publication Date Title
KR940001146B1 (en) System for checking comparision check function of information processing apparatus
JPS5835287B2 (en) computing device
JP2627751B2 (en) IC test system
JPS6234261A (en) Supervisory unit for access state of memory
JPH0250495B2 (en)
JPS5840422Y2 (en) General purpose control device
JPS5849899B2 (en) Test method for data processing equipment
JPH0147811B2 (en)
JPS5844419Y2 (en) data channel device
JPH0217552A (en) Performance data measuring system
JPS63315971A (en) Ic testing system
JPS6238746B2 (en)
JPS6051955A (en) Numerical control device
JPS59211157A (en) Magnetic memory
JPS6212541B2 (en)
JPS6156525B2 (en)
JPS5915876A (en) Apparatus for storing circuit operation
JPH02216565A (en) Memory testing device
JPH06110735A (en) Microprogram controller
JPS6375848A (en) Debugging log recording system
JPS645342B2 (en)
JPS6020765B2 (en) logical device
JPS61233834A (en) Microprogram processor
JPH03282632A (en) Static data recording mechanism
JPH01163860A (en) Input/output controller