JPS5829239A - Data transmission system - Google Patents

Data transmission system

Info

Publication number
JPS5829239A
JPS5829239A JP12792781A JP12792781A JPS5829239A JP S5829239 A JPS5829239 A JP S5829239A JP 12792781 A JP12792781 A JP 12792781A JP 12792781 A JP12792781 A JP 12792781A JP S5829239 A JPS5829239 A JP S5829239A
Authority
JP
Japan
Prior art keywords
data
buffer
data transmission
transmission
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12792781A
Other languages
Japanese (ja)
Inventor
Hidenori Yamazaki
山崎 秀範
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP12792781A priority Critical patent/JPS5829239A/en
Publication of JPS5829239A publication Critical patent/JPS5829239A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/02Arrangements for detecting or preventing errors in the information received by diversity reception

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

PURPOSE:To change a mode of data transmission to a terminal device freely by using a function selection signal transmitted from the side of a data transmitter to the side of the terminal device. CONSTITUTION:When a function code shows a high-reliability data transmission mode, outputs of gate circuits 81 and 82 are supplied to a comparing circuit 10, which compares and collates data transmitted through two systems of transmission lines 111 and 112 mutually; when the comparing circuit 10 outputs a coincidence signal, a control circuit 7 detects it to switch the gate circuits 81 and 82, thereby outputting data to receiving buffers 91 and 92. When the function mode shows a high-speed data transmission mode, the data collation by the comparing circuit 10 is not performed and the output of the gate circuit 81 and that of the gate circuit 82 are supplied to the receiving buffer 92 alternately and outputted together. Further, when it shows an independent data transmission mode by those two systems, the receiving buffers generate outputs separately.

Description

【発明の詳細な説明】 本発明は伝送側からの機能選択信号により、端末装置の
機能を選択できるようにしたり−タ伝送システムに関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data transmission system in which a function of a terminal device can be selected by a function selection signal from a transmission side.

一般に2系統のデータ伝送系がある場合において、双方
のり−タ伝送系にりいて同じ情報を伝送し、双方の受信
苧−夕が一致したときにのみその受信データを出力する
ようにすれば、伝送されるデータの信頼性が著しく向上
することが知られている。しかしながら、周囲の雑音環
境等が余り悪くない場合には、わざわ、ざ冨系統のデー
タ伝送系について同一の情報を伝送するよりは、1つの
情報を2系統にそれぞれ分担させて伝送した方がり−タ
伝送適度が高くなるものである。そこで従来から、周囲
の雑音環境の曳し悪しに応じてデータ伝送速度を高くす
るか、あるいはデータ伝送速度を遍くして代わりに伝送
されるデータの信頼性を高くするかのいずれかを選択す
るという方式が使用されている。しかしながら、従来こ
のようなデータ伝送の態様を変更するためには、端末装
置の仕様をその都度変更する必要があり、端末装置自体
を交換するか、あるいは端末装置の側に設けられ九切換
スイッチを手動で切り換え九りすゐ必要があり、操作が
面倒であるという欠点があった。
In general, when there are two data transmission systems, if the same information is transmitted through both router transmission systems and the received data is output only when the reception speeds of both sides match, It is known that the reliability of transmitted data is significantly improved. However, if the surrounding noise environment is not too bad, it is better to transmit one piece of information by dividing it into two data transmission systems, rather than going to the trouble of transmitting the same information using multiple data transmission systems. - The moderation of data transmission is increased. Conventionally, therefore, the choice has been made to either increase the data transmission speed depending on the noise level of the surrounding environment, or to make the data transmission speed uniform and instead increase the reliability of the transmitted data. The method is used. However, conventionally, in order to change the mode of data transmission, it is necessary to change the specifications of the terminal device each time, and the terminal device itself must be replaced, or a switch installed on the side of the terminal device must be replaced. The drawback was that it required manual switching, making operation cumbersome.

本発明は従来例のこのような欠点を解消するために為さ
れたものであり、データ送信装置の側から端末装置の側
に伝送される機能選択信号によって端末装置へのデータ
伝送の態様を自由に変更することがで龜るようにしたり
−タ伝送システムを!I供することを目的とするもので
ある。
The present invention has been made in order to eliminate such drawbacks of the conventional example, and allows the mode of data transmission to the terminal device to be freely controlled by a function selection signal transmitted from the data transmitting device side to the terminal device side. You can change it to slow down or change the transmission system! It is intended to serve the public.

以下本発明の構成を図示実施例について説明する。11
1図は本発明のり−タ伝送システムの全体構成を示すも
のであり、同図において(1)はデータ送信装置、(2
1)(z*)はデータ受信装置である。データ受信装置
(21)(2富)Fiダータバッファ(31)(3りと
7アンクシヨシヂコー4 (4t)(4t)とから構成
されており、データ送信装置+1)から送られて来るデ
ータはシフトレジスタよりなるデータバッファ(31)
(31)に一旦読み込まれるものである。第2図はデー
タ送信装置+1)から送られて来るり−タ信号のフォー
マットを示しており、同図に示すようにデータ信号の先
頭部分には機能選択信号たるファンクションコードと9
−夕数Nに関する情報とが配置されており、さらにその
後に、データ数Nと同数のN個のデータ群が配置されて
いる。データ受信装置(21)(2g)内のデータバッ
ファ(31)(3,)は第2図に示すような一連のり−
タ信号のうち、先頭部分にあ゛るファンクションコード
とデータ数Nとを読み込んで、ファシクショシダコータ
(4+)(4,)に送り、このファンクションコード(
41)(41)によってファンクシ3′Jコードを解読
する。解読された情報は、データ受信装置 (21)(
2,)と共に端末装置(6)を構成すゐ端末コント0ニ
ラ鬼・)内の制御回路(7)K入力される。制御回路(
1)はデータバッファ(3θ(3I)とゲート回路(S
t)(St)および受信バッファ(L)(9t)をそれ
ぞれファンクシヨーJjjIコータ(4υ(4,)の出
力に応じて動作制御するものである。
The configuration of the present invention will be described below with reference to illustrated embodiments. 11
Figure 1 shows the overall configuration of the router transmission system of the present invention, in which (1) represents a data transmitter, (2)
1) (z*) is a data receiving device. Data receiving device (21) (2 rich) Fi data buffer (31) (consisting of 3 ri and 7 anchors 4 (4t) (4t), data sent from data transmitting device + 1) is a data buffer (31) consisting of a shift register.
(31) is read once. Figure 2 shows the format of the router signal sent from the data transmitter +1).As shown in the figure, the beginning of the data signal includes a function code and a
- information regarding the number of evenings N, and after that, N data groups, the same number as the number N of data, are arranged. The data buffers (31) (3,) in the data receiving device (21) (2g) are arranged in a series of buffers as shown in FIG.
The function code and the number of data N at the beginning of the data signal are read and sent to the fascicator coater (4+) (4,), and this function code (
41) Decipher the Fancy 3'J code by (41). The decoded information is sent to the data receiving device (21) (
The control circuit (7)K in the terminal control circuit (7) is input to the terminal device (6) which together with the terminal control circuit (2,) constitutes the terminal device (6). Control circuit (
1) is a data buffer (3θ (3I)) and a gate circuit (S
t) (St) and the reception buffer (L) (9t), respectively, are controlled in accordance with the output of the funxio JjjI coater (4υ(4,)).

さらに−は比較回路であって、高信頼性9−夕伝送で一
ドのときに、2系統の伝送線(llt)(llt)を介
して伝送されて龜たデータの照合を行表うものでToゐ
Furthermore, ``-'' is a comparison circuit that compares the data that is transmitted via two transmission lines (LLT) (LLT) during high-reliability 9-day transmission. And Toi.

次に本発明の動作について説明する。本発明においては
、■高信頼性データ伝送で一ドと、■高速データ伝送℃
−ドと、■2系統による独立したり−タ伝送で一ドの3
つの亡−ドを7アシクシヨシコードによって選択できる
ようになっている。
Next, the operation of the present invention will be explained. In the present invention, ■high-reliability data transmission and high-speed data transmission are achieved.
-3 in 1 code with independent data transmission using 2 systems
It is possible to select one of the two death codes using a 7-axis code.

壕ず、高信頼性プータ伝送℃−ドの場合においては、ゲ
ート回路(81)(8,)の出力を比較回路(11に入
力し、2系統の伝送線(lLX、11v)を介して伝送
されて11九ダータを互いに比較照合するものであり、
比較回路−から一致信号が出力され九ときKは、制御−
路())がこれを検出してゲート回・路(St)(8、
)を切り換えて受信バッファ(9υ(9,)の側にデー
タを出力すゐものである。かかる比較回路(1aによる
データの比較は1ピツト毎に行なってもよいが、4ピツ
トあるいは8ピツトの1ヅータプ0ツ尋 り毎に行なってもかまわない。次に高速データ伝送モー
ドの場合においては、比較回路(IIKよるデータの照
合は行なわず、ゲート回路(8,)の出力と、ゲート回
路(88)の出力とを交互に受信バッファ(9富)K入
力して、2系統の伝送線(ll+Xll*)から別々に
伝送されてきたデータを受信バッファ(98)から一括
して出力するものである。例えば8ピツトのデータのう
ち上位4ピ′ツトを一方の伝送線(11υによって伝送
し、下位4、ピットを他方の伝送線(ttg)によって
伝送し、受信バッファ(9,)からは上位4ピツトと下
位4ピツトとを合わせた8ピツトのり−タを出力するよ
うKするものである。これによって1系統のみによるデ
ータ伝送の場合に比べると2倍の速度でデータ伝送を行
なうことができるものである。さらに2系統による独立
し九ダータ伝送℃−ドの場合には、ゲート回路(s+X
aρの出力をそれぞれ受信バッファ(9,09m) K
直接出力させ、伝送@(IL)(l1m)を介して送ら
れてき九2系統の独立し九データを互いに混信すること
のないように出力するものである。
In the case of a highly reliable power transmission without trenches, the outputs of the gate circuits (81) (8,) are input to the comparison circuit (11) and transmitted via two transmission lines (ILX, 11V). 119 data are compared and verified with each other,
When a match signal is output from the comparator circuit, K is the control circuit.
The circuit (St)) detects this and the gate circuit (St) (8,
) and outputs data to the receiving buffer (9υ(9,) side. Data comparison by such a comparison circuit (1a) may be performed pit by pit, but it is It may be performed every 1 step.Next, in the case of high-speed data transmission mode, the comparison circuit (IIK) does not check the data, and the output of the gate circuit (8,) and the gate circuit ( The output of 88) is alternately input to the reception buffer (9 wealth) K, and the data transmitted separately from the two transmission lines (ll+Xll*) is output all at once from the reception buffer (98). For example, among 8 pits of data, the upper 4 pits are transmitted by one transmission line (11υ), the lower 4 pits are transmitted by the other transmission line (ttg), and the upper 4 pits are transmitted from the receive buffer (9,). This is to output an 8-pit router consisting of 4 pits and the lower 4 pits.This allows data transmission to be performed at twice the speed compared to data transmission using only one system. Furthermore, in the case of an independent 9 data transmission mode using two systems, a gate circuit (s+X
Receive buffers (9, 09m) K for each output of aρ
The data is directly outputted, and the 92 independent data sent via the transmission@(IL) (l1m) are outputted without interfering with each other.

本発明は以上のように構成されており、受信データを一
時記憶しておくデータバッファと、機能選択信号を解読
するファンクションダコータと、−一タバッファの出力
に接続されたゲート回路と、各ゲート回路の出力を比較
する比較回路と、データバッファ内の情報を転送される
受信バッファと、ゲート回路の開閉とバッファ間のデー
タ転送とを制御する制御回路とを設け、比較回路の入力
の一歇時にのみデータバッファ内の情報を受信バッフ7
に転送する高信頼性データ伝送状態と、各データバッフ
ァ内の情報をいずれか一方の受信バッファに交互に転送
する高速度データ伝送状態と1各データバツフア内の情
報を各受信バッファにそれでれ独立に転送する2系統ダ
ータ伝送状態とを、ファンクションヂコータの出力に応
じて切換え自在とじ九ものであるから、比較的高い信頼
性の要求される重要なデータを伝送する時には伝送速度
を低くして、その代わりに高信頼性のデータ伝送を行な
うことができ、また比較的重要度の低いデータを伝送す
るときや、あるいは周囲の雑音レベルが低いときには、
2系統の伝送線にそれぞれ情報を分担して伝送させるこ
とKより1系統の伝送線のみを使用する場合に比べて2
倍の速度でデータ転送を行なうことができるという利点
があり、を九互いに独立した2系統のデータ信号を別々
に伝送する必要が生じた場合にも各データバッファ内の
情報をそのまま受信バッファに転送することによね、全
く独立し九2回線のダータ伝送纏を構成することが可能
となるという利点があり、しかもこのような各種の伝送
状態をファンクションデコータの出力によって切り換え
るようKしたから、データ送信装置側で伝送すべきデー
タの先頭に機能選択信号を付加することにより、データ
伝送の態様を自由に選択することができるという利点を
有するものである。
The present invention is configured as described above, and includes a data buffer for temporarily storing received data, a function coder for decoding a function selection signal, a gate circuit connected to the output of the data buffer, and each gate. A comparison circuit that compares the outputs of the circuits, a reception buffer to which information in the data buffer is transferred, and a control circuit that controls opening/closing of the gate circuit and data transfer between the buffers are provided. Receive information in data buffer only when buffer 7
A high-reliability data transmission state in which the information in each data buffer is transferred to one of the receiving buffers in turn, and a high-speed data transmission state in which the information in each data buffer is transferred to each receiving buffer independently. Since the data transmission status of the two systems to be transferred can be freely switched according to the output of the function decoder, the transmission speed can be lowered when transmitting important data that requires relatively high reliability. Instead, it allows for highly reliable data transmission, and when transmitting relatively unimportant data or when the ambient noise level is low.
By transmitting information by dividing it into two transmission lines, K compared to using only one transmission line.
It has the advantage of being able to transfer data at double the speed, and even when it becomes necessary to transmit two independent data signals separately, the information in each data buffer is transferred as is to the receiving buffer. This has the advantage that it is possible to configure a data transmission chain of 92 completely independent lines, and since these various transmission states can be switched by the output of the function decoder, the data This has the advantage that by adding a function selection signal to the beginning of the data to be transmitted on the transmitter side, the mode of data transmission can be freely selected.

【図面の簡単な説明】[Brief explanation of the drawing]

Il1図紘本発明の一実施例のブロック図、第2図は同
上の伝送データの7オーマツトを示す図である。 (1)はデータ送信装置、(3+)(3*)はデータバ
ッファ、(41)(41) Fiファンクションデコー
タ、())は制御回路、(L)(8g)はゲート回路、
(9+X9*)は受信バッファ、■は比較回路、(il
l)(ilg)は伝送線である。 代理人 弁理士  石 1)長 七 20
FIG. 2 is a block diagram of an embodiment of the present invention. FIG. 2 is a diagram showing a seven format transmission data format. (1) is a data transmitter, (3+) (3*) is a data buffer, (41) (41) is a Fi function decoder, ()) is a control circuit, (L) (8g) is a gate circuit,
(9+X9*) is a reception buffer, ■ is a comparison circuit, (il
l) (ilg) is a transmission line. Agent Patent Attorney Ishi 1) Chief 720

Claims (1)

【特許請求の範囲】[Claims] (1)亙いKfi立した2系統の伝送−と、各伝送線の
一端Km続されえダータ送償装置と、各伝送線O他端K
m@Iiれ、受信データを一時記憶するデータバッファ
と、データバッファに接続され1伝送データの先願に付
加基れ九機能選択信号を解職するファシクショシデコー
タと・各データバッファの出力に接続され九ゲート回路
と、各ゲート回路の出力を比較する比較回路と、各ゲー
ト回路の出力に接続され、データバッファ内の情報を転
送1れる受信バッファと、ファンクシ3:/ダコー、り
の出力に応じてゲート回路の開閉とデータバッファから
受信バッファへのデータ転送とを制御す為制御回路とか
らな抄、比較回路の入力の一致時にのみデータバッファ
内の情報を受信−バッファに転送する高信頼!kf−タ
伝送状態と、各データバッファ内の情報をいずれか一方
の受信バッファに交互に転送する高速度データ伝送状態
と、!データバッファ内の情報を各受信バッファにそれ
ぞれ独立に転送する冨系統データ伝送状態とを、ファン
クションダコータの出力に応じて切換え自在として成る
ことを特徴とするデータ伝送システム。
(1) Two transmission lines with a high Kfi, a data compensation device connected to one end of each transmission line Km, and a data compensation device connected to each transmission line O and the other end Km.
m@Ii, a data buffer that temporarily stores received data, a decoder that is connected to the data buffer and removes the nine function selection signals based on the previous application of one transmission data, and is connected to the output of each data buffer. 9 gate circuits, a comparison circuit that compares the output of each gate circuit, a receiving buffer that is connected to the output of each gate circuit and transfers the information in the data buffer, and The control circuit controls opening/closing of the gate circuit and data transfer from the data buffer to the reception buffer accordingly, and is highly reliable because the information in the data buffer is transferred to the reception buffer only when the inputs of the comparison circuit match. ! kf-data transmission state, and a high-speed data transmission state in which information in each data buffer is alternately transferred to one of the receiving buffers. A data transmission system characterized in that a multi-system data transmission state in which information in a data buffer is independently transferred to each receiving buffer can be switched according to the output of a function dacoter.
JP12792781A 1981-08-14 1981-08-14 Data transmission system Pending JPS5829239A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12792781A JPS5829239A (en) 1981-08-14 1981-08-14 Data transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12792781A JPS5829239A (en) 1981-08-14 1981-08-14 Data transmission system

Publications (1)

Publication Number Publication Date
JPS5829239A true JPS5829239A (en) 1983-02-21

Family

ID=14972068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12792781A Pending JPS5829239A (en) 1981-08-14 1981-08-14 Data transmission system

Country Status (1)

Country Link
JP (1) JPS5829239A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59190752A (en) * 1983-04-13 1984-10-29 Nec Corp Switching system for remote terminal control system
JPH081420U (en) * 1996-02-19 1996-09-27 トキコ株式会社 Portable air compressor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59190752A (en) * 1983-04-13 1984-10-29 Nec Corp Switching system for remote terminal control system
JPH081420U (en) * 1996-02-19 1996-09-27 トキコ株式会社 Portable air compressor

Similar Documents

Publication Publication Date Title
JPS5947905B2 (en) Information transmission method using a common transmission path
US4939735A (en) Information handling system having serial channel to control unit link
US4742572A (en) Optical fiber data link system
US5181202A (en) Ring bus station having dual oscillators
US4242750A (en) Process for testing a data transmission system employing a test loop
JPS5829239A (en) Data transmission system
SU558658A3 (en) Device for transmitting digital information
JP2542644B2 (en) Transmission control device
JPS61292434A (en) Buffer memory
JPH0342757B2 (en)
KR100210780B1 (en) Data matching circuit of time slot switch between processor and device
SU613316A1 (en) Multiplex channel
JPH0351143B2 (en)
JP2584915B2 (en) Connection circuit
SU496550A1 (en) Multi-channel input device
JPS612440A (en) Parallel data transmitter
SU1562922A2 (en) Device for damping information to telegraph apparatus
SU822225A2 (en) Signal receiver
SU1608677A2 (en) Channel to channel adapter
SU1166126A2 (en) Interface
JPS5819086B2 (en) Channel interface circuit diagnosis method
JP2949118B1 (en) Encoder data output method for bus communication type encoder device
SU840873A1 (en) Interface
JPS6335143B2 (en)
JP2576526B2 (en) I / O signal monitoring circuit