JPS58171676A - Device for measuring impulse voltage - Google Patents

Device for measuring impulse voltage

Info

Publication number
JPS58171676A
JPS58171676A JP5382582A JP5382582A JPS58171676A JP S58171676 A JPS58171676 A JP S58171676A JP 5382582 A JP5382582 A JP 5382582A JP 5382582 A JP5382582 A JP 5382582A JP S58171676 A JPS58171676 A JP S58171676A
Authority
JP
Japan
Prior art keywords
circuit
voltage
output
impulse voltage
impulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5382582A
Other languages
Japanese (ja)
Inventor
Ryoichi Abe
良一 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5382582A priority Critical patent/JPS58171676A/en
Publication of JPS58171676A publication Critical patent/JPS58171676A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04Measuring peak values or amplitude or envelope of ac or of pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

PURPOSE:To measure the approximate value of a impulse voltage easily with a simple means, by differentiating an input signal including the impulse voltage, comparing a differentiated signal with a reference voltage and storing a compared result. CONSTITUTION:Input voltage including the impulse voltage (amplitude Ei) is differentiated by an input circuit 1 and a divided voltage kEi is supplied to a comparator 5, which compares the input voltage with the reference voltage Es of a voltage generating circuit 4. When kEi>Es, the comparator 5 generates an output and stores the output in a memory circuit 6. A display circuit 7 displays the change (stored contents) of the output from the memory circuit 6. Thus the approximate value of the impulse voltage can be easily measured by the simple means.

Description

【発明の詳細な説明】 本発明は、電力または信号伝達回路中のインパルス電圧
の振幅を測定する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device for measuring the amplitude of impulse voltages in power or signal transfer circuits.

電力伝達路、あるいは信号伝送路には伝送しようとする
対象の電力あるいは信号のほかに、雑音等の意図しない
電圧がインパルスの形にて入り込む場合がある。このイ
ンパルス電圧は送電線メ落雷や誘導電に起因するものの
ほか、電磁接触器や電磁バルブなど誘導性負荷を電磁I
Iシレーどを用いた駆動回路で動作させる場合に発生す
ることは衆知のとおりであり、とくに、最近はエレクト
ロニクスの普及に伴ない、弱電回路と強電回路とが近接
して設置される場合が増えており、この場合に、強電回
路中の誘導性負荷の0N10FF時に発生するインパル
ス電圧が導体あるいは空間の静電容量を通じ、または電
磁誘導によって弱電回路に入りこみ、これを誤動作させ
ることがある。
In addition to the power or signal to be transmitted, unintended voltages such as noise may enter the power transmission path or signal transmission path in the form of impulses. This impulse voltage is caused not only by lightning strikes and induced electricity on power transmission lines, but also by electromagnetic loads such as electromagnetic contactors and electromagnetic valves.
It is well known that this problem occurs when operating a drive circuit using an I-switch.In particular, with the spread of electronics, the number of cases in which low-power circuits and high-power circuits are installed close to each other has increased. In this case, the impulse voltage generated at 0N10FF of an inductive load in a strong current circuit may enter the weak current circuit through the capacitance of a conductor or space or by electromagnetic induction, causing it to malfunction.

このインパルス電圧は1通常数マイクロ秒から数ミIJ
秒のパルス幅を持つため、通常の電圧計なでは検知不可
能であり、普通はブラウン管オツシロスコープを対象回
路に接続して、インパルス電圧の存在の検知あるいは計
測を行っている。
This impulse voltage is 1 usually from several microseconds to several milliJ
Because it has a pulse width of seconds, it cannot be detected with a normal voltmeter, and a cathode ray tube oscilloscope is usually connected to the target circuit to detect or measure the presence of impulse voltage.

コ(7)オツシロスコープによる計測の問題点は、オツ
シロスコープはその形状と重量のため1人間が携行する
には不便であることである。またオツシロスコープはか
なりの正確さでインパルス電圧の振幅を捕えることがで
きるが、一般にはインパルス電圧に対しては、その大き
さの概略値を知ることができれば充分なことが多い。す
なわち、一般的にこの種の電圧を測定するのは、電子回
路の設置に際し電子回路を誤動作させる大きさのインパ
ルス電圧t;発生しているか否かを調べて、発生してい
る場合にその対策を立てるためであり、パルス電圧の精
密な測定は無意味である。
(7) The problem with measurement using an oscilloscope is that it is inconvenient for one person to carry the oscilloscope due to its shape and weight. Furthermore, although an oscilloscope can capture the amplitude of an impulse voltage with considerable accuracy, in general, it is often sufficient to know the approximate value of the magnitude of the impulse voltage. In other words, this type of voltage is generally measured when an impulse voltage t is large enough to cause the electronic circuit to malfunction when installing the electronic circuit; check whether it is occurring or not, and take countermeasures if it is occurring. Therefore, precise measurement of pulse voltage is meaningless.

インパルス電圧を計測する。もうひとつの代表的な方法
として、第1図に示すところの、微分回路1と、演算増
幅器を主体として構成したピークホールド回路2と、電
圧指示回路3を組合せて成る回路を用いるものがある。
Measure impulse voltage. Another typical method is to use a circuit shown in FIG. 1, which is a combination of a differentiating circuit 1, a peak hold circuit 2 mainly composed of an operational amplifier, and a voltage indicating circuit 3.

この回路は、微分回路の出力をピークホールド回路に加
え、ピークホールド回路後端のコンデンサ22を演算増
幅器21により急速に充電させ、このコンデンサの電圧
ヲ何らかの表示手段(例えば直流電圧計)により指示さ
せるものであるが、ピークホールド回路用の演算項11
11i器21は極めて高性能なものが要求され、この方
式は一般には高価となる。何故なら、ここに使用される
演算増幅6は高スリューレートを有し、負荷のコンデン
サを急速に充電するとで必要な充分な出力電流をとれる
ものでなければならず、コンデンサの放電を少なくする
ため、入力バイアス電流も極めて少ないもの≠2要求さ
れるからであ6°        巷 本発明は上記の点にかんがみ、溝帯用劾で安価なインパ
ルス電圧測定装置を提供するものである。
In this circuit, the output of the differentiating circuit is added to the peak hold circuit, the capacitor 22 at the rear end of the peak hold circuit is rapidly charged by the operational amplifier 21, and the voltage of this capacitor is indicated by some display means (for example, a DC voltmeter). However, the operational term 11 for the peak hold circuit
The 11i device 21 is required to have extremely high performance, and this method is generally expensive. This is because the operational amplifier 6 used here must have a high slew rate and be able to provide sufficient output current to quickly charge the load capacitor, reducing capacitor discharge. Therefore, the input bias current is required to be extremely small≠2.The present invention, in view of the above points, provides an inexpensive impulse voltage measuring device for use in groove belts.

本発明の概念を第2図に示すブロック線図にて説明する
。第2図の回路は電圧分子回路を含む入力(電圧微分)
回路(以後微分回路とぎう)1と。
The concept of the present invention will be explained using the block diagram shown in FIG. The circuit in Figure 2 is an input that includes a voltage molecule circuit (voltage differential)
Circuit (hereinafter referred to as differential circuit) 1.

基準電比発生回路(以後電圧発生回路とどう)4と、こ
れらの電圧の大小を比較するtlf比較回路(以後比較
回路とざう)5と、比較回路の出力にて駆動されるメモ
11回路6と、メモリ回路の出力聾 の状樽を表示するだめの表示回路7と、メモリ回路をリ
セットさせるためのリセット回路8と、こ・れらの回路
を動作させるための電源9とをその構成要素としている
A reference voltage ratio generation circuit (hereinafter referred to as a voltage generation circuit) 4, a TLF comparison circuit (hereinafter referred to as a comparison circuit) 5 that compares the magnitude of these voltages, and a memo 11 circuit 6 driven by the output of the comparison circuit. , a display circuit 7 for displaying the output of the memory circuit, a reset circuit 8 for resetting the memory circuit, and a power supply 9 for operating these circuits. It is said that

この回路の動作について説明すると、微分回路1の入力
端子11と基準端子(図示せず)との間に印加されたイ
ンパルス電圧(振幅EEj、 )t−含むに 分圧された結果の電圧#七iを比較回路5に供給し、こ
こで電圧発生回路4の出力電圧Esと比較験 されて、f13j、>Esの場合に、比較回路5出力が
発生し、後段のメモリ回路6に記憶され、メモ1回路6
の出力変化(記憶内容)を表示回路7にて表示する。リ
セット回路8はメモリ回路6の状態を変化前の状態に復
帰させるために使用される。
To explain the operation of this circuit, the impulse voltage (amplitude EEj, i is supplied to the comparator circuit 5, where it is compared with the output voltage Es of the voltage generation circuit 4, and if f13j,>Es, an output of the comparator circuit 5 is generated and stored in the subsequent memory circuit 6, Memo 1 circuit 6
The output change (memory content) is displayed on the display circuit 7. The reset circuit 8 is used to restore the state of the memory circuit 6 to the state before the change.

このように本発明は微分回路1を用いて入力電圧よりイ
ンパルス電圧E1を取り出し、その電圧を比較回路5を
用いて基準電圧Esと比較し、−瞬の比較回路出力の変
化をメモリ回路6にて記憶し、そのメモリ回路の状aを
表示回路7にて表示することをその骨子としている。1
1セット回路8と電源9とは本発明においては補助的な
ものである。
In this way, the present invention extracts the impulse voltage E1 from the input voltage using the differentiating circuit 1, compares this voltage with the reference voltage Es using the comparator circuit 5, and stores the - instantaneous change in the comparator circuit output in the memory circuit 6. The main idea is to store the state a of the memory circuit and display the state a of the memory circuit on the display circuit 7. 1
The one set circuit 8 and the power supply 9 are auxiliary in the present invention.

第1図の回路を用いると、表示回路7の表示が変化すべ
く入力されたインパルス電圧E1については、BEi、
>Esであり、表示回路7の表示が変化しない場合には
、AEi≦Esであるから、例えば基準電圧11Gsを
変化させ、Ks、の場合1表示が変化せず、Es、とし
たとき表示が変化したとすれば。
When the circuit of FIG. 1 is used, the impulse voltage E1 input to change the display of the display circuit 7 is BEi,
>Es, and the display of the display circuit 7 does not change, since AEi≦Es, for example, by changing the reference voltage 11Gs, when Ks, 1 display does not change, and when Es, the display does not change. If it has changed.

EEs、≧iE:L)Es、・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・(1)と
なり、インパルス電圧E1の存在する電圧区間を知り得
る。基準電圧を固定とし、分圧比8t−可変としても、
同様にElの電圧区間を知り得ることは言うまでもない
EEs, ≧iE:L)Es, ・・・・・・・・・・・・
. . . (1), and it is possible to know the voltage section where the impulse voltage E1 exists. Even if the reference voltage is fixed and the voltage division ratio is 8t-variable,
It goes without saying that the voltage section of El can also be known in the same way.

このように本発明によれば、アナログ的記憶手段である
ところの、演算増幅器を用いたピークホールド回路とア
ナログ−デジタル変換器の組合せによる回路を用いるこ
となく、極めて容易にインパルス電圧の範囲を知り得る
As described above, according to the present invention, the impulse voltage range can be determined very easily without using a circuit that combines a peak hold circuit using an operational amplifier and an analog-to-digital converter, which is an analog storage means. obtain.

本発明の具体的実施例のうち、最も簡単なものを第3図
に示す。第3図において、入力点11と基準点12との
間に測定対象回路(線路)が接続される。その対象電圧
中のインパルス電圧はコンデンサー3と抵抗器14より
なる微分回路 1により微分され、その振幅はほとんど
変らずにパルス成分のみ抵抗器140両端に取り出され
る。このインパルス電圧E1は、必要に応じ抵抗器14
1゜142にて示す分圧回路により分圧されて、つぎの
電圧比較回路5の1万に印加される。ここで、微分回路
1に仕分圧器を必要に応じ使用するとしたのは、一般に
、電子回路にて使用する信号電圧よりインパルス電圧の
方が大きい場合が多いからである。
Among the specific embodiments of the present invention, the simplest one is shown in FIG. In FIG. 3, a circuit to be measured (line) is connected between an input point 11 and a reference point 12. The impulse voltage in the target voltage is differentiated by a differentiating circuit 1 consisting of a capacitor 3 and a resistor 14, and only the pulse component is taken out across the resistor 140 without changing its amplitude. This impulse voltage E1 can be applied to the resistor 14 as necessary.
The voltage is divided by the voltage dividing circuit shown at 1° 142 and applied to the next voltage comparator circuit 5. Here, the reason why a sorting voltage divider is used in the differentiating circuit 1 as necessary is because the impulse voltage is generally larger than the signal voltage used in the electronic circuit in many cases.

電圧比較回路5に入力された信号BEEiは電圧比較器
51により電圧発生回路4中の比較用基準電圧Esとそ
の電圧(振幅)を比較され、この回路では、BKi>E
Esの場合、電圧比較器51の出カポON(論理レベル
111)となり1次段の記に 憶回路6を動作させ、REi≦Esの場合は、電圧比較
器51の出力は0FF(論理レベル1o1)を保つ。
The voltage comparator 51 compares the voltage (amplitude) of the signal BEEi input to the voltage comparison circuit 5 with the comparison reference voltage Es in the voltage generation circuit 4, and in this circuit, BKi>E
In the case of Es, the output cap of the voltage comparator 51 is turned ON (logic level 111), and the storage circuit 6 is operated in the memory of the primary stage, and in the case of REi≦Es, the output of the voltage comparator 51 is 0FF (logic level 1o1). ).

記憶回路6はDタイプフリップ70ツブ(以下D−FF
という)回路61により構成され、信号入力端子りは常
時論理レベル@11偶に接続され、61 ている。記憶回路入力信号62はD−FF回路鯰のクロ
ック入力信号端子Cに接続されており、この信号がON
になると、D−J’F回路61の出力頁65がローレベ
ル(論理レベルI o I )となり、ここに接続され
ている表示回路7中の発光ダイオード71が点灯する。
The memory circuit 6 is a D type flip 70 tube (hereinafter referred to as D-FF).
The signal input terminal is always connected to the logic level @11 even. The memory circuit input signal 62 is connected to the clock input signal terminal C of the D-FF circuit catfish, and this signal is ON.
Then, the output page 65 of the DJ'F circuit 61 becomes low level (logical level I o I ), and the light emitting diode 71 in the display circuit 7 connected thereto lights up.

D −F’ F回路61にはリセット信号端子64があ
り、この端子に接続されている抵抗器81とはねかえり
式スイッチ82より構成されるリセット回路8により、
D−FF回路61はインパルス計測前にあらかじめリセ
ットされる。リセットされた状態ではD−FF回路61
の出力頁63はONの状態にあるので発光ダイオード7
1は消灯の状態にある。この回路の主要アクティブ素子
は電圧比較器1個とD−FF回路1個であり、&めて低
電力で動作可能である。
The D-F' F circuit 61 has a reset signal terminal 64, and the reset circuit 8 consisting of a resistor 81 and a rebound switch 82 connected to this terminal,
The D-FF circuit 61 is reset in advance before impulse measurement. In the reset state, the D-FF circuit 61
Since the output page 63 of is in the ON state, the light emitting diode 7
1 is in the off state. The main active elements of this circuit are one voltage comparator and one D-FF circuit, and can operate with extremely low power.

上記実施例では、記憶回路入力信号62をD−FF回路
梓のクロック入力信号端子Cに接続されているが、これ
には次の利点がある。通常この櫨のFF’回路のクロッ
ク入力端子には第4図(3)に示されるような1定周期
tのクロックパルスCPが印加され、信号入力端子Dv
cはF’F内に記憶すべき入力信号が印加される。そし
て、クロックパルスCPが入力されたタイミングでの端
子りに印加されている入力信号がFF内に記憶され、同
時に出力端子Qにその記憶内容が出力される(端子互か
らは端子Qの信号の反転信号が出力される)。
In the above embodiment, the memory circuit input signal 62 is connected to the clock input signal terminal C of the D-FF circuit Azusa, which has the following advantages. Normally, a clock pulse CP of one constant period t as shown in FIG. 4(3) is applied to the clock input terminal of this FF' circuit, and the signal input terminal Dv
An input signal to be stored in F'F is applied to c. Then, the input signal applied to the terminal at the timing when the clock pulse CP is input is stored in the FF, and at the same time, the stored contents are output to the output terminal Q. (inverted signal is output).

今仮に、インパルス電圧E1とクロックパルスCPの発
生タイミングが第4図の状態とする。同図(1X3)を
みるとインパルス電圧−REiが基準電圧ESt−越え
るタイミングではクロックパルスcpI5:発生してい
ない。従って実際には基準電圧を越えるインパルス電圧
が発生しているにもかかわらず。
Assume now that the impulse voltage E1 and the timing of generation of the clock pulse CP are as shown in FIG. Looking at the diagram (1X3), the clock pulse cpI5 is not generated at the timing when the impulse voltage -REi exceeds the reference voltage ESt-. Therefore, even though an impulse voltage exceeding the reference voltage is actually generated.

D−FF回路にはその旨を記憶することができないこと
になる。本実施例では前記のように構成されているので
、比較回路5の出力信号(記憶回路の入力信号62)が
クロックパルスの役目をしてト シリ、インパルス電圧REiが基準電圧を越えた(比較
回路から論理レベル@1″信号が発生した)タイミング
で入力端子りの信号を記憶し、同時に出力端予電に低レ
ベル(論理レベル101)信号を発生する。従って、イ
ンパルス電圧が基準電圧を越えるタイミングに係わりな
く、正確に即座にインパルス電圧のレベルを表示するこ
とができ。
This fact cannot be stored in the D-FF circuit. Since this embodiment is configured as described above, the output signal of the comparator circuit 5 (input signal 62 of the memory circuit) serves as a clock pulse, and the impulse voltage REi exceeds the reference voltage (the comparator circuit The signal at the input terminal is stored at the timing when a logic level @1'' signal is generated, and at the same time a low level (logic level 101) signal is generated at the output terminal pre-charge.Therefore, the timing at which the impulse voltage exceeds the reference voltage is stored. Regardless of the voltage, you can accurately and instantly display the level of impulse voltage.

信頼性を損うことがない。No loss of reliability.

また、上記比較回路を介さずに直接クロック入力端子C
にインパIレス等の雑音が入力されたときも、この旨を
表示することができる。
In addition, the clock input terminal C can be directly connected to the clock input terminal C without going through the comparison circuit.
This information can also be displayed when noise, such as an impair noise, is input to the device.

第3図に示す回路は、インパルス電圧E1を電圧Es/
!! と、1点のみについて行なうものであるが、イン
パルス電圧Eiが、繰り返し入力される場合には、例え
ばKSを順次変えて行き、その都度表示回路の出力を見
るなどの方法を採用することにより、インパルス電圧の
振幅を知ることができる。
The circuit shown in FIG. 3 converts the impulse voltage E1 into the voltage Es/
! ! Although this is done for only one point, if the impulse voltage Ei is input repeatedly, for example, by changing KS in sequence and checking the output of the display circuit each time, You can know the amplitude of the impulse voltage.

第5図に本発明の他の実施例を示す。この図は第3図に
示す回路の電圧比較器とD−FF回路とを複数個C本例
でld4個)設けたもので、電圧比較器の比較用基準電
圧−8sはそれぞれ違えてあり、ここでは1gs、 −
g、 、 EES、〜2E、 、 ES、 −3E、 
、 Es、−4E、となるように与えている。これらの
基準電圧は、実際には電圧比較器入力抵抗より充分低い
抵抗器群による分圧回路により供給可能である。
FIG. 5 shows another embodiment of the invention. This figure shows a configuration in which a plurality of voltage comparators and D-FF circuits (4 in this example) of the circuit shown in FIG. Here 1gs, −
g, , EES, ~2E, , ES, -3E,
, Es, -4E. These reference voltages can actually be supplied by a voltage divider circuit with a group of resistors that are sufficiently lower than the voltage comparator input resistance.

第5図に示す回路は、上述の説明から明かなよ(2)発
光ダイオード711のみ点灯で発光ダイオード712〜
714不点灯ならbe<甘Ei≦2E、、 (3)発光ダイオード711,712点灯で発光ダイオ
ルドア13.フ14不点灯なら2E、<歇E1≦3E、
、 (4)発行ダイオード711〜713点灯でに 発行ダイオード714不点灯なら31D、(JEi≦4
E。
As is clear from the above explanation, the circuit shown in FIG.
If 714 is not lit, be<sweet Ei≦2E, (3) When the light emitting diodes 711 and 712 are lit, the light emitting diode door 13. If F14 is not lit, 2E, <E1≦3E,
, (4) If the issuing diodes 711 to 713 are lit and the issuing diode 714 is not lit, 31D, (JEi≦4
E.

(5)全部の発行ダイオード点灯ならa E、 (曾E
j:と、インパルス電圧E1の範囲を5区分することが
できる。これから判るように、一般に電圧比較器とD−
FF回路との組合せをN個使用すれば、インパルス電圧
の値′t−N千1区分の詳しさで知ることが可能である
。この実施例では、ある表示回路が駆動されたとき、そ
れ以丁の電圧で駆動されるべき表示回路が全て駆動され
るので、インパルス電圧を表示器(発光ダイオード)で
直線状に表示することができ、見易くなる。なお、第5
図ではリセット回路の図示を略しである。
(5) If all the issuing diodes are lit, a E, (so E
j: The range of the impulse voltage E1 can be divided into five. As you can see, generally the voltage comparator and D-
If N combinations with FF circuits are used, it is possible to know the value of the impulse voltage with the details of 't-N1,100 divisions. In this embodiment, when a certain display circuit is driven, all the display circuits that should be driven with the following voltages are driven, so the impulse voltage can be displayed linearly on the display (light emitting diode). and it becomes easier to see. In addition, the fifth
In the figure, illustration of the reset circuit is omitted.

最近の集積回路製作技術によれば、極めて低電力で動作
する高集積の電圧比較器とD−FF回路を入手すること
ができるので、上述のNを実用的な4白星16程度とす
る回路を作成しても、その回路はトランジスタラジオ用
程度の電池で動作させることが可能である。
According to recent integrated circuit manufacturing technology, it is possible to obtain highly integrated voltage comparators and D-FF circuits that operate with extremely low power, so it is possible to obtain a circuit in which the above-mentioned N is approximately 4 and 16, which is practical. Once created, the circuit can be operated with batteries comparable to those used in transistor radios.

第6図は本発明に使用される微分回路に使用される分圧
回路にブIJツジ整流回路143を組み込み、インパル
ス電圧の計測を、正負両極性電圧に対し、可能としたも
のである。第3図および第5図に述べた実施例では正極
性のインパルス電圧のみしか計測できず、実際にはイン
パルス[圧は正負いずれの極性で発生するか不明であり
、また計測値の極性も問題としないことが多いので、こ
の第6図に示すブリッジ回路付の分圧回路を持つ微分回
路は極めて実用的であると言える。
FIG. 6 shows a voltage divider circuit used in the differential circuit used in the present invention, which incorporates a block rectifier circuit 143, making it possible to measure impulse voltages for both positive and negative polarity voltages. In the embodiments shown in Figs. 3 and 5, only the positive impulse voltage can be measured; in reality, it is unclear whether the impulse [pressure] is generated with positive or negative polarity, and the polarity of the measured value is also a problem. Therefore, it can be said that the differential circuit having a voltage divider circuit with a bridge circuit shown in FIG. 6 is extremely practical.

前記実施例は、急激な立上りを持つインパルス電圧を測
定することを目的としたものであるが、第7図に示すよ
うに、微分回路を構成するコンデンサ13を通さずに対
象電圧を抵抗器14に印加する端子15をも併設すると
、一般の直流、交流電圧のピーク値や、極めて緩慢に変
化し微分回路にて検出不可能なサージ電圧ピーク値をも
測定できる機能をも併せ持つことになる。なお、第8図
に示すように入力端子16を1個のみ設け、切換スイッ
チ17により、対象電圧を抵抗器14に直接印加、ある
いはコンデンサ13を通じて印加のいずれかを選択でき
るようにしてもこの機能は変らない。この場合被測定線
路のバイアス電圧が高い場合、コンデンサ13t−介し
た方が安全である。
Although the purpose of the above embodiment is to measure an impulse voltage having a sudden rise, as shown in FIG. If a terminal 15 for applying voltage is also provided, it will also have the ability to measure the peak values of general DC and AC voltages, as well as the peak values of surge voltages that change extremely slowly and cannot be detected by a differential circuit. Note that this function can be achieved even if only one input terminal 16 is provided, as shown in FIG. remains unchanged. In this case, if the bias voltage of the line to be measured is high, it is safer to use the capacitor 13t.

以上の実施例では記憶回路としてD−FF回路を用いた
ものを示したが、この記憶回路D−FF回路に限る必要
はなく、例えば第9図および第10図に示すようにN 
A Dゲート101〜104やN6Rゲ一ト91〜94
′ft組合せたラッチ回路を用いても本発明の王旨は失
なわれない。第9図は第5図と同じく電圧比較器出力の
正方向の立上りを記憶する記憶回路を含む例であ6.g
to図¥igs図とは逆に電圧比較器出力の負方向への
変化を記憶する実施例である。すなわち、インパルス電
圧の入力端が第9図では比較器のマイナス入力端で第1
0図では比較器のプラス入力端となっている。
In the above embodiments, a D-FF circuit is used as the memory circuit, but the memory circuit is not limited to the D-FF circuit. For example, as shown in FIG. 9 and FIG.
AD gates 101-104 and N6R gates 91-94
The gist of the present invention is not lost even if a latch circuit is used in combination. FIG. 9 is an example including a memory circuit for storing the rising edge of the voltage comparator output in the positive direction, similar to FIG. 5.6. g
This is an embodiment in which changes in the voltage comparator output in the negative direction are stored, contrary to the to diagram and the igs diagram. That is, the input terminal of the impulse voltage is the negative input terminal of the comparator in FIG.
In Figure 0, it is the positive input terminal of the comparator.

上記ラッチ回路の場合は、クロックパルスを用いないた
め、比較回路の出力信号の発生タイミングで記憶回路に
記憶されるため、比較器の出力を正確に記憶できる。
In the case of the latch circuit described above, since a clock pulse is not used, the output signal of the comparator can be accurately stored because it is stored in the storage circuit at the generation timing of the output signal of the comparator circuit.

第11図にD−FFを記憶回路として用いたときの具体
的な回路図を示す。これは測定電圧を8段階のレベルに
分けて表示し得るように構成したものであり、スイッチ
S、によって抵抗142の半分を短絡することによって
最大520DVまで測定できる。C,−C,= 0.0
22μF 、 R,〜R,=I KΩ。
FIG. 11 shows a specific circuit diagram when a D-FF is used as a memory circuit. This is configured so that the measured voltage can be divided into eight levels and displayed, and by short-circuiting half of the resistor 142 with the switch S, it is possible to measure up to 520 DV. C,−C,=0.0
22 μF, R, ~R, = I KΩ.

R15代、−4,7にΩに設定されており、比較器51
〜58、インバータNINN、およびD−FF61〜6
8はICで構成される。発光ダイオードつ、8〜D8.
はアレー状に構成されたものを用いている。
The R15 range is set to Ω at -4 and 7, and the comparator 51
~58, inverter NINN, and D-FF61~6
8 is composed of an IC. Light emitting diode one, 8-D8.
uses an array configuration.

入力回路1内の微分回路を構成するコンデンサ13は1
000PF、抵抗141は100にΩ、抵抗142は2
0旧に設定されている。Roは基準電圧調整用の可変抵
抗である。
The capacitor 13 that constitutes the differential circuit in the input circuit 1 is 1
000PF, resistor 141 is 100Ω, resistor 142 is 2
It is set to 0 old. Ro is a variable resistor for adjusting the reference voltage.

上記構成において、比較器51〜58はインパルス電圧
をそれのマイナス端子に印加されているが、各比較器の
出力を対応するインバータNl〜N、によって反転して
いるので、記憶回路は比較回路5の出力の正方向への変
化を記憶することになる。゛また、021〜028は予
備のためであり必ずしも取付ける必要はない。スイッチ
S、が投入されると電源用IC17805から電力が供
給される。次いでスイッチS5を押すと記憶回路はリセ
ット状態に設定され、インパルス電圧が測定可能となる
。この測定結果によりインパルス電圧が電子装置を誤動
作させる値である場合には、電子装置の設置に際し、設
置場所を変えるとかノイズフィルタ等を新たに設置る等
の対策が必要となる―第12図に第2の具体回路例を示
す。第11図と同一部分には同一符号を付して示す。こ
の例は第9図・1s10図示すと同様にラッチ回路を記
憶回路として用いたものである。久方回路1には保護用
のツェナーダイオードZDが挿入される。記憶回路91
〜98(工C)のエネーブル端子Eには電源のプラス側
が印加され、またS端子にはリセット入力信号が印加さ
れ、R入力端に比較回路の出力信号が印加されるように
構成されている。
In the above configuration, impulse voltages are applied to the negative terminals of the comparators 51 to 58, but since the output of each comparator is inverted by the corresponding inverter Nl to N, the memory circuit is connected to the comparator circuit 5. The change in the output of is stored in the positive direction.゛Also, 021 to 028 are for spare purposes and do not necessarily need to be installed. When the switch S is turned on, power is supplied from the power supply IC 17805. When the switch S5 is then pressed, the memory circuit is set to a reset state and the impulse voltage can be measured. If this measurement result shows that the impulse voltage is at a value that causes the electronic device to malfunction, it is necessary to take measures such as changing the installation location or installing a new noise filter, etc. when installing the electronic device. A second specific circuit example will be shown. The same parts as in FIG. 11 are designated by the same reference numerals. In this example, a latch circuit is used as a memory circuit in the same way as shown in FIG. 9/1s10. A protective Zener diode ZD is inserted into the Kugata circuit 1. Memory circuit 91
The positive side of the power supply is applied to the enable terminal E of ~98 (engineering C), the reset input signal is applied to the S terminal, and the output signal of the comparator circuit is applied to the R input terminal. .

各実施例のように構成された測定装置は単体として、他
の電子装置の保守点検時に携帯してインパルス電圧の有
無を調べることができる。また。
The measuring device configured as in each embodiment can be carried as a single unit and checked for the presence or absence of an impulse voltage during maintenance and inspection of other electronic devices. Also.

この測定装置は小形かつ安価に形成できるので。This measuring device can be made compact and inexpensive.

他の電子装置(例えばシーケンスコントロー′y)に組
込むことができる。この場合、毎日定期的にあるいは、
電子装置の周囲の環境(他の電機の動作状況からみて最
もインパルス電圧の発生し易い時期に臨時に測定するこ
とd?でき、電子装置の動作信頼性を向上させることが
できる。
It can be integrated into other electronic devices (eg sequence controller'y). In this case, regularly every day or
It is possible to temporarily measure the environment around the electronic device (at a time when impulse voltage is most likely to occur considering the operating conditions of other electric machines), thereby improving the operational reliability of the electronic device.

郷土の説明から明らかなように本発明によれば、任意の
線路あるいは回路中に含まれるインパルス電圧の概略f
i11r簡単な手段により極めて容易に計測することが
できるので1強電回路と共に弱電回路を設置するに際し
、適切な対策を対てることができ、その効果は大きい。
As is clear from the local explanation, according to the present invention, the approximate impulse voltage f contained in any line or circuit is
Since i11r can be measured extremely easily using simple means, appropriate measures can be taken when installing a low power circuit together with a high power circuit, which is highly effective.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来例のブロック構成図、第2図は本発明の概
略を示すブロック構成図、第3図は第2図を具体的に示
す第1実施例のブロック線図、第4図は第3図番部の信
号波形図、第5図は同じく第2実施例のブロック線図、
第6図は久方回路の変形例を示す回路図、第7図は同じ
く他の変形例を示す回路図、第8図は第7図の変形例を
示す回路図、第9図はfJg3実施例の回路構成図、第
10図は第4実施例の回路構成図、第11図は実際の回
路例を示す#!5実施例の回路構成図、第12図は同じ
く第6実施例の回路構成図である。 1:入力回路、4:基準電圧測定回路、5:比較回路、
6:記憶回路、7:表示回路、Dロクロックパルス印加
端子、13,14:微分回路、1Z:切換回路%146
:電流回路。 図面の浄書(内容に変更なし) 第 1 図 )$ 2図 沸 3 図 浄5図 第6図 第7凹 第9 図 亮IQ  口 手続補正書(方式) ・11件の表示 昭和57年特許願第 j3825  号発明の名称 インパルス電圧測定装置 抽11:、をする者゛ ” 51 Q印、式会月 11  立 製 作 折代 
表 n    ′、[1勝  茂 代   理   人
FIG. 1 is a block diagram of a conventional example, FIG. 2 is a block diagram schematically showing the present invention, FIG. 3 is a block diagram of the first embodiment specifically showing FIG. 2, and FIG. 4 is a block diagram of the first embodiment. Figure 3 is a signal waveform diagram in the number section, Figure 5 is a block diagram of the second embodiment,
Fig. 6 is a circuit diagram showing a modification of the Kugata circuit, Fig. 7 is a circuit diagram showing another modification, Fig. 8 is a circuit diagram showing a modification of Fig. 7, and Fig. 9 is a circuit diagram showing fJg3 implementation. The circuit configuration diagram of the example, FIG. 10 is the circuit configuration diagram of the fourth embodiment, and FIG. 11 shows the actual circuit example #! FIG. 12 is a circuit diagram of the fifth embodiment, and FIG. 12 is a circuit diagram of the sixth embodiment. 1: Input circuit, 4: Reference voltage measurement circuit, 5: Comparison circuit,
6: Memory circuit, 7: Display circuit, D lock pulse application terminal, 13, 14: Differential circuit, 1Z: Switching circuit %146
: Current circuit. Engraving of drawings (no change in content) Fig. 1) $ 2 Fig. 3 Fig. 5 Fig. 6 Fig. 7 Indentation 9 Fig. Ryo IQ Oral procedure amendment (method) - 11 indications Patent application filed in 1988 No. j3825 Name of the invention Impulse voltage measuring device Drawing 11: Person who performs 51 Q mark, Ceremony month 11 Production fee
Table n', [1 win Shigeyo Rihito

Claims (1)

【特許請求の範囲】 t 外部信号を受けてこの信号を降圧処理する゛入力回
路、基準電圧を発生する基準電圧発生回路。 上記入力回路からの出力信号と上記基準電圧とを比較す
る比較回路、上記比較回路の出力信号を受けて比較結果
を記憶する記憶回路、上記記憶回路の出力に基づいてそ
の記憶内容を表示する表示回路を備え、上記比較回路の
出力信号がこの出力信号の発生タイミングで上記記憶回
路に記憶されてなるインパルス電圧測定装置。 2、上記基準電圧発生回路は複数種の電圧を発生するよ
うに構成され、上記比較回路は複数の基準電圧にそれぞ
れ設定された複数個からなり、上記記憶回路は各比較器
の出力を記憶すべく各比較器に対応して複数個配置され
てなる特許請求の範囲第1項記載のインパルス電圧測定
装置。 1 上記記憶回路はクロックパルスの印加タイミングで
記憶する記憶素子からなり、上記比較回路の出力信号−
lに、上記記憶回路のクロックパルス印加端子に供給さ
れるように出力巌を接続してなる特許請求の範囲第1項
、または第2項記載のインパルス電圧測定装置。 4、上記入力回路は微分回路を含み、外部信号の交流成
分のみ上記比較器に供給するように構成されてなる特許
請求の範囲第1項、または第2項または第6項記載のイ
ンパルス電圧測定装置。 5、上記入力回路は、外部信号の直流成分と交流成分の
いづれか一方を取込む切換スイッチを有してなる特許請
求の範囲第1項、または第2項または第6項、または第
4項記載のインパルス電圧測定装置。 & 上記入力回路は外部信号を整流する整流回路を有し
てなる特許請求の範囲第1項、または第2
[Claims] t. An input circuit that receives an external signal and performs step-down processing on the signal; and a reference voltage generation circuit that generates a reference voltage. A comparison circuit that compares the output signal from the input circuit with the reference voltage, a memory circuit that receives the output signal of the comparison circuit and stores the comparison result, and a display that displays the stored contents based on the output of the memory circuit. An impulse voltage measuring device comprising a circuit, wherein an output signal of the comparison circuit is stored in the storage circuit at the timing of generation of the output signal. 2. The reference voltage generation circuit is configured to generate a plurality of types of voltages, the comparison circuit is composed of a plurality of circuits each set to a plurality of reference voltages, and the storage circuit is configured to store the output of each comparator. The impulse voltage measuring device according to claim 1, wherein a plurality of impulse voltage measuring devices are arranged corresponding to each comparator. 1 The above memory circuit consists of a memory element that stores data at the application timing of a clock pulse, and the output signal of the above comparison circuit -
3. The impulse voltage measuring device according to claim 1, wherein an output voltage is connected to the clock pulse applying terminal of the memory circuit. 4. Impulse voltage measurement according to claim 1, 2, or 6, wherein the input circuit includes a differentiating circuit and is configured to supply only the alternating current component of the external signal to the comparator. Device. 5. The input circuit according to claim 1, 2, 6, or 4, wherein the input circuit has a changeover switch that receives either a DC component or an AC component of an external signal. Impulse voltage measuring device. & Claim 1 or 2, wherein the input circuit includes a rectifier circuit that rectifies an external signal.
JP5382582A 1982-04-02 1982-04-02 Device for measuring impulse voltage Pending JPS58171676A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5382582A JPS58171676A (en) 1982-04-02 1982-04-02 Device for measuring impulse voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5382582A JPS58171676A (en) 1982-04-02 1982-04-02 Device for measuring impulse voltage

Publications (1)

Publication Number Publication Date
JPS58171676A true JPS58171676A (en) 1983-10-08

Family

ID=12953563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5382582A Pending JPS58171676A (en) 1982-04-02 1982-04-02 Device for measuring impulse voltage

Country Status (1)

Country Link
JP (1) JPS58171676A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07244079A (en) * 1994-02-17 1995-09-19 Fluke Corp Glitch trigger circuit
JP2021096089A (en) * 2019-12-13 2021-06-24 株式会社東芝 Voltage variation detection circuit, semiconductor device, and power converter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5524656A (en) * 1978-08-11 1980-02-21 Seiko Instr & Electronics Ltd Electronic watch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5524656A (en) * 1978-08-11 1980-02-21 Seiko Instr & Electronics Ltd Electronic watch

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07244079A (en) * 1994-02-17 1995-09-19 Fluke Corp Glitch trigger circuit
JP2021096089A (en) * 2019-12-13 2021-06-24 株式会社東芝 Voltage variation detection circuit, semiconductor device, and power converter

Similar Documents

Publication Publication Date Title
US9240774B2 (en) Fast single-ended to differential converter
US6807507B2 (en) Electrical over stress (EOS) monitor
US4338648A (en) Gapless discharge counter for lightning arresters
US20110043188A1 (en) Voltage margin test device
US7333311B2 (en) Method and structure for AC coupled insitu ESD protection
JPS58171676A (en) Device for measuring impulse voltage
JP3259370B2 (en) Capacitor insulation resistance measuring device
US9274165B2 (en) Tester for lightning arresters counter
JP2018007382A (en) Transmission device of current signal in solar string
US7443253B2 (en) Detection device for detecting oscillator
JPS62145173A (en) Logic checking circuit
JPS60238770A (en) Operating duty testing method of lightning arrester
SU1049838A1 (en) Device for checking integrated circuit
JPS609081A (en) Discharge counter of arrester
RU96258U1 (en) AMMETER
JP2019021496A (en) Discharge frequency meter and current measurement device
US20070139051A1 (en) Circuit arrangement comprising a multi-wire line for supplying current and emitting signals
US3706031A (en) Test circuit for exploding bridgewire power supply
EP4019985A1 (en) Detection circuit for instantaneous voltage drop and vehicle-mounted diagnostic system
CN111448465A (en) Noise detection circuit
CN208797555U (en) Overcurrent protection circuit
JPH0244220Y2 (en)
CN207636714U (en) Test circuit based on solenoid driver circuit and system
KR200210620Y1 (en) Lightning arrester test device
JPH0147751B2 (en)