JPS58139396A - メモリ保護方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は計算機システムに係り、特にそのメモリ保護方
法に関するものである。

従来計算機のメモリ保護方式としては種々のものが考え
られてき友。このうち多く使用されているものに第１図
に示すようなキープロテクト方式がある。これは王メモ
リ５を数にバイト毎にページとしてまとめ、ページ単位
にストレージキーをもち、メモリ制御部１のレジスタ２
に入れている。

図示しない処理装置からメモリアクセスが行われると、
メモリアドレス、データと共にアクセスキーが送られ、
メモリ制御部１ｔｉレジスタ２から該当アドレスのスト
レージキーを読み出し判定回路３により、アクセスキー
とストレージキーの比較を行う。そしてこれがある関係
、たとえば一致していることを満たしたときそのチェッ
ク結果をりィミング制御回路４に送ってメモリ５をアク
セスキーにする。しかし、逆に関係を満さないときはメ
モリアクセスを止めて処理装置にエラーを返すことにな
る。この方式はあまりハードウェアを増加させないので
有利な方式ではある。しかしながら、プロテクト範囲が
数にバイトのページ単位であシ、あらくなる欠点をもっ
ている。これに対し第２図に示すようなエリアプロテク
ト方式も考えられている。アクセス可能上限アドレスレ
ジスタ６、下限アドレスレジスタ７・の示す範囲にメモ
リアドレスがあるかどうかをコンパレータ８がチェック
し、その結果をタイミング制御回路４に送ってメモリ５
のアクセス可否を決める方式である。

この方式は、メモリアドレス単位にプロテクト可能であ
るが、アクセス可能のエリア数を増加させるとレジスタ
６．７の組数がそれに伴い増加するという欠点をもり°
Ｃいる。、！九本１！ＩＪＭＩ！Ｓをシステムで共通な
メモリ制御部１にもつことは接続可能台数分だけあらか
じめレジスタ６．７とコンパレータ８が必要となり、さ
らには、アクセスされた処理装置に対応してコンパレー
タ出力を切換えてやらねばならず、ハードウェアが大き
くなってしまう。

本発明の目的線前述したキープロテクト方式とエリアプ
ロテクト方式を結合することにより、各各の長所を生か
したメモリ保護方法を提供することＫある。

何に対してメモリ保護を行うかは、一般にユーザータス
クに対して行う仁とになっている。それではユーザータ
スクは主メモリのどの部分をアクセスするのかといえば
、まず自分のタスクのワークエリア、それにタスク間の
共有エリアである。

ここでアクセス可能エリア数に着目すると、タスクワー
クエリアは１つにすることはたやすいが、タスク間共有
エリアは、いくつものエリアに分かれざるを得ない事情
をもっている。これに着眼すると、タスクのワークエリ
アはエリアプロテクトすることで分解能ｉ上げ・タスク
間共有エリアはキープロテクトすることが効率的である
。すなわち、エリアプロテクト框１エリアとし、各々処
理装置にもたせ、メモリ制御部ではキープロテクト方式
のチェックを行う。このとき処理装置にてチェックされ
た結果をメモリ制御部に送ること罠より、両方を結合し
、コストパーフォーマンスのよいメモリ保護方式が実現
できる。

第３図は本発明の一実施例構成図である。処理装置９は
複数台実装され、１５が共通インターフェースパスとな
る。処理装置９にエリアプロテクトチェック回路として
アクセス可能上限レジスタ６、下限レジスタ７、コンパ
レータ８が実装されている。こζでメモリアクセス時メ
モリのアドレ下 スレジスタ１０が占−レジスタ口、７の内容の範囲内に
あると！ｌはコンパレータ８の出力がオンし、′　　キ
ーモデファイヤ１１に入力される。キーモデファイヤ１
１は、コンパレータ８の出力がオフのときはアクセスキ
ーレジスタ１２の内容をそのままメモリ制御部１に送る
が、オンのときは特殊なキーコード（例えばオールゼロ
）にアクセスキーを変更する。メモリ制御部１ではそれ
を受けとると特殊コードデコーダ１３の出力がオンし、
ストレージキーレジスタ２、キー判定回路３の機能は禁
止ゲート１４の働きで阻止され、タイミング制御装置４
が働きエラーにならないで正常に主メモリ５に対してア
クセスが可能となる。逆に処理装置側の上下限レジスタ
６．７め内容の範囲にアドレスが入らなかった場合は、
ふつうに処理装置ゆらのアクセスキーとストレージキー
が比較チェックされ、キープロチクシ薗ンチェックが行
われる。

本具体例では処理装置側のエリアプロテクトチェック結
果を、特別なアクセスキーにてメモリ制御部に送るわけ
だが、もともとメモリ制御部には別な意味てΦ−プロテ
クトエラーを阻止するアクセスキーを設けなくてはなら
ぬ事情があり、本方式にてメモリ制御部１の食塩は増え
ない。それはオペレーティングシステムにわ９あてられ
たアクセスキーである。オペレーティングシステムのプ
ログラムはメモリエリアのどの部分でもキーグロテクシ
ョンエラーなしにアクセスせねばならないからである。

従ってエリアプロテクト方式とキープロテクト方式を結
合するためのノ・−ドウエア増分はキーモデファイヤ１
１のみである。これは特別、なキーコードをオールゼロ
あるいはオール＠１”とすれば非常に単純なものとなる
。

このように本発明によれば、エリアプロテクト方式とキ
ープロテクト方式の特長管あわせもつメモリ保嚢方式を
低コストで提供することができる。

【図面の簡単な説明】

第１図は一般的なキープロテクト方式のブロック図、第
２図は一般的なエリアプロテクト方式のブロック図、第
３図は本発明の一実施例ブロック図である。 ｌ・・・メモリ制御部、２・・・ストレージキーレジス
タ、３・・・キー判定回路、６・・・アクセス可能上限
レジスタ、７・・・アクセス可能下限レジスタ、８・・
・コンパレータ、１１・・・キーモデ７アイヤ、１２・
・・アクセスキーレジスタ、１３・・・特殊コードデコ
ーダ、１４・・・禁止ゲート。　　　　　ｌ 第１　目

Claims (1)

1. 【特許請求の範囲】 １、メモリ制御部において、処理装置が送出するアクセ
   スキーとメモリ制御部自前が有するストレージキーの比
   較を行い、主メモリに対するメモリアクセスの可否を決
   定するメモリ保陣万式において処理装置は、メモリアク
   セスが許可されるエリアの上下限を設定するプログラム
   で書換え可能な少なくとも１対のレジスタを有し、自己
   が送出するメモリアドレスが核１対のレジスタによって
   、アクセス許可範囲内に入った場合、この情報をメモリ
   制御部に送出し、メモリ制御部は該情報を受信したとき
   アクセスキーに無関係にメモリアクセスを許可するよう
   にしたことを特徴とするメモリ保護方法。 ２、処理装置は、自己が送出するメモリアドレスがアク
   セス許可範囲内に入った場合、この情報をメモリ制御部
   に送出する手段として、アクセスキーを特殊のキーコー
   ドに変更し、メモリ制御部は、キーコードが特殊キーコ
   ードになっている場合、無条件にメモリアクセスを許可
   するようにしていることを特徴とする特許請求の範囲第
   １項記載のメモリ保護方法。