JPS58129473A - Memory control system - Google Patents

Memory control system

Info

Publication number
JPS58129473A
JPS58129473A JP1227182A JP1227182A JPS58129473A JP S58129473 A JPS58129473 A JP S58129473A JP 1227182 A JP1227182 A JP 1227182A JP 1227182 A JP1227182 A JP 1227182A JP S58129473 A JPS58129473 A JP S58129473A
Authority
JP
Japan
Prior art keywords
memory
cell
addresses
address
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1227182A
Other languages
Japanese (ja)
Inventor
岡 安克
章 佐藤
伸一 窪田
良一 相沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1227182A priority Critical patent/JPS58129473A/en
Publication of JPS58129473A publication Critical patent/JPS58129473A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (1)発明の技術分野 する装置の映倫情報を記憶するメモリの制御方式に関す
る。
DETAILED DESCRIPTION OF THE INVENTION (1) Technical field of the invention This invention relates to a control method for a memory that stores video information of an apparatus.

(2)技術の背景 CRTなどに映像を表示する場合、画面を例えば縦横そ
れぞれ1024のドツトの2値情報によって表現する場
合には、該ドツト数に対応する+024X1024のビ
ット数のメモリに、画面を走査するのと同じ順番に該吠
1#!情報を記憶しておくことが行わnている。
(2) Background of the technology When displaying an image on a CRT or the like, if the screen is expressed by binary information of, for example, 1024 dots in the vertical and horizontal directions, the screen is stored in a memory with a bit number of +024 x 1024 corresponding to the number of dots. 1# in the same order as scanning! It is common practice to store information.

一方表示すべき映像が0〜9等の数字やA〜2等のキャ
ラクタなど特定のものであるときは、ROMに該キャラ
クタ等のパターンを記憶させておき1I11面を一足の
ドツト数例えばs2ドツト×52ドツト毎に区切ったマ
トリックス(52個×52個)に分割し、該セルに対応
するコードテーブルを設け、コードテーブル上の該セル
に対応する位置に必要なキャラクタ等のROM上の番地
を記憶させておくという手段がとられる。このようにす
ることで、キャラクタ等を記憶させるに必要な限られた
ビット数のROMと、コードテーブルに必要な少数のビ
ット数のメモリだけあればよく、前記1024 X 1
024ビツトもの大量のメモリを必要としないうえ、コ
ードテーブルを書き換えるだけで画面の処理かで色例え
ばスクロールや文字の挿入、削除なども極く容易である
On the other hand, when the image to be displayed is a specific number such as numbers such as 0 to 9 or characters such as A to 2, the pattern of the character, etc. is stored in the ROM, and the 1I11 screen is divided into one pair of dots, for example, s2 dots. Divide into a matrix (52 x 52) divided into 52 x 52 dots, create a code table corresponding to each cell, and set the ROM address of the necessary character, etc. at the position corresponding to the cell on the code table. Measures are taken to memorize it. By doing this, it is only necessary to have a ROM with a limited number of bits necessary for storing characters, etc., and a memory with a small number of bits necessary for the code table, and the above-mentioned 1024 x 1
It does not require a large memory of 0.24 bits, and it is extremely easy to change colors, scroll, insert or delete characters, etc. by simply rewriting the code table.

しかしながら表示すべき映像が図形などであって、キャ
ラクタのごとく特定のものでないときにはROMに記憶
させてメモリを省略することはできず、上記キャラクタ
ディスプレイ方式は採られなかった。本発明は、図形等
不特定の映像(以下イメージと略称する)を処理する際
にも、上記キャラクタディスプレイ方式の利点を生かし
たメモリ制御方式に関するものである。
However, when the image to be displayed is a figure or the like and is not a specific object such as a character, it is not possible to store it in a ROM and omit the memory, so the above-mentioned character display method was not adopted. The present invention relates to a memory control method that takes advantage of the advantages of the character display method even when processing unspecified images (hereinafter referred to as images) such as graphics.

(3)従来技術の問題点 従来のイメージを処理する際のメモリ制御1方式におい
ては、第1図(a)に示すような画面′に対応したビッ
トマツプ的な2次元的メモリを想定し、画面走査を行う
順に連続したアドレスを割尚てる。現実のメモリにおい
て紘、第11伽)に示すように、−次元的に連続したア
ドレスが走査順に割如当てられている。この場合、前記
キャラクタディスプレイ方式のように、画面を複数のセ
ルに分割し、セル単位での処理を行おうとしても、極め
て不便であった。即ち第1図(a)の1番地と8番地は
画面上では上下に隣接しているが、現実のメモリのアド
レスでは第1図(b)のとおり連続していない。従って
これら画面上の任意の部分のイメージのデータを取り出
すためにはアドレス計算を必要とし、取扱いが面倒で、
時間もかかる欠点があった。
(3) Problems with the prior art In the conventional memory control method 1 when processing images, a bitmap-like two-dimensional memory corresponding to the screen ′ as shown in FIG. 1(a) is assumed, and the screen Consecutive addresses are allocated in the order of scanning. In an actual memory, as shown in Figure 11 (Hiro, No. 11), -dimensionally consecutive addresses are allocated in the scanning order. In this case, it would be extremely inconvenient to divide the screen into a plurality of cells and perform processing on a cell-by-cell basis, as in the character display method. That is, addresses 1 and 8 in FIG. 1(a) are vertically adjacent to each other on the screen, but in actual memory addresses they are not consecutive as shown in FIG. 1(b). Therefore, in order to retrieve the image data of any part on the screen, address calculation is required, which is cumbersome to handle.
The drawback was that it was time consuming.

(4)発明の目的 本発明の目的は、イメージのデータを処理する際に、画
面上の任意の部分のデータをセル単位に容易にアクセス
することができ、上記キャラクタディスプレイ方式の利
点を生かしたメモリ制御方式を提供することである。
(4) Purpose of the Invention The purpose of the present invention is to make it possible to easily access data in any part of the screen cell by cell when processing image data, and to take advantage of the advantages of the character display method described above. The purpose of the present invention is to provide a memory control method.

(5)発明の構成 本発明の構成は、特許請求の範囲に記載のとおシであり
、映像情報を記′憶するメモリに走査の順に応じた論理
アドレスのほか、セル内での連続した論理アドレスを付
し、デコーダを設けて上記いずれの論理アドレスによっ
ても前記メモリのアクセスかできるようにしたメモリ制
御方式である。
(5) Structure of the Invention The structure of the present invention is as described in the claims, and in addition to logical addresses according to the scanning order in the memory that stores video information, consecutive logical addresses within a cell are This is a memory control system in which an address is assigned and a decoder is provided so that the memory can be accessed using any of the above logical addresses.

(6)発明の実施例 縦1024ドツト×横1024ドツトで表示される画面
全体を52 X 52個のセルに分割し、1個のセルを
縦52ドツトX横52ドツトで表示する。このと色画面
に対応したビットマツプ的な2次元的メモリを想定する
と、第21葎)に示すとおり1番地16ビツトから成る
メモリが横2列、縦52列並んで1個のセルとなる。
(6) Embodiment of the Invention The entire screen displayed with 1024 dots vertically x 1024 dots horizontally is divided into 52 x 52 cells, and each cell is displayed with 52 dots vertically x 52 dots horizontally. Assuming a bitmap-like two-dimensional memory corresponding to a color screen, the memory consisting of 16 bits per address is arranged in 2 rows horizontally and 52 columns vertically to form one cell, as shown in Figure 21.

骸セルには第2図(b) K示すようにセル内で1〜6
4番地まで連続した論理アドレス(以下セルモードアド
レスと呼ぶ)を割りつける0実際のメモリではセルモー
ドアドレスは第2図(e)に示す如く1次元的に繰り返
すアドレスが付されている。また同時に咳メモリには、
第5図に示すとお9走査の順に応じた連続した論理アド
レス(以下スキャンモードアドレスと呼ぶ)が付されて
いる。この例ではスキャンモードアドレスはメモリ上で
連続していないが、プログラムの上で論理的に連続して
いるものとして取シ扱うことができる。本実施例では該
メモリのアクセスが上記二種のモードいずれでも可能と
なるよう第4図の如く構成されている。第4図人はセル
モードアドレスをメモリの物理的順序通りのアドレス(
以下物理アドレスと呼ぶ)に変換するデコーダ、同図B
はスキャンモードアドレスを物理アドレスに変換するデ
コーダ、同図CはCPUの指令に基づ無前記2個のデコ
ーダのうちのいずれかを選択する丸めのマルチプレクサ
であり、Dはメモリである。アドレスバスEから上記い
ずれのモードのアドレス信号が入力されても、デコーダ
AまたはBによってメモリDの物理アドレスに変換され
、マルチプレクサの選択に従い、メモリDがアクセスさ
れる。論理アドレスと物理アドレスの対応の仕方によつ
−C例えば物理アドレスとスキャンモードアドレスが一
致するときには、デコーダBは必ずしも必歎ではない。
As shown in Figure 2(b) K, there are 1 to 6 cells in the cell.
Assigning consecutive logical addresses up to 4 addresses (hereinafter referred to as cell mode addresses). In an actual memory, cell mode addresses are assigned one-dimensionally repeated addresses as shown in FIG. 2(e). At the same time, cough memory
As shown in FIG. 5, consecutive logical addresses (hereinafter referred to as scan mode addresses) corresponding to the order of nine scans are assigned. In this example, the scan mode addresses are not consecutive in memory, but can be treated as logically consecutive in the program. This embodiment is constructed as shown in FIG. 4 so that the memory can be accessed in either of the two modes described above. Figure 4: People use cell mode addresses as addresses in the physical order of memory (
(hereinafter referred to as physical address), a decoder that converts
C is a decoder that converts a scan mode address into a physical address, C is a rounding multiplexer that selects one of the two decoders based on a command from the CPU, and D is a memory. No matter which mode of address signal is input from address bus E, it is converted into a physical address of memory D by decoder A or B, and memory D is accessed according to the selection of the multiplexer. Depending on the correspondence between the logical address and the physical address, for example, when the physical address and the scan mode address match, the decoder B is not necessarily required.

このようにして、セルモードが選択されたときは、第2
図(b)に示す特定のセル内での連続したアドレスがア
クセスされ、スキャンモードが選択されたときは第1図
(a)に示すように走査の順に従って連続したアドレス
がアクセスされる。
In this way, when cell mode is selected, the second
Consecutive addresses within a specific cell shown in FIG. 1(b) are accessed, and when scan mode is selected, consecutive addresses are accessed in accordance with the scanning order as shown in FIG. 1(a).

(7)発明の効果 以上のとおり本発明は通常のスキャンモードでのメモリ
制御とセルモードでのメモリ制御が任意に利用で舞るた
め、スキャンモードで入力したイメージ情報を複雑なア
ドレス計算をすることなくセル単位で分割したり移動し
たり等の処理が極めて容易にで籾る。前記したキャラク
タディスプレイ方式と同じくコードテーブルを設けてお
けは、画面上の図形の移動、部分的入れ替え、スクロー
ル等もコードテーブルを蕾龜換えるだけの簡単な操作で
可能となり、しかもl&場速度は極め、て短縮される。
(7) Effects of the Invention As described above, the present invention allows memory control in the normal scan mode and memory control in the cell mode to be used arbitrarily, so that complex address calculations are performed on image information input in the scan mode. Processing such as dividing or moving each cell can be done extremely easily without any trouble. As with the character display method described above, if a code table is provided, it becomes possible to move, partially replace, scroll, etc. the figures on the screen by simply changing the code table, and the l&field speed is extremely high. , is abbreviated.

また図形の存在しない全白部分を特定の一つのセルに代
表させ、画面上の全白部分についてはコードテーブルに
おいて該特定のセルを繰り返し指定するようにすれば、
メモリ容菫を大輩に減らすことができるなど、イメージ
情報についてキャラクタディスプレイ方式の特質をその
まま生かした取扱いが可能となる。
Also, if you make the all-white area where no figure exists represented by one specific cell, and repeatedly specify that specific cell in the code table for the all-white area on the screen,
The memory capacity can be reduced to a large number, and image information can be handled while taking advantage of the characteristics of the character display method.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a) (b)は従来のイメージ情報を記憶する
メモリの説明囚であり第2図(&)は本発明のセルの実
施例の構造を示す図、同図(b) (c)は則じく本発
明の実施例のセルモードアドレスの!51!明図、第5
図はスキャンモードアドレス及びセルモードアドレスと
メモリの物理アドレスの対応を示す図、第4図は本発明
の実施例の構成を示す図である。 悴1図 (a)               (b)第 2 
図 (lr) 第 3 図 第4図
FIGS. 1(a) and 1(b) are illustrations of a conventional memory for storing image information, and FIG. ) is the cell mode address of the embodiment of the present invention! 51! Mingzu, No. 5
This figure shows the correspondence between the scan mode address, the cell mode address, and the physical address of the memory, and FIG. 4 is a diagram showing the configuration of an embodiment of the present invention. Figure 1 (a) (b) 2nd
Figure (lr) Figure 3 Figure 4

Claims (1)

【特許請求の範囲】[Claims] 走査方式で映像を表示する表示装置の映倫情報を記憶す
るメモリにおいて、前記メモリに前記走査の順序に応じ
た論理アドレスと、前記メモリを複数のセルに分割し該
セル内での連続した論理アドレスとの二つの論理アドレ
スを付するとともに、該二つの論理アドレスの双方又は
一方を前記メモリの物理アドレスに変換するデコーダを
設け、前記二つの論理アドレスのいずれによっても前記
メモリのアクセスを可能としたメモリ制御方式
In a memory for storing video information of a display device that displays images in a scanning manner, the memory has a logical address according to the scanning order, and the memory is divided into a plurality of cells and consecutive logical addresses within the cell are stored. and a decoder that converts both or one of the two logical addresses into a physical address of the memory, making it possible to access the memory using either of the two logical addresses. Memory control method
JP1227182A 1982-01-28 1982-01-28 Memory control system Pending JPS58129473A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1227182A JPS58129473A (en) 1982-01-28 1982-01-28 Memory control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1227182A JPS58129473A (en) 1982-01-28 1982-01-28 Memory control system

Publications (1)

Publication Number Publication Date
JPS58129473A true JPS58129473A (en) 1983-08-02

Family

ID=11800697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1227182A Pending JPS58129473A (en) 1982-01-28 1982-01-28 Memory control system

Country Status (1)

Country Link
JP (1) JPS58129473A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62237582A (en) * 1986-04-09 1987-10-17 Hitachi Ltd Histogram processor
JPH01116821A (en) * 1987-10-30 1989-05-09 Hitachi Ltd Display processing device
JPH06110446A (en) * 1985-11-06 1994-04-22 Texas Instr Inc <Ti> Data processor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06110446A (en) * 1985-11-06 1994-04-22 Texas Instr Inc <Ti> Data processor
JPS62237582A (en) * 1986-04-09 1987-10-17 Hitachi Ltd Histogram processor
JPH01116821A (en) * 1987-10-30 1989-05-09 Hitachi Ltd Display processing device

Similar Documents

Publication Publication Date Title
US4979738A (en) Constant spatial data mass RAM video display system
US4618858A (en) Information display system having a multiple cell raster scan display
CA1122696A (en) Image rotation apparatus
EP0112832B1 (en) Digital image display system
EP0012793B1 (en) Method of displaying graphic pictures by a raster display apparatus and apparatus for carrying out the method
CA2058250C (en) Method and apparatus for arranging access of vram to provide accelerated writing of vertical lines to an output display
JPS6025794B2 (en) color graphic display device
EP0201210B1 (en) Video display system
EP0099989A2 (en) Image display control apparatus
US4570161A (en) Raster scan digital display system
US5371519A (en) Split sort image processing apparatus and method
US4570158A (en) Horizontal and vertical image inversion circuit for a video display
US5404448A (en) Multi-pixel access memory system
EP0480564B1 (en) Improvements in and relating to raster-scanned displays
EP0215984B1 (en) Graphic display apparatus with combined bit buffer and character graphics store
WO1995012164A3 (en) Frame buffer system designed for windowing operations
JP3316593B2 (en) Memory space allocation method and apparatus
GB2174277A (en) Method and system for displaying multiple images on a display screen
JPS58129473A (en) Memory control system
US5083121A (en) System for maximizing utilization of a display memory
JP2737898B2 (en) Vector drawing equipment
JPS597115B2 (en) How to create an address
JPS60163080A (en) Image reduction display processing system
JP2846357B2 (en) Font memory device
JP2633251B2 (en) Image memory device