JPH1197692A - Polycrystal and liquid crystal display - Google Patents

Polycrystal and liquid crystal display

Info

Publication number
JPH1197692A
JPH1197692A JP9253959A JP25395997A JPH1197692A JP H1197692 A JPH1197692 A JP H1197692A JP 9253959 A JP9253959 A JP 9253959A JP 25395997 A JP25395997 A JP 25395997A JP H1197692 A JPH1197692 A JP H1197692A
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
substance
crystal display
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9253959A
Other languages
Japanese (ja)
Inventor
Koji Usuda
宏治 臼田
Naoharu Sugiyama
直治 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9253959A priority Critical patent/JPH1197692A/en
Priority to KR1019980038625A priority patent/KR100305524B1/en
Publication of JPH1197692A publication Critical patent/JPH1197692A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136277Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a polycrystal composed of grains, having substantially uniform large diameter by heating a first substance deposited on a base material to produce a plurality of crystals, depositing a second substance in amorphous state thereon and growing a grain of the second substance using the plurality of crystals as nuclei. SOLUTION: A silicon oxide 124 is deposited on a substrate 123, which is then introduced into a super high vacuum CVD system where an amorphous silicon layer 125 is formed on the substrate 123. The amorphous silicon layer 125 is then kept in vacuum and heated. The amorphous silicon layer 125 formed on the silicon oxide 124 produces a plurality of independent crystallites 127 of silicon. Subsequently, an amorphous silicon layer 128 is formed on the substrate 123 on which the crystallites 127 of silicon are formed. Thereafter, the amorphous silicon layer 128 is fused to produce a polycrystalline silicon layer composed of crystal grains 129. According to the method, a polycrystal composed of substantially uniform grains can be obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多結晶および該多
結晶を備えた液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polycrystal and a liquid crystal display device provided with the polycrystal.

【0002】[0002]

【従来の技術】半導体素子の製造において、非晶質(ア
モルファス)状態の材料を加熱処理して多結晶化する工
程は、製造された半導体素子の品質に極めて大きな影響
を及ぼしている。例えば、Siを用いて製造される薄膜
トランジスタ(Thin Film Transistor: TFT)におけ
る電子の移動度は、Siとしてアモルファスシリコンを
用いた場合に高々10cm/V・sec 程度の値しか得
られないのに対して、多結晶シリコンを用いた場合に
は、一桁以上高い100cm/V・sec を超える移動
度も実現可能である。したがって、アモルファスシリコ
ンに代わり多結晶シリコンを基板上に形成することがで
きれば、半導体素子の高性能化が期待できる。 一般
に、アモルファスシリコンは、例えば、プラズマCVD
(chemical vaper deposition)法により製造されて
いる。この方法は、低温でアモルファスシリコンの薄膜
層を形成するのに適しており、例えば、ガラス基板上に
も堆積することが可能であるため、液晶表示装置に搭載
されるTFT等のチャネル層として広く用いられてき
た。しかしながら、アモルファス状態の材料の特性は、
上記したようにトランジスタ等の半導体素子を構成する
ためには必ずしも十分ではなく、例えば、液晶表示装置
にTFTとして搭載した場合には、動作速度が遅い等の
理由から各画素の高速動作には不向きであり、また画質
の高い表示を得ることができない。そこで、アモルファ
スシリコンに代わる材料として、多結晶シリコンが注目
されている。
2. Description of the Related Art In the manufacture of semiconductor devices, the step of heat-treating a material in an amorphous state to polycrystallize greatly affects the quality of the manufactured semiconductor device. For example, the mobility of electrons in a thin film transistor (TFT) manufactured using Si can only be about 10 cm 2 / V · sec at most when amorphous silicon is used as Si. Therefore, when polycrystalline silicon is used, a mobility higher than 100 cm 2 / V · sec, which is higher by one digit or more, can be realized. Therefore, if polycrystalline silicon can be formed on a substrate instead of amorphous silicon, higher performance of a semiconductor element can be expected. Generally, amorphous silicon is, for example, plasma-enhanced CVD.
(Chemical vaper deposition) method. This method is suitable for forming a thin film layer of amorphous silicon at a low temperature. For example, since it can be deposited on a glass substrate, it is widely used as a channel layer of a TFT or the like mounted on a liquid crystal display device. Has been used. However, the properties of the material in the amorphous state are:
As described above, it is not always sufficient to configure a semiconductor element such as a transistor. For example, when a TFT is mounted on a liquid crystal display device, it is not suitable for high-speed operation of each pixel because of a low operation speed. In addition, a display with high image quality cannot be obtained. Therefore, polycrystalline silicon is attracting attention as a material replacing amorphous silicon.

【0003】例えば、TFTに多結晶シリコンを適用
し、該TFTを搭載した液晶表示装置の場合には、予め
基板上に堆積したアモルファスシリコンを加熱すること
によりシリコン多結晶を形成している。特に、10イン
チを超える大面積の基板に対し高速に多結晶シリコンを
生成する方法として、ELA(excimer laser anne
aling )法が精力的に検討されている。ELA法は、基
板を巨大な炉に数時間にわたり導入して処理する固相成
長法と異なり、アモルファスシリコンに対し、例えば、
2mm/sec と高速にレーザービームを走査することに
よって、数分で大面積の基板上に多結晶シリコンを生成
することが可能であり、該多結晶シリコンを高いスルー
プットで製造することできる。
For example, in the case of a liquid crystal display device in which polycrystalline silicon is applied to a TFT and the TFT is mounted, polycrystalline silicon is formed by heating amorphous silicon previously deposited on a substrate. In particular, ELA (excimer laser annealing) has been used as a method for producing polycrystalline silicon at high speed on a substrate having a large area exceeding 10 inches.
aling) The method is being vigorously studied. The ELA method is different from the solid-phase growth method in which a substrate is introduced into a huge furnace for several hours and is processed.
By scanning a laser beam at a high speed of 2 mm / sec, polycrystalline silicon can be generated on a large-area substrate in a few minutes, and the polycrystalline silicon can be manufactured with high throughput.

【0004】しかしながら、ELA法で製造された多結
晶の結晶粒の大きさは、通常0.1〜0.5μm程度、
条件を限定しても高々lμm程度である上、均一な結晶
粒が得ることができないという問題があった。
[0004] However, the size of polycrystalline grains produced by the ELA method is usually about 0.1 to 0.5 µm,
Even if the conditions are limited, there is a problem that it is at most about 1 μm and uniform crystal grains cannot be obtained.

【0005】また、ELA法で製造された多結晶シリコ
ンを備えたTFT等の半導体素子において、電子の移動
度を100cm/V・sec を越すようにするために
は、ELA法に際して狭い条件で多結晶の成長を行う必
要があり、該条件によりELAを実施したとしても結晶
粒の粒径がばらつくことから、電気的特性が不均一にな
ってしまう。したがって、該多結晶シリコン−TFTを
搭載した液晶表示装置により画面を表示した場合には、
表示画面の輝度が変化することから画質の高い画像を表
示することができず、また、該液晶表示装置の耐久性も
低下するという問題があった。
Further, in a semiconductor device such as a TFT provided with polycrystalline silicon manufactured by the ELA method, in order to make the electron mobility exceed 100 cm 2 / V · sec, it is necessary to use narrow conditions in the ELA method. It is necessary to grow polycrystals, and even if ELA is performed under these conditions, the grain size of the crystal grains will vary, resulting in non-uniform electrical characteristics. Therefore, when a screen is displayed by a liquid crystal display device equipped with the polycrystalline silicon-TFT,
Since the brightness of the display screen changes, a high-quality image cannot be displayed, and the durability of the liquid crystal display device is also reduced.

【0006】[0006]

【発明が解決しようとする課題】本発明は、上記従来の
問題に鑑みてなされたもので、ほぼ均一で粒径の大きな
な結晶粒から構成され、経済性にも優れた多結晶を提供
することを目的とする。さらに、本発明は、画質の高い
画像を表示でき、耐久性にも優れる液晶表示装置を提供
することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional problems, and provides a polycrystal which is composed of substantially uniform crystal grains having a large grain size and is excellent in economical efficiency. The purpose is to: Still another object of the present invention is to provide a liquid crystal display device which can display a high-quality image and has excellent durability.

【0007】[0007]

【課題を解決するための手段】本発明に係る多結晶は、
基材上に第1の物質を積層する工程と、前記第1の物質
から加熱により複数の結晶を生成させる工程と、前記複
数の結晶を生成させた基材上に、非晶質状態の第2の物
質を積層する工程と、前記第2の物質を備えた結晶粒を
前記複数の結晶を核として成長させる工程とにより製造
されたことを特徴としている。
The polycrystal according to the present invention comprises:
Laminating a first substance on a substrate, generating a plurality of crystals by heating from the first substance, and forming a plurality of crystals in the amorphous state on the substrate on which the plurality of crystals have been generated. The method is characterized by being manufactured by a step of laminating two substances and a step of growing crystal grains including the second substance by using the plurality of crystals as nuclei.

【0008】本発明に係る多結晶によれば、基材上に積
層した第1の物質から複数の結晶を加熱により生成さ
せ、該生成した複数の結晶を核として第2の物質を備え
た結晶粒を成長させることにより、該結晶粒の大きさ等
の形態を制御することができるので、ほぼ均一な結晶粒
から構成された多結晶とすることが可能となる。
According to the polycrystal of the present invention, a plurality of crystals are generated by heating from a first substance laminated on a base material, and a crystal provided with a second substance using the plurality of generated crystals as nuclei. By growing the grains, the morphology such as the size of the crystal grains can be controlled, so that a polycrystal composed of substantially uniform crystal grains can be obtained.

【0009】したがって、本発明に係る多結晶をTFT
等の半導体素子に適用すれば、電気的特性がほぼ均一な
半導体素子を得ることが可能となる。
Therefore, the polycrystal according to the present invention is
And the like, it is possible to obtain a semiconductor element having substantially uniform electric characteristics.

【0010】さらに、本発明に係る液晶表示装置は、基
材上に設けられ多結晶からなるチャネル領域と、前記チ
ャネル領域より連続したソース領域およびドレイン領域
と、前記チャネル領域を通じ前記ドレイン領域とソース
領域との間におけるキャリアの移動を制御するゲート電
極と、前記ソース領域と接続されたソース電極と、前記
ドレイン領域と接続されたドレイン電極とを具備し、前
記多結晶は、前記基材上に第1の物質を積層する工程
と、前記第1の物質から加熱により複数の結晶を生成さ
せる工程と、前記複数の結晶を生成させた基材上に、非
晶質状態の第2の物質を積層する工程と、前記第2の物
質を備えた結晶粒を前記複数の結晶を核として成長させ
る工程とにより製造されたことを特徴としている。
Further, in the liquid crystal display device according to the present invention, there is provided a polycrystalline channel region provided on a base material, a source region and a drain region which are continuous from the channel region, and the drain region and the source through the channel region. A gate electrode that controls the movement of carriers between the region, a source electrode connected to the source region, and a drain electrode connected to the drain region; the polycrystal is formed on the base material; A step of stacking a first substance, a step of generating a plurality of crystals from the first substance by heating, and forming a second substance in an amorphous state on a substrate on which the plurality of crystals are generated. It is characterized by being manufactured by a stacking step and a step of growing crystal grains including the second substance with the plurality of crystals as nuclei.

【0011】本発明に係る液晶表示装置によれば、基材
上に積層した第1の物質から複数の結晶を加熱により生
成させ、該生成した複数の結晶を核として第2の物質を
備えた結晶粒を成長させることにより、ほぼ均一な結晶
粒から構成された多結晶からなるチャネル領域を備えた
ことにより、チャネル領域を通じソース領域とドレイン
領域との間で電子等のキャリアを高速かつ均一に移動さ
せることができるので、表示画面の輝度の変化が抑制さ
れて画質の高い画像を表示でき、また、耐久性にも優れ
た液晶表示装置を提供することができる。
According to the liquid crystal display device of the present invention, a plurality of crystals are generated by heating from the first substance laminated on the base material, and the second substance is provided with the generated plural crystals as nuclei. By growing the crystal grains, a channel region made of polycrystal composed of substantially uniform crystal grains is provided, so that carriers such as electrons can be rapidly and uniformly transferred between the source region and the drain region through the channel region. Since the liquid crystal display device can be moved, a change in luminance of a display screen is suppressed, a high-quality image can be displayed, and a liquid crystal display device with excellent durability can be provided.

【0012】本発明においては、基材上に薄く堆積した
第1の物質からなる薄膜層が、その表面が酸化されない
条件で加熱したときに塊状化する性質を利用して複数の
微細な結晶を生成させ、しかる後、第2の物質を複数の
微細な結晶の上に堆積して加熱処理を施すことにより多
結晶を形成している。ここで、従来のELA法による多
結晶化と比較しながら上記機構について説明する。
In the present invention, a plurality of fine crystals are formed by utilizing the property that a thin film layer made of a first substance thinly deposited on a substrate is agglomerated when the surface is heated under a condition where the surface is not oxidized. After that, the second substance is deposited on the plurality of fine crystals and subjected to a heat treatment to form a polycrystal. Here, the above mechanism will be described in comparison with the conventional polycrystallization by the ELA method.

【0013】例えば、従来のELA法を用いたアモルフ
ァスシリコンの多結晶化は、酸化膜上にアモルファスシ
リコンのみを形成した後、ELA法によって該アモルフ
ァスシリコンを加熱して溶融し、シリコンを再結晶化さ
せる方法である。従来の方法によれば、酸化膜表面のラ
ンダムな位置に不均一な形態の初期結晶核が形成されて
おり、ELA法に係る多結晶化は、該初期結晶核を拠り
所として温度勾配に基づいて成長するため、自ずと不均
一な形態の結晶粒が形成される。このとき、溶融したシ
リコンは、該結晶核から温度勾配に垂直な方向、即ち、
酸化膜とは反対となる表面側に向かって成長を開始する
が、酸化膜の表面に平行な方向に対しても成長する。し
かしながら、互いに隣接した結晶核から成長した結晶粒
は、該結晶粒の粒界が接すると、該平行な方向に対する
結晶成長を停止するため、結晶粒の粒径は自ずと初期結
晶核の密度によって制限される。したがって、従来のE
LA法により酸化膜上に多結晶を生成すると、結晶粒の
粒径等の形態が不均一な結晶粒が形成される。したがっ
て、該多結晶を用いて半導体素子、例えばTFTを製造
すると、TFTの電気的特性が不均一となり、該TFT
を搭載した液晶表示装置では、TFTの電気的特性のば
らつきが、各画素における表示のばらつきを直接左右す
るため高い画質の画像を表示することが困難になる。
For example, in polycrystallizing amorphous silicon using the conventional ELA method, after forming only amorphous silicon on an oxide film, the amorphous silicon is heated and melted by the ELA method to recrystallize the silicon. It is a way to make it. According to the conventional method, non-uniform initial crystal nuclei are formed at random positions on the oxide film surface, and polycrystallization according to the ELA method is based on the temperature gradient based on the initial crystal nuclei. Because of the growth, crystal grains of a non-uniform form are naturally formed. At this time, the molten silicon has a direction perpendicular to the temperature gradient from the crystal nucleus, that is,
Growth starts toward the surface opposite to the oxide film, but also grows in a direction parallel to the surface of the oxide film. However, crystal grains grown from crystal nuclei adjacent to each other stop crystal growth in the parallel direction when the grain boundaries of the crystal grains come into contact with each other, so that the grain size of the crystal grains is naturally limited by the density of the initial crystal nuclei. Is done. Therefore, the conventional E
When a polycrystal is formed on the oxide film by the LA method, a crystal grain having a non-uniform shape such as a grain size of the crystal grain is formed. Therefore, when a semiconductor element, for example, a TFT is manufactured using the polycrystal, the electrical characteristics of the TFT become non-uniform,
In a liquid crystal display device equipped with a TFT, the variation in the electrical characteristics of the TFT directly affects the variation in the display in each pixel, so that it is difficult to display a high-quality image.

【0014】一方、結晶粒の形態の制御は、アモルファ
スシリコンが溶融した後の再結晶化の過程において初期
結晶核の密度を制御することで実現できると期待され
る。
On the other hand, it is expected that the control of the morphology of the crystal grains can be realized by controlling the density of the initial crystal nuclei in the process of recrystallization after the amorphous silicon is melted.

【0015】ところで、例えば、シリコン酸化膜上にシ
リコンの薄膜層を堆積して加熱処理を施すと、シリコン
原子が酸化膜の表面上を移動(マイグレーション)して
表面の形態を変え、粒状のシリコン結晶の塊りとなる
(塊状化)性質がある。したがって、該性質を利用し、
酸化膜上に堆積するシリコンの薄膜層の厚さ、アニール
の温度およびアニールに要する時間を制御することによ
り、nmのオーダーでシリコンの微結晶を形成すること
ができる(特願平9−131016号参照)。そこで、
酸化膜上に予めシリコンの微結晶を形成した後、該シリ
コンの微結晶が形成された酸化膜上にアモルファスシリ
コンを積層し、加熱処理を施せば、該シリコンの微結晶
を核として溶融したシリコーンの再結晶化(多結晶化)
を図ることができる。
By the way, for example, when a silicon thin film layer is deposited on a silicon oxide film and subjected to a heat treatment, silicon atoms move (migrate) on the surface of the oxide film to change the form of the surface, and the granular silicon There is a tendency to form crystals (agglomeration). Therefore, utilizing this property,
By controlling the thickness of the silicon thin film layer deposited on the oxide film, the annealing temperature and the time required for annealing, silicon microcrystals can be formed on the order of nm (Japanese Patent Application No. Hei 9-131016). reference). Therefore,
After silicon microcrystals are formed in advance on an oxide film, amorphous silicon is stacked on the oxide film on which the silicon microcrystals are formed, and heat treatment is performed. Recrystallization (polycrystallization)
Can be achieved.

【0016】すなわち、従来は、溶融したアモルファス
層の再結晶化にあたり、基材上にランダムに発生する結
晶核を初期核として結晶化(多結晶化)が進行するた
め、結晶粒の粒径は核の密度に依存することから、小さ
な粒径の結晶粒しか実現できなかったのに対して、本発
明によれば、自ずとnmオーダーに制御された結晶核を
所望の密度で酸化膜上に配した後に、アモルファス層に
対してELA法を施すことができることから、従来のE
LA法により製造された多結晶に比べて均一かつ粒径の
大きな結晶粒を実現することが可能となる。また、溶融
したアモルファス層の再結晶化が既に存在する微結晶を
核(種)として開始するため、原理的にはアモルファス
層が溶融するのに必要なエネルギーだけをELA法によ
り投入すればよいことから、ELA法を実施する際の投
入エネルギーを従来より抑制することができ、ELAの
プロセスマージンの拡大にも寄与できる。
That is, conventionally, in recrystallization of a melted amorphous layer, crystallization (polycrystallization) proceeds with a crystal nucleus randomly generated on a substrate as an initial nucleus. According to the present invention, a crystal nucleus controlled in the order of nm is naturally disposed on an oxide film at a desired density, whereas crystal grains having a small particle size can be realized because of the dependence on the nucleus density. After that, the ELA method can be applied to the amorphous layer.
It is possible to realize crystal grains that are uniform and have a large particle size as compared with polycrystals manufactured by the LA method. In addition, since recrystallization of the melted amorphous layer starts with microcrystals already existing as nuclei (seeds), in principle, only the energy necessary for melting the amorphous layer needs to be supplied by the ELA method. Therefore, it is possible to suppress the input energy when performing the ELA method more than before, and it is also possible to contribute to the expansion of the ELA process margin.

【0017】こうして、上記多結晶をチャネル層(チャ
ネル領域)に適用した半導体素子の電気的特性等の高性
能化が達成でき、該半導体素子を搭載した液晶表示装置
においては、各画素の特性が均一化され、表示むら等の
解消された画質の高い表示が達成される。なお、上記第
1の物質としては、基材の表面上を移動(マイグレーシ
ョン)する物質であればよく、半導体、金属および金属
シリサイド等の金属と半導体との合金を挙げることがで
き、例えば、Si、SiGe、Ge、CおよびSiC等
のIV族元素およびその化合物やIn、As、InA
s、Ga、GaAsAl、AlAs、InAlGaA
s、InAlAs、InAlPおよびInP等のIII
−V族およびその化合物を結晶または非晶質の状態で適
用することができる。さらに、第2の物質としては、例
えば、アモルファスシリコン、アモルファスSiGeお
よびアモルファスゲルマニウム等を適用することができ
る。また、基材としては、例えば、シリコン酸化膜等の
各種の酸化物からなる薄膜および表面が酸化膜である基
板を適用することができる。
In this way, it is possible to achieve high performance such as electric characteristics of a semiconductor device in which the above-mentioned polycrystal is applied to a channel layer (channel region). In a liquid crystal display device equipped with the semiconductor device, the characteristics of each pixel are improved. Uniform display with high image quality, in which display unevenness and the like are eliminated, is achieved. Note that the first substance may be any substance that moves (migrate) on the surface of the substrate, and examples thereof include an alloy of a semiconductor and a metal such as a semiconductor, a metal, and a metal silicide. , SiGe, Ge, C and SiC and other Group IV elements and their compounds, In, As, InA
s, Ga, GaAsAl, AlAs, InAlGaAs
III such as s, InAlAs, InAlP and InP
Group V and its compounds can be applied in crystalline or amorphous state. Further, as the second substance, for example, amorphous silicon, amorphous SiGe, amorphous germanium, or the like can be used. As the base material, for example, a thin film made of various oxides such as a silicon oxide film and a substrate having an oxide film on the surface can be used.

【0018】[0018]

【発明の実施の形態】以下に、図面を参照して、本発明
を詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings.

【0019】図1および図2は、本発明の一実施例であ
る液晶表示装置の1画素を示した図である。
FIGS. 1 and 2 are views showing one pixel of a liquid crystal display device according to one embodiment of the present invention.

【0020】図1および図2において、液晶表示装置
は、p-Si からなるTFTの活性層(チャネル領域、ソ
ース領域およびドレイン領域を含む)101およびイン
プレイン電極102上に形成されたゲート絶縁膜を介し
てゲート電極線103および画素電極104を備えてお
り、インプレイン電極線106が、コンタクトホール1
07を介してインプレイン電極102と接続されてい
る。また、活性層101と画素電極104とは、コンタ
クトホール108、109を介して電極パターン110
により電気的に接続されている。さらに、活性層101
と信号線105とは、コンタクトホール111により接
続されている。なお、本実施の形態においては、半導体
素子であるTFTはコプラナ型のTFTである。
1 and 2, a liquid crystal display device has a gate insulating film formed on an active layer (including a channel region, a source region, and a drain region) 101 of a p-Si TFT and an in-plane electrode 102. And a gate electrode line 103 and a pixel electrode 104 via the contact hole 1.
07 and connected to the in-plane electrode 102. The active layer 101 and the pixel electrode 104 are connected to the electrode pattern 110 via the contact holes 108 and 109.
Are electrically connected to each other. Further, the active layer 101
And the signal line 105 are connected by a contact hole 111. In this embodiment mode, the TFT which is a semiconductor element is a coplanar TFT.

【0021】ここで、図1に示した液晶表示装置の製造
工程について説明する。
Here, the manufacturing process of the liquid crystal display device shown in FIG. 1 will be described.

【0022】はじめに、図3(a)に示すように、ガラス
基板123上にシリコン酸化膜124をプラズマCVD
にて100nmの厚さとなるように形成した。次に、該
基板123を超高真空(UHV:ultra high vacuum )
−CVD装置に導入し、該基板123を加熱せずに厚さ
1nmの極めて平坦なアモルファスシリコン層125を
堆積した。ここで、該アモルファスシリコン層125の
堆積には、Siからなるガス126を用いた。な
お、ガス126の分子を、CVD装置内において基板1
23の表面を見込む位置に設置された補助ヒータで熱分
解した後に基板123に供給することによって、基板1
23の表面でのガス126の分解が起こらない室温にお
いてもシリコンの薄膜が形成可能である。また、アモル
ファスシリコンの薄膜を形成するに際しては、上記UH
V−CVD法を用いた装置(例えば、特開平7−245
263号公報を参照)を好適に用いることができるが、
該装置に限らず、例えば、固体のシリコンを電子線で加
熱して基板に供給する分子線結晶成長(MBE)法、プ
ラズマ放電により気体状の原料を分解して基板に供給す
るプラズマCVD法、ECRプラズマ法および原料とな
るガスを電界等により引き出して方向性を持たせたCV
D法等を用いた装置により形成することができ、いずれ
の装置により製造された薄膜を適用した場合にも、後述
する微結晶を得ることができる。また、上記アモルファ
スシリコンの代わりに、シリコン多結晶でその一部また
は全てが構成される薄膜を用いてもよい。ここで、最も
重要なポイントは、アモルファスシリコン層125の薄
膜層への酸素等の不純物の混入を抑制することにある。
アモルファスシリコン層125に酸素が多量に含まれる
と、シリコン原子のマイグレーションが妨げられるため
に、微結晶の生成(塊状化)を制御できない場合があ
る。そこで、アモルファスシリコン層125を大気に暴
露することなく真空中に保ち、830℃にて加熱した。
すなわち、UHV−CVD装置にてアモルファスシリコ
ン層125を形成後、ガス126を構成する分子を分解
するための補助ヒータを停止するとともに、基板123
を加熱するヒータを昇温して基板123を超高真空中に
て3分間にわたり加熱した。
First, as shown in FIG. 3A, a silicon oxide film 124 is formed on a glass substrate 123 by plasma CVD.
Was formed to have a thickness of 100 nm. Next, the substrate 123 is placed in an ultra high vacuum (UHV).
-Introduced into a CVD apparatus, and deposited a very flat amorphous silicon layer 125 having a thickness of 1 nm without heating the substrate 123. Here, a gas 126 made of Si 2 H 6 was used for depositing the amorphous silicon layer 125. The molecules of the gas 126 are transferred to the substrate 1 in the CVD apparatus.
23 is supplied to the substrate 123 after being thermally decomposed by an auxiliary heater installed at a position where the surface of the
A silicon thin film can be formed even at room temperature where the decomposition of the gas 126 on the surface of 23 does not occur. When forming an amorphous silicon thin film, the above UH
Apparatus using a V-CVD method (for example,
No. 263) can be preferably used,
Not limited to the apparatus, for example, a molecular beam crystal growth (MBE) method in which solid silicon is heated with an electron beam and supplied to a substrate, a plasma CVD method in which a gaseous raw material is decomposed by plasma discharge and supplied to a substrate, ECR plasma method and CV with directionality by extracting gas as raw material by electric field etc.
It can be formed by an apparatus using the D method or the like, and when a thin film manufactured by any of the apparatuses is applied, microcrystals described later can be obtained. Further, instead of the amorphous silicon, a thin film partially or wholly composed of polycrystalline silicon may be used. Here, the most important point is to prevent impurities such as oxygen from being mixed into the thin film layer of the amorphous silicon layer 125.
When a large amount of oxygen is contained in the amorphous silicon layer 125, migration of silicon atoms is hindered, so that generation (agglomeration) of microcrystals may not be controlled in some cases. Therefore, the amorphous silicon layer 125 was kept at a vacuum without being exposed to the air and heated at 830 ° C.
That is, after the amorphous silicon layer 125 is formed by the UHV-CVD apparatus, the auxiliary heater for decomposing molecules constituting the gas 126 is stopped, and the substrate 123
The substrate 123 was heated in an ultra-high vacuum for 3 minutes by heating the heater for heating the substrate 123.

【0023】その結果、図3(b)に示すように、シリ
コン酸化膜124上に平坦に形成されていたアモルファ
スシリコン層125は、塊状化現象によって、最大の直
径が40nm、高さが10nm程度の独立した複数のシ
リコンの微結晶127となった。ここで、該アモルファ
スシリコン層125の厚みおよび加熱温度を変化させる
ことによって、微結晶127の大きさ等の形態を制御す
ることが可能である。例えば、アモルファスシリコン層
125の厚さを0.5nm、加熱温度を730℃とした
場合には、最大の直径が25nm、高さが2nm程度の
微結晶を得ることができる。なお、塊状化する前のアモ
ルファスシリコン層125を大気に暴露しないのは、上
記したように、アモルファスシリコン層125が大気中
で酸化されるのを防ぐためであるから、アモルファスシ
リコン層125を高純度窒素、高純度アルゴンおよび高
純度ヘリウム等の不活性ガスの雰囲気にて保持する等し
て酸化を防ぐ手段が講じてあれば特に真空中に保持する
必要はない。また、加熱中にアモルファスシリコン層1
25とミキシング等を起こさないものであれば、本実施
例で引用したガラス基板123の代わりに、シリコン、
アルカリガラス、石英、SiC、サファイア、各種のプ
ラスチック、プラスチックフィルムおよびビニールフィ
ルム等からなる基板を用いた場合でも上記微結晶の生成
(塊状化)が可能である。さらに、本実施の形態では、
基材としてシリコン酸化膜を用いた例を示したが、該基
材は、加熱処理により微結晶を生成する(塊状化する)
材料が該基材の表面を移動(マイグレーション)し、表
面の形態を変化させて粒状の結晶(微結晶)を生成する
ものであれば、特に限定はされず、例えば、SiNx
膜、Al膜、Fを添加した各種の酸化膜、窒素を添加し
た各種の酸化膜およびW(タングステン)膜等を適用す
ることができる。また、ガス126の種類または組成を
変え、温度および処理時間等の加熱条件を変化させれ
ば、SiH、Si等の水素化Siガスや、Ge
、Ge等の各種のガスを適用することもでき
る。
As a result, as shown in FIG. 3B, the amorphous silicon layer 125 formed flat on the silicon oxide film 124 has a maximum diameter of about 40 nm and a height of about 10 nm due to the agglomeration phenomenon. And a plurality of independent silicon microcrystals 127. Here, by changing the thickness and the heating temperature of the amorphous silicon layer 125, the form such as the size of the microcrystal 127 can be controlled. For example, when the thickness of the amorphous silicon layer 125 is 0.5 nm and the heating temperature is 730 ° C., microcrystals having a maximum diameter of 25 nm and a height of about 2 nm can be obtained. Note that the reason that the amorphous silicon layer 125 before being agglomerated is not exposed to the air is to prevent the amorphous silicon layer 125 from being oxidized in the air as described above. It is not particularly necessary to hold in a vacuum if measures are taken to prevent oxidation by holding in an atmosphere of an inert gas such as nitrogen, high-purity argon and high-purity helium. During the heating, the amorphous silicon layer 1
25 that does not cause mixing or the like with silicon 25 instead of the glass substrate 123 cited in this embodiment.
Even when a substrate made of alkali glass, quartz, SiC, sapphire, various plastics, a plastic film, a vinyl film, or the like is used, the above-mentioned microcrystals can be formed (agglomerated). Further, in the present embodiment,
Although an example in which a silicon oxide film is used as a base material has been described, the base material forms microcrystals (agglomerates) by heat treatment.
The material is not particularly limited as long as the material moves (migrate) on the surface of the substrate and changes the form of the surface to generate granular crystals (microcrystals). For example, SiNx
A film, an Al film, various oxide films to which F is added, various oxide films to which nitrogen is added, a W (tungsten) film, or the like can be used. Further, if the type or composition of the gas 126 is changed and the heating conditions such as the temperature and the processing time are changed, a hydrogenated Si gas such as SiH 4 , Si 3 H 8 or Ge can be obtained.
Various gases such as H 4 and Ge 2 H 6 can also be applied.

【0024】次に、図3(c)に示したように、シリコ
ンの微結晶127が形成されたガラス基板123上に、
プラズマCVD法により50nmのアモルファスシリコ
ン層128を形成した。したがって、シリコン酸化膜1
24とアモルファスシリコン層128との界面にシリコ
ンの微結晶127が存在する構造が得られた。なお、望
ましくは、該アモルファスシリコン層128を形成する
前に、シリコンの微結晶127に形成された酸化膜を取
り除くために、シリコン基板123を0.01%の希H
F中に約1秒間程度浸せきするとよい。また、例えば、
窒素、アルゴン、ヘリウムおよび水素等の雰囲気下で搬
送できる装置等により、シリコンの微結晶127の表面
を酸化させないようにプラズマCVDを実施できるので
あれば、ガラス基板123を希HF中に浸せきする必要
はなく、ガラス基板123を大気に暴露した場合であっ
ても、数時間以内でガラス基板123の搬送が終了する
ような条件であれば、シリコンの微結晶127上に形成
される酸化膜は高々数オングストローム以内であってア
モルファスシリコン層128を用いた多結晶化は妨げら
れない。
Next, as shown in FIG. 3C, on a glass substrate 123 on which silicon microcrystals 127 are formed,
An amorphous silicon layer 128 having a thickness of 50 nm was formed by a plasma CVD method. Therefore, the silicon oxide film 1
A structure was obtained in which silicon microcrystals 127 were present at the interface between 24 and the amorphous silicon layer 128. Preferably, before the amorphous silicon layer 128 is formed, the silicon substrate 123 is made of 0.01% dilute H in order to remove an oxide film formed on the silicon microcrystal 127.
It is good to soak in F for about 1 second. Also, for example,
If plasma CVD can be performed using a device that can be transported in an atmosphere of nitrogen, argon, helium, hydrogen, or the like so as not to oxidize the surface of the silicon microcrystal 127, the glass substrate 123 needs to be immersed in dilute HF. However, even when the glass substrate 123 is exposed to the atmosphere, the oxide film formed on the silicon microcrystal 127 can be at most as long as the transfer of the glass substrate 123 is completed within several hours. Polycrystallization using the amorphous silicon layer 128 within several angstroms is not hindered.

【0025】次いで、図3(d)に示したように、該シ
リコン基板123に形成されたアモルファスシリコン層
128をELA法によって溶融して結晶粒129からな
る多結晶シリコン層を得た。なお、ELA法により多結
晶を生成するにあたり、大気中において、XeClレー
ザの単位面積あたりの照射エネルギー密度は340mJ
/cmであり、照射時のガラス基板123の温度は室
温であった。その結果、シリコン酸化膜124上のアモ
ルファスシリコン層128が溶融し、粒径が0.1μm
程度の均一な結晶粒129から構成された多結晶が形成
された。なお、XeClレーザの単位面積あたりの照射
エネルギー密度を、330mJ/cmとした場合にお
いても、多結晶を構成する結晶粒の粒径分布に変化はな
かった。したがって、従来のELA法に比べて低い照射
エネルギー密度でのプロセスが実現するため、レーザの
出力変動があるエキシマレーザを用いたELA法におけ
るプロセスマージンが拡大できることから、多結晶シリ
コンの歩留まりの向上も達成できた。そして、図4
(a)に示すように多結晶シリコンをパターニングして
TFTの活性層101およびインプレイン電極102を
形成した。
Next, as shown in FIG. 3D, the amorphous silicon layer 128 formed on the silicon substrate 123 was melted by an ELA method to obtain a polycrystalline silicon layer composed of crystal grains 129. When polycrystals are formed by the ELA method, the irradiation energy density of a XeCl laser per unit area in the atmosphere is 340 mJ.
/ Cm 2 , and the temperature of the glass substrate 123 at the time of irradiation was room temperature. As a result, the amorphous silicon layer 128 on the silicon oxide film 124 is melted and has a particle size of 0.1 μm.
A polycrystal composed of crystal grains 129 having a uniform degree was formed. In addition, even when the irradiation energy density per unit area of the XeCl laser was 330 mJ / cm 2 , there was no change in the particle size distribution of the crystal grains constituting the polycrystal. Accordingly, since a process with a lower irradiation energy density is realized as compared with the conventional ELA method, the process margin in the ELA method using an excimer laser having a laser output fluctuation can be expanded, and the yield of polycrystalline silicon can be improved. Achieved. And FIG.
As shown in (a), the polycrystalline silicon was patterned to form an active layer 101 and an in-plane electrode 102 of the TFT.

【0026】次に、APCVD法、PECVD法あるい
はECR−PECVD法等により、ゲート絶縁膜を70
nmから100nm程度の厚さとなるように形成し、ゲ
ート絶縁膜上に、Mo、Al、Ta、W 、Cuおよびこれらの合
金またはドープしたシリコン膜等の金属膜を厚さが20
0nm〜400nm程度となるように形成して、図4
(b)に示すように、ゲート電極線103および画素電
極104をパターニングした。次いで、ゲート電極線1
03をマスクとして、TFTのソース・ドレインとなる
領域およびインプレイン電極102に不純物、例えば、
n-chTFTの場合には1×1022cm-3個程度のリンを
イオン注入法やイオンドーピング法により導入した。す
なわち、図4(b)に示した斜線の領域に不純物を注入
した。次に、シリコン酸化膜、シリコン窒化膜もしくは
これらを積層した構造の層間絶縁膜をAPCVD法、P
ECVD法あるいはECR−PECVD法等により全面
に形成し、先に注入した不純物を、エキシマレーザーア
ニールあるいは450℃〜550℃程度の熱アニールに
より活性化および低抵抗化した。
Next, the gate insulating film is formed by an APCVD method, a PECVD method or an ECR-PECVD method.
and a metal film such as Mo, Al, Ta, W, Cu, an alloy thereof, or a doped silicon film having a thickness of 20 nm on the gate insulating film.
4 is formed so as to have a thickness of about 0 nm to 400 nm.
As shown in (b), the gate electrode lines 103 and the pixel electrodes 104 were patterned. Next, the gate electrode line 1
Using 03 as a mask, a region serving as a source / drain of the TFT and an impurity in the in-plane electrode 102, for example,
In the case of an n-ch TFT, about 1 × 10 22 cm −3 of phosphorus was introduced by ion implantation or ion doping. That is, impurities were implanted into the shaded regions shown in FIG. Next, a silicon oxide film, a silicon nitride film, or an interlayer insulating film having a structure in which these are laminated is formed by an APCVD method.
Impurities formed over the entire surface by ECVD or ECR-PECVD, etc., and activated previously were activated and reduced in resistance by excimer laser annealing or thermal annealing at about 450 ° C. to 550 ° C.

【0027】次いで、図4(c)に示すように、コンタ
クトホール107、108、109および111を開口
して、全面に、Mo、Al、Ta、W 、Cuおよびこれらの合金
またはドープしたシリコン膜等の金属膜を厚さが300
nm〜600nm程度となるように形成し、図4(d)
に示すようにパターニングして信号線105、インプレ
イン電極線106および電極パターン110を形成し
た。なお、該金属膜の厚さは、カバレージの関係から層
間絶縁膜より厚いことが望ましい。また、上述したよう
に、インプレイン電極線106およびインプレイン電極
102は、コンタクトホール107を介して接続され、
画素電極104と活性層101は、コンタクトホール1
08、109を介して電極パターン110により電気的
に接続されている。また、信号線105と活性層101
とは、コンタクトホール111により接続されている。
次に、必要に応じて全面に保護膜を形成してパターニン
グすることによりアレイ基板を作成し、対向基板との間
に液晶を充填して液晶表示装置を得た。
Next, as shown in FIG. 4C, contact holes 107, 108, 109 and 111 are opened, and Mo, Al, Ta, W, Cu and their alloys or doped silicon films are formed on the entire surface. Metal film of thickness 300
4 (d).
The signal line 105, the in-plane electrode line 106, and the electrode pattern 110 were formed by patterning as shown in FIG. Note that the thickness of the metal film is desirably thicker than the interlayer insulating film in view of coverage. As described above, the in-plane electrode line 106 and the in-plane electrode 102 are connected via the contact hole 107,
The pixel electrode 104 and the active layer 101 are in contact hole 1
The electrodes are electrically connected to each other through the electrode patterns 110 via 08 and 109. Also, the signal line 105 and the active layer 101
Are connected by a contact hole 111.
Next, a protective film was formed on the entire surface as necessary and patterned to form an array substrate, and a liquid crystal was filled between the array substrate and a counter substrate to obtain a liquid crystal display device.

【0028】ここで、図2に示した構造を有した液晶表
示素子におけるアレイ基板のA−A’断面、B−B’断
面およびC−C’断面を図5(a)〜(c)に示す。な
お、図1と図2における液晶表示装置は基本的な構成を
同じとするものである。なお、ここでは、保護膜は図示
していないが、必要に応じて形成することが望ましい。
図1および図2に示した構造を有する液晶表示装置に
対し配向処理を施してモジュール化し、インターフェー
ス基板を用いてテレビ画面を表示させたところ、各画素
の特性が均一化されたことから、駆動電圧±6Vで良好
な動画像を表示することができ、表示むら等の解消され
た画質の高い表示が長期間に渡り達成された。
FIGS. 5A to 5C show AA 'section, BB' section and CC 'section of the array substrate in the liquid crystal display device having the structure shown in FIG. Show. 1 and 2 have the same basic configuration. Although a protective film is not shown here, it is desirable to form the protective film as needed.
When the liquid crystal display device having the structure shown in FIGS. 1 and 2 was subjected to an alignment process to be modularized and a television screen was displayed using an interface substrate, the characteristics of each pixel were made uniform. A good moving image could be displayed at a voltage of ± 6 V, and high-quality display with no display unevenness was achieved over a long period of time.

【0029】なお、本実施の形態では、能動素子をコプ
ラナ型のTFTとしたが、TFT等の半導体素子は本発
明の主旨を逸脱しない範囲において変形することが可能
である。また、微細な画素ピッチにも十分対応できると
ともに、外付けドライバとその実装部に要する面積と比
較して駆動回路に要する面積が著しく低減でき液晶表示
装置の狭額縁化を達成することが可能である等の利点を
有することから、図6に示すように、液晶表示装置を制
御する周辺駆動回路を該液晶表示装置に内蔵することも
できる。図6においては、液晶表示装置は、上記多結晶
を備えた P−チャネルTFT120と N−チャネルTF
T121とからなるCMOS駆動回路122を有しており、
画素の一例として、上述した図1あるいは図2に示す画
素とから構成されている。
In the present embodiment, the active element is a coplanar TFT, but a semiconductor element such as a TFT can be modified without departing from the gist of the present invention. In addition to being able to sufficiently cope with a fine pixel pitch, the area required for the drive circuit can be significantly reduced as compared with the area required for the external driver and its mounting part, and a narrow frame of the liquid crystal display device can be achieved. Since the liquid crystal display device has certain advantages, a peripheral drive circuit for controlling the liquid crystal display device can be built in the liquid crystal display device as shown in FIG. In FIG. 6, the liquid crystal display device has a P-channel TFT 120 having the above-mentioned polycrystal and an N-channel TF.
And a CMOS drive circuit 122 comprising T121.
As an example of the pixel, the pixel includes the pixel shown in FIG. 1 or FIG.

【0030】次に、図1および図2に示した構成を有す
る液晶表示装置において、TFTの活性層101および
インプレイン電極102の形成に際する他の実施の形態
を示す。すなわち、あらかじめガラス基板123上にシ
リコン酸化膜124を形成した後、ガラス基板123の
近傍に用意したスリット130を設置してから、アモル
ファスシリコン層125を形成した(図7(a))。な
お、ガス126は、指向性をもって、ガラス基板123
に対しほぼ垂直な方向から該ガラス基板123上に到達
するので、スリット130は該基板123から1mm離
して設置した。そして、上述したように、ガラス基板1
23を加熱処理することによって、所望の位置に塊状化
したシリコンの微結晶127を形成した。なお、ガス1
26の供給をノズル等を用いてガラス基板123上の任
意の位置に直接堆積した場合でも、所望の位置に塊状化
したシリコンの微結晶127を形成することができた
(図7(b))。また、予め異なる開口部を持つスリッ
トによりパターニングを施しておけば、パターンに応じ
て微結晶の配置を任意に制御することが可能である。
Next, another embodiment for forming a TFT active layer 101 and an in-plane electrode 102 in a liquid crystal display device having the structure shown in FIGS. 1 and 2 will be described. That is, after the silicon oxide film 124 was formed on the glass substrate 123 in advance, the prepared slit 130 was provided near the glass substrate 123, and then the amorphous silicon layer 125 was formed (FIG. 7A). Note that the gas 126 is supplied with directivity to the glass substrate 123.
The slit 130 was set at a distance of 1 mm from the substrate 123 because the slit 130 reached the glass substrate 123 from a direction substantially perpendicular to the substrate 123. Then, as described above, the glass substrate 1
By subjecting 23 to heat treatment, clustered silicon microcrystals 127 were formed at desired positions. Gas 1
Even when the supply of 26 was directly deposited at an arbitrary position on the glass substrate 123 by using a nozzle or the like, a clustered silicon microcrystal 127 could be formed at a desired position (FIG. 7B). . If patterning is performed in advance using slits having different openings, the arrangement of microcrystals can be arbitrarily controlled according to the pattern.

【0031】次に、シリコンの微結晶127をガラス基
板123上に形成する際に用いたスリット130を上記
位置に再度配置し、アモルファスシリコン層128をス
リット130を介して形成した(図7(c))。なお、
通常のプラズマCVD法では、図7(a)のように指向
性のあるアモルファスシリコン層128の形成は不可能
であるので、スリット130とガラス基板123との間
隔を狭めるにしたがって、所望の位置のみにアモルファ
スシリコン層128を形成することができる。そして、
アモルファスシリコン層6をELA法により微結晶12
7を核として多結晶化することにより、所望の位置に、
ほぼ均一な粒径を持つ結晶粒129から構成された多結
晶を形成することができた。こうして得られた多結晶を
備え、図1および図2に示した構造を有する液晶表示装
置に対し配向処理を施してモジュール化し、インターフ
ェース基板を用いてテレビ画面を表示させたところ、各
画素の特性が均一化されたことから、駆動電圧±6Vで
良好な動画像を表示することができ、表示むら等の解消
された画質の高い表示が長期間に渡り達成された。な
お、図7に示した多結晶の製造方法を用いれば、任意の
位置、例えば、液晶表示装置の場合には、画素部または
周辺駆動回路のTFTを作成する位置にのみ、結晶粒の
粒径が大きく、各結晶粒の形態がほぼ均一な多結晶を製
造することができる。 一方、比較のために、従来のE
LA法により多結晶化したポリシリコンを有するTFT
を搭載した以外は、上記実施の形態と同様の液晶表示装
置を得た。すなわち、シリコン酸化膜上にアモルファス
シリコンのみを形成した後、ELA法によってアモルフ
ァスシリコンを加熱して溶融し、再結晶化させたポリシ
リコンを備えたTFTを搭載した液晶表示装置である。
Next, the slit 130 used for forming the silicon microcrystal 127 on the glass substrate 123 was placed again at the above position, and the amorphous silicon layer 128 was formed through the slit 130 (FIG. 7C )). In addition,
7A, it is impossible to form the amorphous silicon layer 128 having directivity as shown in FIG. 7A. Therefore, as the distance between the slit 130 and the glass substrate 123 is reduced, only a desired position is formed. The amorphous silicon layer 128 can be formed first. And
The amorphous silicon layer 6 is formed into microcrystals 12 by the ELA method.
By performing polycrystallization with 7 as a nucleus, at a desired position,
A polycrystal composed of crystal grains 129 having a substantially uniform particle size could be formed. A liquid crystal display device having the polycrystal obtained in this manner and having the structure shown in FIGS. 1 and 2 was subjected to an alignment process to be modularized, and a television screen was displayed using an interface substrate. Were uniformized, a good moving image could be displayed at a driving voltage of ± 6 V, and high-quality display with no display unevenness was achieved for a long period of time. Note that, if the method of manufacturing a polycrystal shown in FIG. 7 is used, the grain size of a crystal grain is set only at an arbitrary position, for example, in a liquid crystal display device, at a position where a TFT of a pixel portion or a peripheral driver circuit is formed. And a polycrystal in which the form of each crystal grain is substantially uniform can be produced. On the other hand, for comparison, the conventional E
TFT having polysilicon polycrystallized by LA method
A liquid crystal display device similar to that of the above embodiment was obtained except that the device was mounted. That is, this is a liquid crystal display device equipped with a TFT provided with polysilicon which is formed by forming only amorphous silicon on a silicon oxide film and then heating and melting the amorphous silicon by an ELA method and recrystallizing the silicon.

【0032】ここで、ポリシリコンは以下のように製造
された。はじめに、即ち、ガラス基板123上にプラズ
マCVDにより100nmの厚さのシリコン酸化膜12
4を形成した後、シリコン酸化膜124上に50nmの
厚さのアモルファスシリコン層6を形成し、ELA法に
より多結晶を製造した。図8(a)は、ELA法におい
てレーザを照射した直後の状態を示しているが、溶融し
たアモルファスシリコン層131の固化開始直後には、
シリコン酸化膜124の表面のランダムな位置に大きさ
等の形態の不均一な初期結晶核132が形成されてい
る。そして、結晶粒は、初期結晶核132を拠り所とし
て温度勾配に基づいて成長するため、自ずと、0.1μ
m、0.2μmあるいは0.1μm以下の粒径を備え、
大きさ等の形態の不均一な結晶粒133が形成された。
Here, the polysilicon was manufactured as follows. First, a silicon oxide film 12 having a thickness of 100 nm is formed on a glass substrate 123 by plasma CVD.
After forming 4, an amorphous silicon layer 6 having a thickness of 50 nm was formed on the silicon oxide film 124, and polycrystal was manufactured by the ELA method. FIG. 8A shows a state immediately after laser irradiation in the ELA method. Immediately after solidification of the molten amorphous silicon layer 131 starts,
Non-uniform initial crystal nuclei 132 having a form such as a size are formed at random positions on the surface of the silicon oxide film 124. Since the crystal grains grow on the basis of the temperature gradient based on the initial crystal nuclei 132, the crystal grains are naturally 0.1 μm.
m, having a particle size of 0.2 μm or 0.1 μm or less,
Non-uniform crystal grains 133 having a shape such as a size were formed.

【0033】こうして得られた液晶表示装置に対し配向
処理を施してモジュール化し、インターフェース基板を
用いてテレビ画面を表示させたところ、各画素の特性が
不均一であることから、駆動電圧±6Vにおいても良好
な動画像を表示することができず、表示された画像には
表示むら等が確認され、耐久性もやや劣るものとなっ
た。
The liquid crystal display device thus obtained was subjected to an orientation treatment to make it a module, and a television screen was displayed using an interface substrate. Since the characteristics of each pixel were non-uniform, the driving voltage was ± 6 V. However, it was not possible to display a good moving image, display unevenness and the like were confirmed in the displayed image, and the durability was slightly inferior.

【0034】さらに、本発明に係る他の実施の形態とし
て、図9(a)に示したように、画素電極( ITO)20
1に接続したTFT202等を形成したアレイ基板20
3と、カラーフィルタやブラックマトリクスが形成さ
れ、表面に対向電極204が形成された対向基板205
との間に液晶分子206が封入され、画素電極201と
対向電極204との間に電界E1を印加して液晶分子2
06を配向させ、光の透過性を変化させることにより表
示を行う方式の液晶表示装置を得た。なお、TFT20
2の詳細は、図9(b)に示しており、該TFT202
のチャネル領域207、ソース領域208およびドレイ
ン領域209には、上記実施の形態と同様にして製造さ
れた多結晶シリコンが用いられている。
Further, as another embodiment of the present invention, as shown in FIG.
Array substrate 20 on which TFT 202 and the like connected to 1 are formed
3 and a counter substrate 205 on which a color filter and a black matrix are formed and a counter electrode 204 is formed on the surface.
Between the pixel electrode 201 and the counter electrode 204 to apply the electric field E1
The liquid crystal display device was of a type in which display was performed by orienting No. 06 and changing light transmittance. Note that the TFT 20
9B is shown in detail in FIG.
For the channel region 207, source region 208, and drain region 209, polycrystalline silicon manufactured in the same manner as in the above embodiment is used.

【0035】こうして得られた多結晶シリコンを備え、
図9に示した構造を有する液晶表示装置に対し配向処理
を施してモジュール化し、インターフェース基板を用い
てテレビ画面を表示させたところ、各画素の特性が均一
化されたことから、駆動電圧±6Vで良好な動画像を表
示することができ、表示むら等の解消された画質の高い
表示が長期間に渡り達成された。
Comprising the polycrystalline silicon thus obtained,
When a liquid crystal display device having the structure shown in FIG. 9 was subjected to an alignment process to be modularized and a television screen was displayed using an interface substrate, the characteristics of each pixel were uniformized. Thus, a high-quality image can be displayed over a long period of time by eliminating a display unevenness and the like.

【0036】ここで、本実施の形態に係る液晶表示装置
に対して優れた表示特性をもたらした要因を確認するた
めに、上記製造工程を用いて形成した本発明に係る多結
晶シリコン層および上記従来の多結晶成長法を用いて形
成した多結晶シリコン層にn−chTFTを形成して電
子の移動度をそれぞれ計測した。ここで、多結晶の粒径
は、双方とも約0.2μmである。
Here, in order to confirm the factors that brought about excellent display characteristics with respect to the liquid crystal display device according to the present embodiment, the polycrystalline silicon layer according to the present invention formed using the above-described manufacturing process and the above-described polycrystalline silicon layer according to the present invention are described. An n-ch TFT was formed on a polycrystalline silicon layer formed using a conventional polycrystalline growth method, and the electron mobility was measured. Here, the grain size of both polycrystals is about 0.2 μm.

【0037】電子の移動度を測定した結果、図10に示
したように、Vdsが約0.1Vの時の電子の移動度
は、ともに約50cm/V・sであったが、本発明に
係る多結晶シリコン層にn−chTFTを形成した場
合、電子の移動度のばらつきは35cm/V・s程度
の範囲内におさまったのに対し、多結晶成長法を用いて
形成した多結晶シリコン層にn−chTFTを形成した
場合には、電子の移動度のばらつきは40cm/V・
s程度の範囲内まで拡大した。したがって、本発明に係
る多結晶シリコン層にn−chTFTを形成した場合に
は、多結晶成長法を用いて形成した多結晶シリコン層に
n−chTFTを形成した場合と比較して、電子の移動
度のばらつきがおよそ10%低減した。また、多結晶の
形成に際し、XeClガスレーザを用いたが、多結晶の
生成に要した該レーザの出力(フルエンス)は、本発明
に係る多結晶シリコン層にn−chTFTを形成した場
合に325mJ/cmであったのに対し、多結晶成長
法を用いて形成した多結晶シリコン層にn−chTFT
を形成した場合には、335mJ/cmであった。し
たがって、本発明に係る多結晶シリコン層にn−chT
FTを形成した場合、多結晶成長法を用いて形成した多
結晶シリコン層にn−chTFTを形成した場合と比較
して10mJ/cmのフルエンスを低減することがで
きた。
As a result of the measurement of the electron mobility, as shown in FIG. 10, when the Vds was about 0.1 V, the electron mobility was about 50 cm 2 / V · s. In the case where an n-ch TFT is formed in the polycrystalline silicon layer according to the above, the variation in the electron mobility is within a range of about 35 cm 2 / V · s, whereas the polycrystalline layer formed using the polycrystalline growth method is used. When an n-ch TFT is formed in a silicon layer, the variation in electron mobility is 40 cm 2 / V ·
s range. Therefore, when the n-ch TFT is formed on the polycrystalline silicon layer according to the present invention, the electron transfer is smaller than when the n-ch TFT is formed on the polycrystalline silicon layer formed by using the polycrystalline growth method. The degree variation was reduced by about 10%. XeCl gas laser was used to form the polycrystal, but the output (fluence) of the laser required for polycrystal generation was 325 mJ / cm when an n-ch TFT was formed in the polycrystalline silicon layer according to the present invention. cm 2 , the polycrystalline silicon layer formed using the polycrystalline growth method has an n-ch TFT
Was 335 mJ / cm 2 . Therefore, the n-chT
When the FT was formed, the fluence of 10 mJ / cm 2 could be reduced as compared with the case where the n-ch TFT was formed on the polycrystalline silicon layer formed by using the polycrystalline growth method.

【0038】[0038]

【発明の効果】以上説明したように、本発明に係る多結
晶によれば、基材上に積層した第1の物質から加熱によ
り複数の結晶を生成させ、該生成した複数の結晶を核と
して第2の物質を備えた結晶粒を成長させることによ
り、該結晶粒の大きさ等の形態を制御したので、ほぼ均
一な結晶粒から構成された多結晶を提供することができ
る。したがって、本発明に係る多結晶をTFT等の半導
体素子に適用すれば、半導体素子の電気特性等を向上さ
せることができるとともに、半導体素子の製造歩留まり
を向上できることから、優れた半導体素子を経済的に提
供することが可能となる。また、多結晶シリコンの形成
に必要な熱処理温度の低下が実現でき、熱処理条件のば
らつきに起因するプロセスマージンを拡大することがで
きる。
As described above, according to the polycrystal of the present invention, a plurality of crystals are generated from the first substance laminated on the substrate by heating, and the generated plurality of crystals are used as nuclei. By growing the crystal grains including the second substance, the form such as the size of the crystal grains is controlled, so that a polycrystal composed of substantially uniform crystal grains can be provided. Therefore, when the polycrystal according to the present invention is applied to a semiconductor device such as a TFT, the electrical characteristics of the semiconductor device can be improved, and the production yield of the semiconductor device can be improved. Can be provided. In addition, a reduction in the heat treatment temperature required for forming polycrystalline silicon can be achieved, and a process margin resulting from variations in heat treatment conditions can be increased.

【0039】さらに、本発明に係る液晶表示装置によれ
ば、基材上に積層した第1の物質から加熱により複数の
結晶を生成させ、該生成した複数の結晶を核として第2
の物質を備えた結晶粒を成長させ、ほぼ均一な結晶粒か
ら構成された多結晶からなるチャネル領域を備えたこと
により、チャネル領域を通じソース領域とドレイン領域
との間で電子等のキャリアを高速かつ均一に移動させる
ことができるので、表示画面の輝度の変化が抑制されて
画質の高い画像を表示でき、また、耐久性にも優れた液
晶表示装置を提供することができる。すなわち、各画素
の輝度が均一で、色むらの抑制された表示を可能とする
ので、画面の視認性に優れることから、目の疲れ等を低
減することができる。また、上記多結晶は、画素の他、
周辺駆動回路に搭載することもできるので、さらに高速
に応答可能な液晶表示装置を提供することができる。
Further, according to the liquid crystal display device of the present invention, a plurality of crystals are generated from the first substance laminated on the base material by heating, and the second crystals are formed by using the generated crystals as nuclei.
By growing a crystal grain with a material of the type described above and providing a channel region made of polycrystal composed of substantially uniform crystal grains, carriers such as electrons can be transported at high speed between the source region and the drain region through the channel region. In addition, since the liquid crystal display device can be moved uniformly, a change in luminance of a display screen is suppressed, a high-quality image can be displayed, and a liquid crystal display device with excellent durability can be provided. That is, since the brightness of each pixel is uniform and a display in which color unevenness is suppressed is enabled, the visibility of the screen is excellent, so that eyestrain and the like can be reduced. In addition, the above-mentioned polycrystal is, in addition to pixels,
Since the liquid crystal display device can be mounted on a peripheral driving circuit, a liquid crystal display device that can respond at higher speed can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態である液晶表示装置の1
画素を示した図。
FIG. 1 illustrates a liquid crystal display device according to an embodiment of the present invention.
FIG.

【図2】本発明の一実施の形態である液晶表示装置の1
画素を示した図。
FIG. 2 illustrates a liquid crystal display device according to an embodiment of the present invention.
FIG.

【図3】図1および図2に示した液晶表示装置の製造工
程について説明した図。
FIG. 3 is a diagram illustrating a manufacturing process of the liquid crystal display device shown in FIGS. 1 and 2.

【図4】図1に示した液晶表示装置の製造工程について
説明した図。
FIG. 4 is a diagram illustrating a manufacturing process of the liquid crystal display device shown in FIG.

【図5】図2に示した構造を備えた液晶表示装置におけ
るアレイ基板の断面を示した図。
FIG. 5 is a diagram showing a cross section of an array substrate in a liquid crystal display device having the structure shown in FIG. 2;

【図6】駆動回路部を内蔵した液晶表示装置の断面を示
した図。
FIG. 6 is a diagram showing a cross section of a liquid crystal display device including a driving circuit portion.

【図7】図1および図2に示した構成を有する液晶表示
装置において、TFTの活性層101およびインプレイ
ン電極102の形成に際する他の実施の形態を示した
図。
FIG. 7 is a diagram showing another embodiment in forming a TFT active layer 101 and an in-plane electrode 102 in the liquid crystal display device having the configuration shown in FIGS. 1 and 2.

【図8】図1および図2に示した液晶表示装置の他の製
造工程について説明した図。
FIG. 8 is a view for explaining another manufacturing process of the liquid crystal display device shown in FIGS. 1 and 2.

【図9】本発明の他の実施の形態である液晶表示装置を
示した図。
FIG. 9 is a diagram showing a liquid crystal display device according to another embodiment of the present invention.

【図10】電子の移動度をそれぞれ計測した結果を示し
た図。
FIG. 10 is a view showing the results of measurement of electron mobility.

【符号の説明】[Explanation of symbols]

101、118、119……活性層 102……イン
プレイン電極 103……ゲート電極線 104……画素電極 1
05……信号線 106……インプレイン電極線 107、108、109、111……コンタクトホール 110……電極パターン 113……ゲート絶縁膜 114……層間絶縁膜 116a〜116c……金属配線 117a、117
b……ゲート電極線 120…… P−チャネルTFT 121…… N−チャ
ネルTFT 122……CMOS駆動回路 123……ガラス基板 124……シリコン酸化膜 125……アモルファスシリコン層 126……ガス 127……シリコンの微結晶 128……アモルファ
スシリコン層 129……結晶粒 130……スリット 131……アモルファスシリコン層 132……初期
結晶核 201……画素電極 202……TFT 203…
…アレイ基板 204……対向電極 205……対向基板 206
……液晶分子 207……チャネル領域 208……ソース領域 209……ドレイン領域 210……ソース電極 211……層間絶縁膜 212……ゲート電極 213……ゲート絶縁膜 214……ドレイン電極
101, 118, 119 ... Active layer 102 ... In-plane electrode 103 ... Gate electrode line 104 ... Pixel electrode 1
05 ... signal line 106 ... in-plane electrode line 107, 108, 109, 111 ... contact hole 110 ... electrode pattern 113 ... gate insulating film 114 ... interlayer insulating film 116a to 116c ... metal wiring 117a, 117
b: Gate electrode line 120: P-channel TFT 121: N-channel TFT 122: CMOS drive circuit 123: Glass substrate 124: Silicon oxide film 125: Amorphous silicon layer 126: Gas 127 Silicon microcrystals 128 Amorphous silicon layer 129 Crystal grains 130 Slit 131 Amorphous silicon layer 132 Initial crystal nucleus 201 Pixel electrode 202 TFT 203
… Array substrate 204… counter electrode 205… counter substrate 206
...... Liquid crystal molecules 207 Channel region 208 Source region 209 Drain region 210 Source electrode 211 Interlayer insulating film 212 Gate electrode 213 Gate insulating film 214 Drain electrode

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基材上に第1の物質を積層する工程と、 前記第1の物質から加熱により複数の結晶を生成させる
工程と、 前記複数の結晶を生成させた基材上に、非晶質状態の第
2の物質を積層する工程と、 前記第2の物質を備えた結晶粒を前記複数の結晶を核と
して成長させる工程とにより製造されたことを特徴とす
る多結晶。
1. a step of laminating a first substance on a substrate, a step of generating a plurality of crystals from the first substance by heating, and a step of: A polycrystal manufactured by laminating a second substance in a crystalline state, and growing a crystal grain including the second substance by using the plurality of crystals as nuclei.
【請求項2】 基材上に設けられ多結晶からなるチャネ
ル領域と、 前記チャネル領域より連続したソース領域およびドレイ
ン領域と、 前記チャネル領域を通じ前記ドレイン領域とソース領域
との間におけるキャリアの移動を制御するゲート電極
と、 前記ソース領域と接続されたソース電極と、 前記ドレイン領域と接続されたドレイン電極とを具備
し、 前記多結晶は、前記基材上に第1の物質を積層する工程
と、前記第1の物質から複数の結晶を加熱により生成さ
せる工程と、前記複数の結晶を生成させた基材上に、非
晶質状態の第2の物質を積層する工程と、前記第2の物
質を備えた結晶粒を前記複数の結晶を核として成長させ
る工程とにより製造されたことを特徴とする液晶表示装
置。
2. A polycrystalline channel region provided on a base material, a source region and a drain region continuous from the channel region, and movement of carriers between the drain region and the source region through the channel region. A gate electrode to be controlled, a source electrode connected to the source region, and a drain electrode connected to the drain region, wherein the polycrystal has a first material laminated on the base material; Generating a plurality of crystals from the first substance by heating, laminating a second substance in an amorphous state on a substrate on which the plurality of crystals have been generated, Growing a crystal grain comprising a substance with the plurality of crystals as nuclei.
JP9253959A 1997-09-18 1997-09-18 Polycrystal and liquid crystal display Pending JPH1197692A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9253959A JPH1197692A (en) 1997-09-18 1997-09-18 Polycrystal and liquid crystal display
KR1019980038625A KR100305524B1 (en) 1997-09-18 1998-09-18 Method for manufacturing a flat pannel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9253959A JPH1197692A (en) 1997-09-18 1997-09-18 Polycrystal and liquid crystal display

Publications (1)

Publication Number Publication Date
JPH1197692A true JPH1197692A (en) 1999-04-09

Family

ID=17258346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9253959A Pending JPH1197692A (en) 1997-09-18 1997-09-18 Polycrystal and liquid crystal display

Country Status (2)

Country Link
JP (1) JPH1197692A (en)
KR (1) KR100305524B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333447C (en) * 2003-08-29 2007-08-22 友达光电股份有限公司 Method for forming polysilicon layer and polysilicon film transistor
WO2011161901A1 (en) * 2010-06-25 2011-12-29 パナソニック株式会社 Method for forming polycrystalline silicon thin film, polycrystalline silicon thin film substrate, silicon thin film solar cell, and silicon thin film transistor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101027485B1 (en) * 2001-02-12 2011-04-06 에이에스엠 아메리카, 인코포레이티드 Improved process for deposition of semiconductor films

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04152624A (en) * 1990-10-17 1992-05-26 Seiko Epson Corp Manufacture of thin film semiconductor device
JP2801104B2 (en) * 1992-01-29 1998-09-21 シャープ株式会社 Manufacturing method of active matrix drive type scattering type liquid crystal display device
KR100192234B1 (en) * 1996-01-15 1999-06-15 구자홍 Structure and fabrication method of liquid crystal display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333447C (en) * 2003-08-29 2007-08-22 友达光电股份有限公司 Method for forming polysilicon layer and polysilicon film transistor
WO2011161901A1 (en) * 2010-06-25 2011-12-29 パナソニック株式会社 Method for forming polycrystalline silicon thin film, polycrystalline silicon thin film substrate, silicon thin film solar cell, and silicon thin film transistor device

Also Published As

Publication number Publication date
KR100305524B1 (en) 2002-10-04
KR19990029923A (en) 1999-04-26

Similar Documents

Publication Publication Date Title
KR100437296B1 (en) Thin film transistor and its manufacturing method
JP3450376B2 (en) Method for manufacturing semiconductor device
JP3580473B2 (en) Crystallizing method of amorphous film and thin film transistor
US6020224A (en) Method for making thin film transistor
KR100227439B1 (en) Polycrystalline thin film and the manufacturing method of thin film semiconductor device
KR100321000B1 (en) A semiconductor device
US6746942B2 (en) Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
JP2000036465A (en) Single-crystal thin-film transistor manufactured through transition metal continuous transfer method
JPH07221017A (en) Semiconductor device and manufacturing method
JP2004087535A (en) Method for manufacturing crystalline semiconductor material and method for manufacturing semiconductor device
JP2001007024A (en) Method of forming of polycrystalline silicon film
KR100509617B1 (en) Semiconductor device and method for fabricating the device
JPWO2006038351A1 (en) Crystalline semiconductor film and manufacturing method thereof
KR100385693B1 (en) Method of preparing polycrystalline semiconductor thin film
KR100783224B1 (en) Thin-film semiconductor integrated circuit device and picture display device with using thereof and manufacturing method thereof
JP3377160B2 (en) Semiconductor device and manufacturing method thereof
JPH06283422A (en) Polycrystalline semiconductor film, thin film using thereof, manufacturing method thereof
JPH1197692A (en) Polycrystal and liquid crystal display
JP2003100629A (en) Semiconductor device and manufacturing method thereof
JP3422435B2 (en) Method for manufacturing crystalline silicon film, crystalline silicon film, semiconductor device, and active matrix substrate
JP3392325B2 (en) Liquid crystal display
JP3403811B2 (en) Semiconductor device and manufacturing method thereof
KR20040061795A (en) fabrication method of a poly crystal silicon film
JP3338756B2 (en) Semiconductor device and method of manufacturing the same
JP3859516B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021203