JP2001007024A - Method of forming of polycrystalline silicon film - Google Patents

Method of forming of polycrystalline silicon film

Info

Publication number
JP2001007024A
JP2001007024A JP17279199A JP17279199A JP2001007024A JP 2001007024 A JP2001007024 A JP 2001007024A JP 17279199 A JP17279199 A JP 17279199A JP 17279199 A JP17279199 A JP 17279199A JP 2001007024 A JP2001007024 A JP 2001007024A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
forming
silicon
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17279199A
Other languages
Japanese (ja)
Inventor
Takashi Kuwabara
隆 桑原
Norio Nakatani
紀夫 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP17279199A priority Critical patent/JP2001007024A/en
Publication of JP2001007024A publication Critical patent/JP2001007024A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

PROBLEM TO BE SOLVED: To form a polycrystalline silicon substrate on a glass substrate at lower temperatures. SOLUTION: A microcrystal film 2 containing crystalline nuclei having a grain size of about 1,000 Å is formed on a glass substrate 1, and an amorphous silicon film 3 is formed on the film 2. Then a polycrystalline silicon film 4 is formed by annealing the films 2 and 3 with an excimer laser beam. Since crystals in the polycrystalline silicon film 4 grow from the microcrystals contained in the film as the nuclei, the grain sizes of the crystals can be mode larger.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はガラス基板上に多結
晶シリコン膜を形成する方法に関し、特に粒径が大きく
電子移動度の高い多結晶シリコン膜を形成する方法に関
する。
The present invention relates to a method for forming a polycrystalline silicon film on a glass substrate, and more particularly to a method for forming a polycrystalline silicon film having a large grain size and high electron mobility.

【0002】[0002]

【従来の技術】液晶表示装置(Liquid Crystal Displa
y:LCD)は、対向する2枚のガラス基板間に液晶を
封入してなる表示装置である。LCDの高精細化に伴
い、液晶を駆動する各種の電極と共に、それらを制御す
るための回路をガラス基板上に作り込むいわゆるシステ
ムオングラスが求められている。このためにはガラス基
板上に良質なシリコン薄膜を低温で形成する技術が不可
欠である。
2. Description of the Related Art Liquid crystal display devices (Liquid Crystal Displa)
(y: LCD) is a display device in which liquid crystal is sealed between two opposing glass substrates. With the increase in the definition of LCDs, there is a demand for so-called system-on-glass in which various electrodes for driving liquid crystals and circuits for controlling the electrodes are formed on a glass substrate. For this purpose, a technique for forming a high-quality silicon thin film on a glass substrate at a low temperature is indispensable.

【0003】ガラスは、酸化シリコンにアルミナを添加
したいわゆる耐熱ガラスであっても640℃〜670℃
程度で軟化する。従って、ガラス基板に電極や回路を形
成する各工程は、少なくともこの軟化点よりも低い温度
で行う必要がある。
[0003] Even if the glass is a so-called heat-resistant glass obtained by adding alumina to silicon oxide, 640 ° C to 670 ° C.
Softens to a degree. Therefore, each step of forming electrodes and circuits on the glass substrate must be performed at least at a temperature lower than the softening point.

【0004】図5は従来の多結晶シリコン膜を形成する
工程を示す断面図である。 工程1:図5(a)に示すように、シラン(SiH4)もし
くはジシラン(Si2H6)等の高次シランを水素で希釈し
たガスを用いたプラズマCVD(Chemical VaporDeposi
tion)により、ガラス基板101上に非晶質(アモルフ
ァス)シリコン膜102を厚さ500Å程度形成する。
次に、例えば電気炉等によって加熱してアモルファスシ
リコン膜102中に含まれる水素を脱離させ、膜中濃度
を低下させる。 工程2:図5(b)に示すように、アモルファスシリコ
ン膜102にArF、KrF、XeClなどのエキシマ
レーザ103を照射する事でアニールを行う。エキシマ
レーザ103が照射された領域のアモルファスシリコン
は一旦融解、再固化して結晶化し、多結晶(ポリ)シリ
コン膜104となる。 工程3:エキシマレーザ103を全面にスキャンして、
図5(c)に示すように全面を多結晶シリコン膜104
とする。 工程4:図5(d)に示すように、シランと酸化窒素N2
O混合ガスを用いたプラズマCVDによって多結晶シリ
コン膜104の表面にゲート酸化膜105を形成する。 工程5:次に、金属やドープドシリコン膜よりなる導電
膜を全面に形成し、これをフォトリソグラフィによって
形成したマスクを用いてエッチングしてゲート電極10
6を形成する。次に、図5(e)に示すように、ゲート
電極106をマスクとして多結晶シリコン膜104にリ
ン、砒素、ボロンなどの不純物をセルフアラインで注入
してソース107、ドレイン108を形成してトランジ
スタを形成する。
FIG. 5 is a sectional view showing a step of forming a conventional polycrystalline silicon film. Step 1: As shown in FIG. 5 (a), plasma CVD (Chemical Vapor Deposi) using a gas obtained by diluting higher-order silane such as silane (SiH 4 ) or disilane (Si 2 H 6 ) with hydrogen.
), an amorphous silicon film 102 is formed on the glass substrate 101 to a thickness of about 500.
Then, the amorphous silicon film 102 is heated by, for example, an electric furnace to desorb hydrogen contained in the amorphous silicon film 102 to reduce the concentration in the film. Step 2: As shown in FIG. 5B, annealing is performed by irradiating the amorphous silicon film 102 with an excimer laser 103 such as ArF, KrF, or XeCl. The amorphous silicon in the region irradiated with the excimer laser 103 is once melted, re-solidified and crystallized, and becomes a polycrystalline (poly) silicon film 104. Step 3: Scanning the entire surface with the excimer laser 103,
As shown in FIG. 5 (c), the entire surface is a polycrystalline silicon film 104.
And Step 4: As shown in FIG. 5D, silane and nitrogen oxide N 2
Gate oxide film 105 is formed on the surface of polycrystalline silicon film 104 by plasma CVD using an O mixed gas. Step 5: Next, a conductive film made of a metal or a doped silicon film is formed on the entire surface, and this is etched using a mask formed by photolithography to form a gate electrode 10.
6 is formed. Next, as shown in FIG. 5E, a source 107 and a drain 108 are formed by implanting impurities such as phosphorus, arsenic, and boron into the polycrystalline silicon film 104 by self-alignment using the gate electrode 106 as a mask. To form

【0005】[0005]

【発明が解決しようとする課題】上述した工程による
と、以下の問題が生じる。
According to the above-described steps, the following problems occur.

【0006】一方、プラズマCVDでアモルファスシリ
コン膜を形成し、エキシマレーザアニールを行って再結
晶化すると、エキシマレーザアニールの再結晶化初期に
おいて、図5(c)に示すように、シリコンの結晶核1
09がランダムかつ無数に形成されてしまう。この際、
生成される結晶核109同士の間隔は長くても高々数百
Å程度である。成膜あるいは再結晶化が進行すると、こ
の結晶核109を核として結晶が成長していく。結晶成
長は結晶核109を中心として等方的に進んでいき、そ
れぞれが結晶のグレインとなる。しかし、結晶核109
同士の間隔が狭いため、結晶同士が互いにぶつかって、
横方向の成長が抑制され、結晶の成長は主にガラス基板
に対して垂直な方向となる。従って、多結晶シリコン膜
104の粒径rは高々数百Å程度となる。
[0006] On the other hand, when an amorphous silicon film is formed by plasma CVD and recrystallized by excimer laser annealing, in the initial stage of recrystallization in excimer laser annealing, as shown in FIG. 1
09 are formed randomly and countlessly. On this occasion,
The distance between the generated crystal nuclei 109 is at most about several hundreds of mm at the longest. As film formation or recrystallization proceeds, crystals grow with the crystal nuclei 109 as nuclei. The crystal growth proceeds isotropically with the crystal nucleus 109 as a center, and each becomes a crystal grain. However, the crystal nucleus 109
Because the space between them is narrow, the crystals collide with each other,
Lateral growth is suppressed, and crystal growth is mainly in the direction perpendicular to the glass substrate. Therefore, the grain size r of the polycrystalline silicon film 104 is at most about several hundreds of degrees.

【0007】グレイン同士の間は結晶の不連続面いわゆ
る粒界110になる。粒界110は、例えば電流を流そ
うとする際にはポテンシャルバリアとなる。粒径が小さ
いと1つのデバイスに多くの粒界110を含むので、バ
リアポテンシャルが増え、シリコン/酸化シリコン界面
特性や、シリコン膜質特性が低下し、膜中の電子移動度
が低下する。例えばこのような膜を用いて形成したトラ
ンジスタは、リーク電流の増大、オン電流の減少などの
デバイス特性劣化が生じる。
[0007] Between the grains, discontinuous planes of crystals, so-called grain boundaries 110 are formed. The grain boundary 110 serves as a potential barrier, for example, when a current is to flow. If the particle size is small, one device contains many grain boundaries 110, so that the barrier potential increases, the silicon / silicon oxide interface characteristics and the silicon film quality characteristics decrease, and the electron mobility in the film decreases. For example, in a transistor formed using such a film, device characteristics such as an increase in leakage current and a decrease in on-current are caused.

【0008】そこで本発明は、絶縁性基板上にシリコン
結晶粒径が大きく電子移動度の高い多結晶シリコン膜を
形成する製造プロセスを提供することを目的とする。
Accordingly, an object of the present invention is to provide a manufacturing process for forming a polycrystalline silicon film having a large silicon crystal grain size and high electron mobility on an insulating substrate.

【0009】[0009]

【課題を解決するための手段】本発明は上記課題を解決
するためになされたものであり、基板上に結晶シリコン
と非結晶シリコンが混在する第1の膜を形成する工程
と、その上に、非晶質シリコンよりなる第2の膜を形成
する工程と、第1および第2の膜を結晶化して多結晶シ
リコン膜を形成する工程とを有する多結晶シリコン膜の
形成方法である。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and comprises a step of forming a first film on which a crystalline silicon and an amorphous silicon are mixed on a substrate, and further comprising the steps of: Forming a second film made of amorphous silicon, and crystallizing the first and second films to form a polycrystalline silicon film.

【0010】また、第1および第2の膜を結晶化して多
結晶シリコン膜を形成する工程は、第2の膜上にエキシ
マレーザを照射する工程を含む。
The step of crystallizing the first and second films to form a polycrystalline silicon film includes a step of irradiating the second film with an excimer laser.

【0011】また、第1の膜を形成する工程は、基板近
傍にシランのプラズマを励起し、プラズマにイオンを照
射する工程を含む。
The step of forming the first film includes a step of exciting silane plasma near the substrate and irradiating the plasma with ions.

【0012】また、第1の膜を形成する工程の後、イオ
ンの照射を停止することで連続的に第2の膜を形成する
工程に移行し、二つの工程の間には基板が大気に曝露さ
れない。
After the step of forming the first film, the irradiation of ions is stopped to shift to a step of continuously forming the second film, and the substrate is exposed to the air between the two steps. Not exposed.

【0013】また、第1の膜の結晶シリコンと非晶質シ
リコンの体積比は3:1と1:3の間である。
The volume ratio between crystalline silicon and amorphous silicon of the first film is between 3: 1 and 1: 3.

【0014】また、第1の膜に含まれる結晶シリコンの
粒径は2000Å以下である。
The grain size of crystalline silicon contained in the first film is 2000 ° or less.

【0015】[0015]

【発明の実施の形態】図1は本発明の第1の実施形態の
製造工程を順に示す断面図である。 工程1:図1(a)に示すように、ガラスなどの透明絶
縁基板1上に微結晶を含有する微結晶膜2を100Å程
度形成し、これと連続してシラン(SiH4)もしくはジシ
ラン(Si2H6)等の高次シランを水素で希釈したガスを
用いたプラズマCVDにより非晶質(アモルファス)シ
リコン膜3を400Å程度形成する。微結晶膜2は、シ
リコンの結晶がアモルファスシリコン中に散在して混ざ
り合っている膜であり、その製法は後に詳述する。微結
晶膜2に含まれる結晶シリコンとアモルファスシリコン
との比は、1:1前後が望ましい。微結晶膜2とアモル
ファスシリコン膜3の厚さの比は、1:1程度よりも微
結晶膜2の方が小さいことが望ましい。 工程2:図1(b)に示すように、微結晶膜2およびア
モルファスシリコン膜3にArF、KrF、XeClな
どのエキシマレーザを照射、これを走査してアニールを
行う。エキシマレーザが照射された領域のアモルファス
シリコン膜は一旦融解、再固化して結晶化し、多結晶
(ポリ)シリコン膜4となる。 工程3:シランと酸化窒素N2O混合ガスを用いたプラズ
マCVDもしくは熱酸化によって全面に厚さ100Åの
酸化シリコン膜を形成し、ゲート酸化膜5とする。次
に、金属やドープドシリコン膜よりなる導電膜を全面に
1300Å程度形成し、これをフォトリソグラフィによ
って形成したマスクを用いてエッチングしてゲート電極
6を形成する。次に、図1(c)に示すように、ゲート
電極6をマスクとして多結晶シリコン膜4にリン、砒
素、ボロンなどの不純物をセルフアラインで注入してソ
ース7、ドレイン8を形成してトランジスタを形成す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a sectional view showing a manufacturing process of a first embodiment of the present invention in order. Step 1: As shown in FIG. 1A, a microcrystalline film 2 containing microcrystals is formed on a transparent insulating substrate 1 made of glass or the like at about 100 °, and silane (SiH 4 ) or disilane ( An amorphous silicon film 3 is formed to a thickness of about 400 ° by plasma CVD using a gas obtained by diluting higher order silane such as Si 2 H 6 ) with hydrogen. The microcrystalline film 2 is a film in which silicon crystals are scattered and mixed in amorphous silicon, and its manufacturing method will be described later in detail. The ratio of crystalline silicon to amorphous silicon contained in the microcrystalline film 2 is preferably about 1: 1. It is desirable that the ratio of the thickness of the microcrystalline film 2 to the thickness of the amorphous silicon film 3 is smaller in the microcrystalline film 2 than about 1: 1. Step 2: As shown in FIG. 1 (b), the microcrystalline film 2 and the amorphous silicon film 3 are irradiated with an excimer laser such as ArF, KrF, XeCl, etc., and are scanned and annealed. The amorphous silicon film in the region irradiated with the excimer laser is once melted, re-solidified and crystallized to form a polycrystalline (poly) silicon film 4. Step 3: A silicon oxide film having a thickness of 100 ° is formed on the entire surface by plasma CVD or thermal oxidation using a mixed gas of silane and nitrogen oxide N 2 O to form a gate oxide film 5. Next, a conductive film made of a metal or a doped silicon film is formed on the entire surface at about 1300 °, and is etched using a mask formed by photolithography to form a gate electrode 6. Next, as shown in FIG. 1C, a source 7 and a drain 8 are formed by implanting impurities such as phosphorus, arsenic, and boron into the polycrystalline silicon film 4 by self-alignment using the gate electrode 6 as a mask. To form

【0016】次に本実施形態において採用した微結晶膜
2の成膜方法について説明する。いわゆるプラズマCV
Dは、シランのプラズマを基板近傍に励起して、これを
堆積させる方法である。この方法では、温度が低いとア
モルファスシリコンが堆積する。これに対し、工程1で
は、図2に示すように、絶縁基板1近傍にシランのプラ
ズマを励起し、イオンソース11によって生じる水素イ
オンを加速電極12によって加速し、水素イオンを基板
1の表面に照射する。すると、水素イオンのエネルギー
によってアモルファスシリコンが局所的に融解し、これ
が固化することによって局所的な結晶粒である微結晶が
アモルファスシリコン中にランダムに生じる。結晶シリ
コンとアモルファスシリコンの体積比は照射する水素イ
オンの量や照射するエネルギーによって制御することが
できる。この方法で形成される微結晶膜2に含有される
結晶粒径は、水素イオンの量や加速エネルギーや基板温
度等によって制御でき、概ね1000Åのオーダーにな
るようにする。
Next, a method for forming the microcrystalline film 2 employed in this embodiment will be described. So-called plasma CV
D is a method of exciting silane plasma near the substrate and depositing it. In this method, when the temperature is low, amorphous silicon is deposited. On the other hand, in step 1, as shown in FIG. 2, silane plasma is excited near the insulating substrate 1, hydrogen ions generated by the ion source 11 are accelerated by the acceleration electrode 12, and hydrogen ions are Irradiate. Then, the amorphous silicon is locally melted by the energy of the hydrogen ions, and is solidified, whereby microcrystals as local crystal grains are randomly generated in the amorphous silicon. The volume ratio between crystalline silicon and amorphous silicon can be controlled by the amount of hydrogen ions to be irradiated and the energy to be irradiated. The crystal grain size contained in the microcrystalline film 2 formed by this method can be controlled by the amount of hydrogen ions, acceleration energy, substrate temperature, etc., and is set to be on the order of 1000 °.

【0017】なお、打ち込むイオンは水素に限らず、例
えばアルゴン等の不活性ガスイオンや、シリコン化合物
のイオンでもよいし、電子でもよい。水素イオンであれ
ば、シランのプラズマに照射した際に、シランの水素原
子と結合しやすく、成膜速度が速い。また、不活性ガス
イオンや電子であれば、成膜後に堆積したシリコンと化
学反応を起こさない。また、シリコン化合物のイオンで
あれば、照射したイオンも成膜に寄与するので成膜速度
が速い。
The ions to be implanted are not limited to hydrogen, but may be, for example, ions of an inert gas such as argon, ions of a silicon compound, or electrons. If it is a hydrogen ion, it is easily bonded to a hydrogen atom of silane when irradiated with silane plasma, and the film formation rate is high. In addition, inert gas ions or electrons do not cause a chemical reaction with silicon deposited after film formation. In the case of silicon compound ions, the irradiated ions also contribute to the film formation, so that the film formation speed is high.

【0018】微結晶膜2の形成は、上記のイオン照射法
以外の方法でも、例えばシリコンイオンビームの照射
や、シリコンのスパッタリングなどによっても行うこと
ができる。以下にイオン照射法を採用する特段の利点に
ついて説明する。上記イオン照射法は、イオンの照射を
停止すれば、通常のプラズマCVDとなる。従って、微
結晶膜2を所望の厚さに形成した後、イオン照射を停止
すれば、そのままプラズマCVDに移行して、アモルフ
ァスシリコン膜3を連続的に形成できるのである。連続
成膜が可能であるので、微結晶膜2の成膜とアモルファ
スシリコン膜3の成膜の間に大気に曝露されない。従っ
て、微結晶膜2とアモルファスシリコン膜3との間に自
然酸化膜が形成されることを防止でき、ダストや炭素、
酸素、窒素などの不純物の侵入を防止することができ
る。これによって、より電子移動度の高い多結晶シリコ
ン膜とすることができる。また、イオン照射を停止する
タイミングを調節するだけで、微結晶膜2の膜厚を自由
に設定できる。
The microcrystalline film 2 can be formed by a method other than the above-described ion irradiation method, for example, by irradiation with a silicon ion beam or sputtering of silicon. The particular advantages of employing the ion irradiation method will be described below. In the above-described ion irradiation method, if the irradiation of ions is stopped, ordinary plasma CVD is performed. Therefore, if the ion irradiation is stopped after the microcrystalline film 2 is formed to a desired thickness, the process directly shifts to plasma CVD, and the amorphous silicon film 3 can be formed continuously. Since continuous film formation is possible, the film is not exposed to the air between the formation of the microcrystalline film 2 and the formation of the amorphous silicon film 3. Therefore, formation of a natural oxide film between the microcrystalline film 2 and the amorphous silicon film 3 can be prevented, and dust, carbon,
Intrusion of impurities such as oxygen and nitrogen can be prevented. Thus, a polycrystalline silicon film having higher electron mobility can be obtained. Further, the thickness of the microcrystalline film 2 can be freely set only by adjusting the timing of stopping the ion irradiation.

【0019】次に、図3を用いて多結晶シリコン膜4の
形成について説明する。図3(a)は絶縁基板1上に微
結晶膜2とアモルファスシリコン膜3が形成されている
様子を示す断面図である。微結晶膜2は、結晶シリコン
である結晶部分2aとアモルファスシリコンである非晶
質部分2bが混在している。上記のように、結晶シリコ
ンの粒径は1000Åであり、結晶シリコンとアモルフ
ァスシリコンとの体積比は1:1程度である。従って、
非晶質部分2bの径も概ね1000Åとなっている。図
3(b)はエキシマレーザアニールを施し、多結晶シリ
コン膜4に変化した後を示す断面図である。エキシマレ
ーザによって融解した非晶質部分2bは、微結晶膜2の
結晶部分2aを核として一体化し、結晶核2aは矢印で
示すように結晶成長する。その結果、粒径が2000Å
の多結晶シリコン4aが形成される。また、複数の結晶
部分2aを核として結晶成長する、もしくは結晶成長の
過程で複数の結晶がひとつに結合することによって、粒
径が4000Åの多結晶シリコン4bが形成されること
もある。このようにして、本実施形態で形成される多結
晶シリコン膜4は粒径が2000Å〜4000Åとな
る。
Next, the formation of the polycrystalline silicon film 4 will be described with reference to FIG. FIG. 3A is a cross-sectional view showing a state where a microcrystalline film 2 and an amorphous silicon film 3 are formed on an insulating substrate 1. The microcrystalline film 2 has a mixture of a crystalline portion 2a of crystalline silicon and an amorphous portion 2b of amorphous silicon. As described above, the grain size of crystalline silicon is 1000 °, and the volume ratio between crystalline silicon and amorphous silicon is about 1: 1. Therefore,
The diameter of the amorphous portion 2b is also approximately 1000 °. FIG. 3B is a cross-sectional view showing a state after excimer laser annealing has been performed and the polycrystalline silicon film 4 has been changed. The amorphous portion 2b melted by the excimer laser is integrated with the crystal portion 2a of the microcrystalline film 2 as a nucleus, and the crystal nucleus 2a grows as indicated by an arrow. As a result, the particle size was 2000 mm.
Of polycrystalline silicon 4a is formed. Also, polycrystalline silicon 4b having a grain size of 4000 ° may be formed by crystal growth using a plurality of crystal parts 2a as nuclei or by combining a plurality of crystals into one during the crystal growth process. Thus, the polycrystalline silicon film 4 formed in the present embodiment has a grain size of 2000 to 4000 °.

【0020】ここで、結晶シリコンとアモルファスシリ
コンの体積比について述べる。まず、アモルファスシリ
コンに対して結晶シリコンが多い場合、結晶部分2a同
士の間隔が狭くなる。例えば結晶シリコンとアモルファ
スシリコンの体積比が3:1であった場合、結晶部分2
aの粒径が1000Åであったとすると、結晶部分2a
同士の間隔はおよそ300Åとなる。この状態でエキシ
マレーザアニールを行うと、ひとつの結晶シリコンを核
として結晶成長した多結晶シリコンの粒径は1300Å
にしかならず、膜質のよい多結晶シリコン膜4とはなら
ない。逆に、結晶シリコンに対してアモルファスシリコ
ンが多い場合、結晶部分2a同士の間隔が広くなる。例
えば結晶シリコンとアモルファスシリコンの体積比が
1:3であった場合、結晶部分2aの粒径が1000Å
であったとすると、結晶部分2a同士の間隔はおよそ3
000Åとなる。この状態でエキシマレーザアニールを
行うと、結晶部分2aの間に、結晶部分2aを核としな
い異なる結晶が生じ、成長する。この結果、多結晶シリ
コンの粒径はやはり2000Å程度となり、膜質のよい
多結晶シリコン膜4とはならない。従って、結晶シリコ
ンとアモルファスシリコンは、ほぼ等量、体積比1:1
が望ましい。ただし、結晶部分2aの粒径が大きすぎる
と、体積比が1:1であっても間隔は広くなってしま
う。よって、結晶部分2aの粒径は2000Å以下であ
ることが望ましい。
Here, the volume ratio between crystalline silicon and amorphous silicon will be described. First, when there is more crystalline silicon than amorphous silicon, the interval between the crystal parts 2a becomes narrow. For example, if the volume ratio between crystalline silicon and amorphous silicon is 3: 1, the crystal part 2
If the particle size of a is 1000 °, the crystal part 2a
The distance between them is approximately 300 °. When excimer laser annealing is performed in this state, the grain size of polycrystalline silicon grown by using one crystalline silicon as a nucleus has a grain size of 1300 °.
However, the polycrystalline silicon film 4 having good film quality is not obtained. Conversely, if there is more amorphous silicon than crystalline silicon, the spacing between the crystalline portions 2a will be wider. For example, when the volume ratio between crystalline silicon and amorphous silicon is 1: 3, the grain size of the crystalline portion 2a is 1000Å.
, The distance between the crystal parts 2a is about 3
000Å. When excimer laser annealing is performed in this state, a different crystal having no crystal part 2a as a nucleus is generated and grown between the crystal parts 2a. As a result, the grain size of the polycrystalline silicon is also about 2000 °, and the polycrystalline silicon film 4 having good film quality is not obtained. Therefore, crystalline silicon and amorphous silicon are almost equal in volume ratio of 1: 1.
Is desirable. However, if the grain size of the crystal part 2a is too large, the interval will be wide even if the volume ratio is 1: 1. Therefore, it is desirable that the grain size of crystal portion 2a be 2000 ° or less.

【0021】ところで、エキシマレーザによるアニール
は、レーザのエネルギーの微妙な調整を要する。これ
は、レーザエネルギーが低すぎるとアモルファスシリコ
ンが充分に融解せず、レーザエネルギーが高すぎると高
温になりすぎて、結晶成長速度が速くなり、結果的に多
結晶シリコンの結晶粒径が小さくなってしまうためであ
る。図4はエキシマレーザのエネルギーに対する多結晶
シリコンの結晶粒径の変化を示している。例えば200
0Å以上の結晶粒径を有する多結晶シリコン膜であれ
ば、必要とする特性を示す膜質であったとする。まず実
線で示した曲線は、従来の形成方法の例として、500
Åのアモルファスシリコン膜にエキシマレーザを照射し
て得られる多結晶シリコン膜の結晶粒径を示している。
エキシマレーザのエネルギーを上げるとそれに伴って形
成される多結晶シリコンの結晶粒径が大きくなる。そし
て、ある一定値を越えると逆にエキシマレーザのエネル
ギーの上昇に伴って多結晶シリコンの結晶粒径は小さく
なる。従って、良品となる多結晶シリコン膜を得られる
エキシマレーザのエネルギー幅は、図中aで示した領域
である。これに対し、一点差線で示した本実施形態によ
れば、多結晶シリコン膜の結晶粒径は、より低いエネル
ギーのエキシマレーザで2000Åを越え、従来に比較
して大きな粒径となるエネルギー領域を経て、従来より
高いエネルギーまで2000Å以上の粒径となってい
る。従って、本実施形態の製造方法によるエキシマレー
ザの使用可能エネルギー領域は図中Aで示した領域であ
り、従来よりも広いエネルギー幅で良品とすることがで
きる。エキシマレーザのエネルギーは微妙な調整が必要
であるので、レーザの使用可能エネルギー幅が広いこと
は、製造歩留まりの向上につながる。
By the way, annealing with an excimer laser requires fine adjustment of laser energy. This is because if the laser energy is too low, the amorphous silicon will not melt sufficiently, and if the laser energy is too high, the temperature will be too high, and the crystal growth rate will increase, resulting in a smaller crystal grain size of the polycrystalline silicon. This is because FIG. 4 shows a change in the crystal grain size of polycrystalline silicon with respect to the energy of the excimer laser. For example, 200
It is assumed that a polycrystalline silicon film having a crystal grain size of 0 ° or more has the required quality. First, a curve shown by a solid line is a curve 500 as an example of a conventional forming method.
The crystal grain size of the polycrystalline silicon film obtained by irradiating the amorphous silicon film with an excimer laser is shown in FIG.
When the energy of the excimer laser is increased, the crystal grain size of the polycrystalline silicon formed accordingly increases. When the value exceeds a certain value, the crystal grain size of the polycrystalline silicon becomes smaller as the energy of the excimer laser increases. Therefore, the energy width of the excimer laser that can obtain a non-defective polycrystalline silicon film is the region indicated by a in the figure. On the other hand, according to the present embodiment indicated by the dashed line, the crystal grain size of the polycrystalline silicon film exceeds 2,000 ° with a lower energy excimer laser, and the energy region where the grain size becomes larger than the conventional one is obtained. Through the above, the particle size is 2,000 mm or more up to the energy higher than the conventional one. Therefore, the usable energy region of the excimer laser according to the manufacturing method of the present embodiment is the region indicated by A in the figure, and it is possible to obtain a non-defective product with a wider energy width than the conventional one. Since the energy of the excimer laser requires fine adjustment, a wide usable energy range of the laser leads to an improvement in the production yield.

【0022】また、従来例、本実施形態共に多結晶シリ
コン膜4の膜厚を500Åとなるように説明した。これ
は、エキシマレーザアニールを行う時に、膜厚が薄いと
熱容量が少ないために過剰な加熱となってしまい、多結
晶シリコン粒径が小さくなる、言い換えれば、アニール
に使用可能なエキシマレーザのエネルギー領域が狭くな
ってしまうことを回避するためである。これに対して本
実施形態の製法によれば、多結晶シリコン膜4の厚さは
例えば300Å程度にしても、従来と同程度のエキシマ
レーザのエネルギー領域を用いることができる。すなわ
ち、より膜厚を薄くできる。膜厚を薄くすることができ
れば、回路や各種電極を形成した後がより平坦にするこ
とができる。
Further, both the conventional example and the present embodiment have been described so that the thickness of the polycrystalline silicon film 4 is 500 °. This is because, when excimer laser annealing is performed, if the film thickness is small, the heat capacity is small, resulting in excessive heating, and the polycrystalline silicon grain size becomes small. In other words, the energy region of the excimer laser that can be used for annealing is reduced. This is for avoiding becoming narrow. On the other hand, according to the manufacturing method of the present embodiment, even if the thickness of the polycrystalline silicon film 4 is set to, for example, about 300 °, the energy region of the excimer laser which is almost the same as that of the related art can be used. That is, the film thickness can be further reduced. If the film thickness can be reduced, it can be made flatter after forming circuits and various electrodes.

【0023】なお、基板1の上にアモルファスシリコン
膜3を形成し、その上に微結晶膜2を形成してもよく、
更にその上にアモルファスシリコン膜3を形成してもよ
い。要は、微結晶膜2とアモルファスシリコン膜3を隣
接して形成し、共にエキシマレーザアニールを行えば、
微結晶膜2中の結晶を核としてアモルファスシリコン膜
3に結晶成長する。
Incidentally, an amorphous silicon film 3 may be formed on the substrate 1 and the microcrystalline film 2 may be formed thereon.
Further, an amorphous silicon film 3 may be formed thereon. In short, if the microcrystalline film 2 and the amorphous silicon film 3 are formed adjacent to each other and excimer laser annealing is performed together,
Crystals grow on the amorphous silicon film 3 using the crystals in the microcrystalline film 2 as nuclei.

【0024】本発明では、絶縁性基板1としてガラスを
例示して説明したが、その他の絶縁性基板、例えばセラ
ミックやアクリルなどを基板として用いることもでき
る。
In the present invention, glass has been described as an example of the insulating substrate 1. However, other insulating substrates, for example, ceramic or acrylic, may be used as the substrate.

【0025】また、本実施形態では、多結晶シリコン膜
4を用いてトランジスタを形成することを例示したがも
ちろんこの限りではなく、配線とすれば低抵抗な配線を
実現できるなど、結晶粒径の大きな多結晶シリコン膜
は、あらゆる半導体素子を形成するに際して有用であ
る。
In this embodiment, the transistor is formed by using the polycrystalline silicon film 4. However, the present invention is not limited to this. For example, if the wiring is used, a low-resistance wiring can be realized. A large polycrystalline silicon film is useful for forming any semiconductor element.

【0026】[0026]

【発明の効果】上述したように本発明によれば、基板上
に結晶シリコンと非結晶シリコンが混在する第1の膜
と、非晶質シリコンよりなる第2の膜を結晶化して多結
晶シリコン膜を形成するので、多結晶シリコン膜の粒径
が大きく、電子移動度の高い多結晶シリコン膜を得るこ
とができる。
As described above, according to the present invention, a first film in which crystalline silicon and amorphous silicon are mixed on a substrate and a second film made of amorphous silicon are crystallized to form polycrystalline silicon. Since the film is formed, a polycrystalline silicon film having a large grain size and high electron mobility can be obtained.

【0027】また、エキシマレーザを照射して第1およ
び第2の膜を結晶化する場合は、エキシマレーザの使用
可能なエネルギー幅が広いので、製造歩留まりを向上さ
せることができる。
When the first and second films are crystallized by irradiating an excimer laser, the usable energy width of the excimer laser is wide, so that the production yield can be improved.

【0028】また、第1の膜を形成する工程は、基板近
傍にシランのプラズマを励起し、プラズマにイオンを照
射する工程を含むので、結晶シリコンと非晶質シリコン
の体積比を容易に制御することができる。さらに、第1
の膜を形成する工程の後、イオンの照射を停止すること
で連続的に第2の膜を形成する工程に移行することがで
きるので、二つの工程の間に基板が大気に曝露されず、
良質な多結晶シリコン膜を得ることができると共に、第
1及び第2の膜の膜厚を容易に制御できる。
Further, since the step of forming the first film includes the step of exciting silane plasma near the substrate and irradiating the plasma with ions, the volume ratio of crystalline silicon to amorphous silicon can be easily controlled. can do. Furthermore, the first
After the step of forming the film, the irradiation of ions can be stopped to shift to the step of continuously forming the second film, so that the substrate is not exposed to the air between the two steps,
A high-quality polycrystalline silicon film can be obtained, and the thicknesses of the first and second films can be easily controlled.

【0029】また、第1の膜の結晶シリコンと非晶質シ
リコンの体積比は3:1と1:3の間であるので、粒径
の大きな多結晶シリコン膜を得ることができる。
Since the volume ratio of crystalline silicon to amorphous silicon of the first film is between 3: 1 and 1: 3, a polycrystalline silicon film having a large grain size can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の多結晶シリコン膜の製造方法を示す断
面図である。
FIG. 1 is a cross-sectional view illustrating a method for manufacturing a polycrystalline silicon film of the present invention.

【図2】本発明における微結晶膜の製造方法を説明する
ための断面図である。
FIG. 2 is a cross-sectional view illustrating a method for manufacturing a microcrystalline film according to the present invention.

【図3】本発明の製造方法を詳細に示す断面図である。FIG. 3 is a sectional view showing the manufacturing method of the present invention in detail.

【図4】エキシマレーザアニールのエネルギーによる多
結晶シリコンの粒径の変化を示す図である。
FIG. 4 is a diagram showing a change in the grain size of polycrystalline silicon depending on the energy of excimer laser annealing.

【図5】従来の多結晶シリコン膜の製造方法を示す断面
図である。
FIG. 5 is a cross-sectional view showing a conventional method for manufacturing a polycrystalline silicon film.

【符号の説明】[Explanation of symbols]

1 基板 2 微結晶膜 3 アモルファスシリコン膜 4 多結晶シリコン膜 5 ゲート絶縁膜 6 ゲート電極 7 ソース領域 8 ドレイン領域 DESCRIPTION OF SYMBOLS 1 Substrate 2 Microcrystalline film 3 Amorphous silicon film 4 Polycrystalline silicon film 5 Gate insulating film 6 Gate electrode 7 Source region 8 Drain region

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/336 H01L 29/78 627G Fターム(参考) 2H092 GA59 JA25 KA04 MA08 MA27 MA30 NA24 NA29 PA01 4K030 AA06 AA17 BA29 BB04 BB05 BB13 CA06 DA09 FA01 LA18 5F052 AA02 BB07 CA04 DA01 DA02 DB03 FA01 FA19 JA01 JA10 5F110 AA01 AA06 BB01 CC02 DD01 DD02 EE02 EE09 FF02 FF23 FF30 GG02 GG13 GG16 GG25 GG45 HJ01 HJ13 PP03 PP32 PP36 PP40 QQ11 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/336 H01L 29/78 627G F term (Reference) 2H092 GA59 JA25 KA04 MA08 MA27 MA30 NA24 NA29 PA01 4K030 AA06 AA17 BA29 BB04 BB05 BB13 CA06 DA09 FA01 LA18 5F052 AA02 BB07 CA04 DA01 DA02 DB03 FA01 FA19 JA01 JA10 5F110 AA01 AA06 BB01 CC02 DD01 DD02 EE02 EE09 FF02 FF23 FF30 GG02 GG13 GG16 GG25 PP40 HJPP

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板上に結晶シリコンと非結晶シリコン
が混在する第1の膜を形成する工程と、前記第1の膜上
に、非晶質シリコンよりなる第2の膜を形成する工程
と、前記第1および第2の膜を結晶化して多結晶シリコ
ン膜を形成する工程とを有することを特徴とする多結晶
シリコン膜の形成方法。
A step of forming a first film in which crystalline silicon and amorphous silicon are mixed on a substrate; and a step of forming a second film made of amorphous silicon on the first film. Crystallizing the first and second films to form a polycrystalline silicon film.
【請求項2】 前記第1および第2の膜を結晶化して多
結晶シリコン膜を形成する工程は、第2の膜上にエキシ
マレーザを照射する工程を含むことを特徴とする請求項
1に記載の多結晶シリコン膜の形成方法。
2. The method according to claim 1, wherein the step of crystallizing the first and second films to form a polycrystalline silicon film includes a step of irradiating an excimer laser on the second film. A method for forming a polycrystalline silicon film according to the above.
【請求項3】 前記基板上に結晶シリコンと非結晶シリ
コンが混在する第1の膜を形成する工程は、基板近傍に
シランのプラズマを励起し、該プラズマにイオンを照射
する工程を含むことを特徴とする請求項1に記載の多結
晶シリコン膜の形成方法。
3. The step of forming a first film on which crystalline silicon and amorphous silicon are mixed on the substrate includes exciting silane plasma near the substrate and irradiating the plasma with ions. The method for forming a polycrystalline silicon film according to claim 1, wherein:
【請求項4】 前記第1の膜を形成する工程の後、前記
イオンの照射を停止することで連続的に前記第2の膜を
形成する工程に移行し、該二つの工程の間には前記基板
が大気に曝露されないことを特徴とする請求項3に記載
の多結晶シリコン膜の形成方法。
4. After the step of forming the first film, the irradiation of the ions is stopped to shift to a step of continuously forming the second film, and between the two steps, The method according to claim 3, wherein the substrate is not exposed to the atmosphere.
【請求項5】 前記第1の膜の結晶シリコンと非晶質シ
リコンの体積比は3:1と1:3の間であることを特徴
とする請求項1に記載の多結晶シリコン膜の形成方法。
5. The formation of a polycrystalline silicon film according to claim 1, wherein the volume ratio of crystalline silicon to amorphous silicon of the first film is between 3: 1 and 1: 3. Method.
【請求項6】 前記第1の膜に含まれる結晶シリコンの
粒径は2000Å以下であることを特徴とする請求項5
に記載の多結晶シリコン膜の形成方法。
6. The method according to claim 5, wherein the grain size of the crystalline silicon contained in the first film is 2000 ° or less.
3. The method for forming a polycrystalline silicon film according to item 1.
JP17279199A 1999-06-18 1999-06-18 Method of forming of polycrystalline silicon film Pending JP2001007024A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17279199A JP2001007024A (en) 1999-06-18 1999-06-18 Method of forming of polycrystalline silicon film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17279199A JP2001007024A (en) 1999-06-18 1999-06-18 Method of forming of polycrystalline silicon film

Publications (1)

Publication Number Publication Date
JP2001007024A true JP2001007024A (en) 2001-01-12

Family

ID=15948434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17279199A Pending JP2001007024A (en) 1999-06-18 1999-06-18 Method of forming of polycrystalline silicon film

Country Status (1)

Country Link
JP (1) JP2001007024A (en)

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493156B1 (en) * 2002-06-05 2005-06-03 삼성전자주식회사 Crystallization of amorphous silicon by using nanoparticles
KR100686332B1 (en) * 2001-01-13 2007-02-22 삼성에스디아이 주식회사 A polycrystalline silicone thin film and the method for forming the same
US7738050B2 (en) 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
US7768009B2 (en) 2007-08-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
US7791075B2 (en) 2007-09-07 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7842586B2 (en) 2007-08-17 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus, method for manufacturing microcrystalline semiconductor layer, and method for manufacturing thin film transistor
US7968885B2 (en) 2007-08-07 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7998800B2 (en) 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7998801B2 (en) 2008-04-25 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor having altered semiconductor layer
US8017946B2 (en) 2007-08-17 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having microcrystalline semiconductor layer and amorphous semiconductor layer
US8053294B2 (en) 2008-04-21 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor by controlling generation of crystal nuclei of microcrystalline semiconductor film
US8093112B2 (en) 2007-07-20 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8119468B2 (en) 2008-04-18 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
US8124972B2 (en) 2008-04-25 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8138032B2 (en) 2008-04-18 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor having microcrystalline semiconductor film
US8247315B2 (en) 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
US8283667B2 (en) 2008-09-05 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8304775B2 (en) 2009-03-09 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8334537B2 (en) 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8338240B2 (en) 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
WO2013061553A1 (en) * 2011-10-25 2013-05-02 パナソニック株式会社 Thin-film semiconductor device and method for manufacturing same
US8513664B2 (en) 2008-06-27 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, semiconductor device and electronic device
US8525170B2 (en) 2008-04-18 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US8546810B2 (en) 2009-05-28 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device, and electronic appliance
US8569120B2 (en) 2008-11-17 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor
US8575608B2 (en) 2009-12-21 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US8624254B2 (en) 2010-09-14 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8637866B2 (en) 2008-06-27 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8786793B2 (en) 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8829522B2 (en) 2009-12-21 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8945962B2 (en) 2007-10-05 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
JP2016526282A (en) * 2013-05-09 2016-09-01 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Multilayer amorphous silicon structure to improve polysilicon quality after excimer laser annealing

Cited By (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686332B1 (en) * 2001-01-13 2007-02-22 삼성에스디아이 주식회사 A polycrystalline silicone thin film and the method for forming the same
KR100493156B1 (en) * 2002-06-05 2005-06-03 삼성전자주식회사 Crystallization of amorphous silicon by using nanoparticles
US9188825B2 (en) 2007-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8462286B2 (en) 2007-07-06 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8842230B2 (en) 2007-07-06 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10678107B2 (en) 2007-07-06 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8389343B2 (en) 2007-07-06 2013-03-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7998800B2 (en) 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8334537B2 (en) 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8325285B2 (en) 2007-07-06 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US11194207B2 (en) 2007-07-06 2021-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9766526B2 (en) 2007-07-06 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10338447B2 (en) 2007-07-06 2019-07-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8111362B2 (en) 2007-07-06 2012-02-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7738050B2 (en) 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
US10712625B2 (en) 2007-07-06 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US11726378B2 (en) 2007-07-06 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8093112B2 (en) 2007-07-20 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US8786793B2 (en) 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8633485B2 (en) 2007-08-07 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7968885B2 (en) 2007-08-07 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8309406B2 (en) 2007-08-17 2012-11-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8017946B2 (en) 2007-08-17 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having microcrystalline semiconductor layer and amorphous semiconductor layer
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8395158B2 (en) 2007-08-17 2013-03-12 Semiconductor Energy Labortory Co., Ltd. Thin film transistor having microcrystalline semiconductor layer
US7842586B2 (en) 2007-08-17 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus, method for manufacturing microcrystalline semiconductor layer, and method for manufacturing thin film transistor
US8368075B2 (en) 2007-08-17 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus
US8133771B2 (en) 2007-08-31 2012-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
US7768009B2 (en) 2007-08-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
US8389993B2 (en) 2007-08-31 2013-03-05 Semiconductor Energy Laboratory Co., Ltd. Display device having a buffer layer formed over a channel protective layer
US8420462B2 (en) 2007-09-07 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7791075B2 (en) 2007-09-07 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8945962B2 (en) 2007-10-05 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
US8247315B2 (en) 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
US8119468B2 (en) 2008-04-18 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
US8138032B2 (en) 2008-04-18 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor having microcrystalline semiconductor film
US8525170B2 (en) 2008-04-18 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US8053294B2 (en) 2008-04-21 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor by controlling generation of crystal nuclei of microcrystalline semiconductor film
US7998801B2 (en) 2008-04-25 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor having altered semiconductor layer
US8124972B2 (en) 2008-04-25 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8637866B2 (en) 2008-06-27 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8513664B2 (en) 2008-06-27 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, semiconductor device and electronic device
US8283667B2 (en) 2008-09-05 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8569120B2 (en) 2008-11-17 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor
US8604481B2 (en) 2009-03-09 2013-12-10 Semiconductor Energy Co., Ltd. Thin film transistor
US8304775B2 (en) 2009-03-09 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8546810B2 (en) 2009-05-28 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device, and electronic appliance
US8829522B2 (en) 2009-12-21 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8575608B2 (en) 2009-12-21 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US9257561B2 (en) 2010-08-26 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8624254B2 (en) 2010-09-14 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8338240B2 (en) 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
US9112034B2 (en) 2011-10-25 2015-08-18 Panasonic Liquid Crystal Display Co., Ltd. Thin-film semiconductor device and method of manufacturing the same
JPWO2013061553A1 (en) * 2011-10-25 2015-04-02 パナソニック株式会社 Thin film semiconductor device and manufacturing method thereof
WO2013061553A1 (en) * 2011-10-25 2013-05-02 パナソニック株式会社 Thin-film semiconductor device and method for manufacturing same
JP2016526282A (en) * 2013-05-09 2016-09-01 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Multilayer amorphous silicon structure to improve polysilicon quality after excimer laser annealing

Similar Documents

Publication Publication Date Title
JP2001007024A (en) Method of forming of polycrystalline silicon film
JP4466775B2 (en) Method for manufacturing thin film semiconductor device
JP3580473B2 (en) Crystallizing method of amorphous film and thin film transistor
EP0598410B1 (en) A method of manufacturing a semiconductor device
KR100437296B1 (en) Thin film transistor and its manufacturing method
KR100473996B1 (en) Cystallization method of amorphous silicon
JP4323724B2 (en) Manufacturing method of semiconductor device
US7067404B2 (en) Thin film semiconductor device having a gate electrode insulator formed through high-heat oxidization
JP2000036465A (en) Single-crystal thin-film transistor manufactured through transition metal continuous transfer method
JPH1197710A (en) Method for crystallizing amorphous film, and thin film transistor
JP4258476B2 (en) Method for manufacturing thin film semiconductor device
US6486046B2 (en) Method of forming polycrystalline semiconductor film
JPH10189449A (en) Manufacture of crystallize semiconductor film and manufacture of thin-film transistor
JPH11102861A (en) Manufacture of polycrystalline silicon thin film
KR100282436B1 (en) Method for manufacturing of semiconductor device
KR100366960B1 (en) silicon crystallization method
KR100305524B1 (en) Method for manufacturing a flat pannel
JP2000286211A (en) Method for manufacturing thin-film semiconductor device
JP3266185B2 (en) Method for manufacturing polycrystalline semiconductor thin film
KR20040061795A (en) fabrication method of a poly crystal silicon film
JPH0567782A (en) Thin film transistor and its manufacture
TWI377173B (en) Method for manufacturing crystalline silicon
JP2000260707A (en) Formation of polycrystalline silicon film
JPH05144730A (en) Manufacture of semiconductor device
JP2000260713A (en) Formation of polycrystalline silicon film

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227