JPH11251335A - Mounting device for semiconductor element and mounting method therefor - Google Patents

Mounting device for semiconductor element and mounting method therefor

Info

Publication number
JPH11251335A
JPH11251335A JP5160198A JP5160198A JPH11251335A JP H11251335 A JPH11251335 A JP H11251335A JP 5160198 A JP5160198 A JP 5160198A JP 5160198 A JP5160198 A JP 5160198A JP H11251335 A JPH11251335 A JP H11251335A
Authority
JP
Japan
Prior art keywords
semiconductor element
mounting
die
collet
thermosetting adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5160198A
Other languages
Japanese (ja)
Inventor
Susumu Ozawa
進 小澤
Toshimitsu Yamashita
俊光 山下
Hiroshi Toyama
広 遠山
Yuuko Kitayama
憂子 北山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP5160198A priority Critical patent/JPH11251335A/en
Publication of JPH11251335A publication Critical patent/JPH11251335A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide the mounting device of a semiconductor element and the mounting method capable of preventing the deviation of the semiconductor element, and accurately arranging it at a prescribed position even in the case that it is required to die-bond the semiconductor element with a minute interval, by turning thermosetting resin to a half set state at the time of initial die bonding. SOLUTION: A thermosetting adhesive material 12 supplied onto a substrate 11 is turned to the half set state by heat supplied from a collet through the semiconductor element 13 every time of loading the semiconductor element 13 and then, the thermosetting adhesive material 12 is hardened by an oven or a reflow furnace 15. Thus, even while die-bonding the other semiconductor elemet or during carriage for hardening die bonding paste, the deviation from the prescribed position obtained by image recognition is dissolved. Also, for the one with the need of die-bonding the semiconductor elements with the minute interval like an LED printing head, the defects of the deviation of a light emitting point and chip chipping, etc., are eliminated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回路基板上へ接着
樹脂を用いて半導体素子をダイボンディングする半導体
素子の実装装置及びその実装方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device mounting apparatus for die-bonding a semiconductor device onto a circuit board using an adhesive resin, and a method for mounting the same.

【0002】[0002]

【従来の技術】文献名:VLSIパッケージング技術
(下) 日経BP社 pp.17〜20従来、接着樹脂
を用いるダイボンディング方法としては、以下に示すよ
うなものがあった。図6はかかる従来のICチップ搭載
工程断面図である。
BACKGROUND ART Document name: VLSI packaging technology (lower) Nikkei BP pp. Conventionally, as a die bonding method using an adhesive resin, there has been the following method. FIG. 6 is a sectional view of such a conventional IC chip mounting process.

【0003】(1)まず、図6(a)に示すように、熱
硬化性樹脂であるダイボンペースト52を、ICチップ
53を搭載する基板51の所定の位置にディスペンス
法、スタンピング法、スクリーン印刷法等により予め供
給しておく。ICチップ53は、ダイボンコレット54
により真空吸着し、画像認識等を用いて基板51と位置
合わせする。
(1) First, as shown in FIG. 6 (a), a die bonding paste 52, which is a thermosetting resin, is dispensed at a predetermined position on a substrate 51 on which an IC chip 53 is mounted by a dispensing method, a stamping method, and screen printing. It is supplied in advance by a method or the like. The IC chip 53 is a die-bon collet 54
, And is aligned with the substrate 51 using image recognition or the like.

【0004】(2)次に、図6(b)に示すように、ダ
イボンコレット54により、所定の荷重を加え、ICチ
ップ53を基板51上へ搭載する。 (3)順次、ICチップ53を基板51上へ搭載してい
き、図6(c)に示すように、全てのICチップ53を
搭載させる。 (4)その後、図6(d)に示すように、オーブン又は
リフロー炉55を用いダイボンペースト52を加熱し硬
化させる。
[0006] (2) Next, as shown in FIG. 6 (b), a predetermined load is applied by a die bond collet 54, and the IC chip 53 is mounted on the substrate 51. (3) The IC chips 53 are sequentially mounted on the substrate 51, and all the IC chips 53 are mounted as shown in FIG. (4) Thereafter, as shown in FIG. 6 (d), the die bond paste 52 is heated and cured using an oven or a reflow furnace 55.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記し
た従来のICチップの搭載方法では、ICチップを複数
個基板に搭載する間、または、ダイボンペーストを硬化
させるためにオーブンまたはリフロー炉への搬送中に位
置ずれを起こす。このため、特に、LEDプリントヘッ
ドのようにICチップを非常に密着させてボンディング
する必要のあるものでは、発光点のずれによる白ぬけ印
刷やICチップ同士の接触が生じ、ICチップクラック
の原因となっていた。
However, in the above-described conventional method for mounting an IC chip, during mounting of a plurality of IC chips on a substrate or during transfer to an oven or a reflow furnace to cure the die bond paste. Causes misalignment. For this reason, especially in the case where the IC chip needs to be bonded in very close contact with each other, such as an LED print head, white printing or contact between the IC chips occurs due to a shift in the light emitting point, which causes the IC chip crack. Had become.

【0006】本発明は、上記問題点を除去し、初期のダ
イボンディング時に熱硬化性樹脂を半硬化状態にするこ
とにより、半導体素子のずれを防ぎ、半導体素子を微小
間隔でダイボンディングする必要がある場合であって
も、所定の位置に正確に配置することができる半導体素
子の実装装置及びその実装方法を提供することを目的と
する。
The present invention eliminates the above-mentioned problems and requires that the thermosetting resin be in a semi-cured state at the time of the initial die bonding to prevent the semiconductor element from being displaced and to die-bond the semiconductor elements at minute intervals. It is an object of the present invention to provide a semiconductor device mounting apparatus and a mounting method thereof that can be accurately arranged at a predetermined position even in a certain case.

【0007】[0007]

【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔1〕半導体素子の実装方法において、半導体素子を真
空吸着し、コレットの押圧で基板上へ熱硬化性接着剤を
用いて半導体素子をダイボンディングするとともに、加
熱手段で前記熱硬化性接着剤を半硬化状態にする工程
と、前記半導体素子が搭載された基板を加熱炉に移し、
前記熱硬化性接着剤を硬化する工程とを施すようにした
ものである。
According to the present invention, there is provided a method for mounting a semiconductor device, comprising: (1) a method of mounting a semiconductor device, wherein the semiconductor device is vacuum-adsorbed and a thermosetting adhesive is pressed onto a substrate by pressing a collet; A step of die bonding the semiconductor element using, and a step of heating the thermosetting adhesive to a semi-cured state by heating means, and transferring the substrate on which the semiconductor element is mounted to a heating furnace,
Curing the thermosetting adhesive.

【0008】〔2〕上記〔1〕記載の半導体素子の実装
方法において、前記加熱手段は、加熱する機構を有する
コレットであり、予め半導体素子を加熱するようにした
ものである。 〔3〕上記〔1〕記載の半導体素子の実装方法におい
て、前記加熱手段は、加熱されたステージであり、前記
半導体素子に予め付着されている熱硬化性接着剤を加熱
するようにしたものである。
[2] In the method for mounting a semiconductor element according to the above [1], the heating means is a collet having a heating mechanism, and the semiconductor element is heated in advance. [3] In the method for mounting a semiconductor element according to the above [1], the heating means is a heated stage, and heats a thermosetting adhesive previously attached to the semiconductor element. is there.

【0009】〔4〕上記〔1〕記載の半導体素子の実装
方法において、前記加熱手段は、前記ダイボンディング
部を外部より加熱するホットエアーであり、前記半導体
素子に予め付着されている前記熱硬化性接着剤を加熱す
るようにしたものである。 〔5〕上記〔3〕又は〔4〕記載の半導体素子の実装方
法において、前記半導体素子にはトレイに溜められた熱
硬化性接着剤を付着させるようにしたものである。
[4] In the method of mounting a semiconductor device according to the above [1], the heating means is hot air for externally heating the die bonding portion, and the thermosetting material attached to the semiconductor device in advance. The adhesive is heated. [5] The method for mounting a semiconductor element according to the above [3] or [4], wherein a thermosetting adhesive stored in a tray is attached to the semiconductor element.

【0010】〔6〕上記〔3〕又は〔4〕記載の半導体
素子の実装方法において、ダイボンペースト供給ステー
ジ上に熱硬化性接着剤を一定量排出させ、供給量と供給
位置を制御し、前記半導体素子に前記熱硬化性接着剤を
付着させるようにしたものである。 〔7〕半導体素子の実装装置において、半導体素子の真
空吸着手段及び加熱手段を有するコレットと、熱硬化性
接着剤が形成される半導体素子のステージとを具備する
ようにしたものである。
[6] In the method of mounting a semiconductor device according to the above [3] or [4], a fixed amount of the thermosetting adhesive is discharged onto a die-bon paste supply stage, and the supply amount and the supply position are controlled. The thermosetting adhesive is attached to a semiconductor element. [7] A device for mounting a semiconductor element, comprising a collet having a vacuum suction means and a heating means for the semiconductor element, and a stage of the semiconductor element on which a thermosetting adhesive is formed.

【0011】〔8〕上記〔7〕記載の半導体素子の実装
装置において、前記コレットはパルスヒート電源に接続
されるパルスヒートコレットである。
[8] In the apparatus for mounting a semiconductor element according to the above [7], the collet is a pulse heat collet connected to a pulse heat power supply.

〔9〕半導体素子の実装装置において、半導体素子の真
空吸着手段を具備するコレットと、このコレットに吸着
された半導体素子に熱硬化性接着剤を供給する手段と、
コンスタントヒート上に配置される半導体素子のステー
ジとを具備するようにしたものである。
[9] In a semiconductor device mounting apparatus, a collet provided with a vacuum suction means for the semiconductor element, and a means for supplying a thermosetting adhesive to the semiconductor element sucked by the collet;
And a stage of a semiconductor element arranged on the constant heat.

【0012】〔10〕半導体素子の実装装置において、
半導体素子の真空吸着手段を具備するコレットと、この
コレットに吸着された半導体素子に熱硬化性接着剤を供
給する手段と、初期のダイボンディング時にホットエア
ーを吹き出すエアー供給部とダイボンディング部を加熱
するノズルを具備するようにしたものである。
[10] In a semiconductor device mounting apparatus,
A collet provided with a semiconductor element vacuum suction means, a means for supplying a thermosetting adhesive to the semiconductor element adsorbed by the collet, and an air supply section for blowing hot air during initial die bonding and a die bonding section heated. This is provided with a nozzle that performs the following.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。図1は本発明の第1実施例を示すI
Cチップ搭載工程断面図、図2はそこで用いるコレット
の構成図であり、図2(a)はその全体模式図、図2
(b)はそのコレットの底面図である。
Embodiments of the present invention will be described below in detail. FIG. 1 shows a first embodiment of the present invention.
FIG. 2 is a cross-sectional view of a C-chip mounting process, and FIG. 2 is a configuration diagram of a collet used therein. FIG.
(B) is a bottom view of the collet.

【0014】この実施例のダイボンディング装置には、
図示しないが、前述の従来方法と同様に、ダイボンペー
スト供給部が設置され、基板(回路基板)11上にエポ
キシ樹脂等からなる熱硬化性のダイボンペースト12を
供給する。次に、ICチップ(半導体素子)13をピッ
クアップし、基板11に搭載するダイボンコレット14
は、電流を流すことによりダイボンコレット14自体の
電気抵抗により発熱することができるものであり、図2
に示すように、パルスヒートが可能な直流電源(パルス
ヒート電源)14Aに接続されている。さらに、真空吸
着可能な開口部14Bが設けられており、真空ポンプに
つながっている。
The die bonding apparatus of this embodiment includes:
Although not shown, a die-bon paste supply unit is provided to supply a thermosetting die-bon paste 12 made of an epoxy resin or the like onto a substrate (circuit board) 11 in the same manner as in the above-described conventional method. Next, a die bond collet 14 which picks up an IC chip (semiconductor element) 13 and mounts it on the substrate 11
Is capable of generating heat due to the electric resistance of the die bond collet 14 itself when a current is applied.
As shown in (1), it is connected to a DC power supply (pulse heat power supply) 14A capable of pulse heating. Further, an opening 14B capable of vacuum suction is provided, and is connected to a vacuum pump.

【0015】また、基板11とICチップ13の位置合
わせについては、図示しないが、一般的な画像認識が行
えるように、カメラ及び照明が設置されている。以上、
各部はパルスモータ等により水平方向、垂直方向に稼動
可能で制御されるものである。以下、第1実施例のIC
チップ搭載方法について図1を参照しながら説明する。
Although the position of the substrate 11 and the IC chip 13 is not shown, a camera and lighting are provided so that general image recognition can be performed. that's all,
Each part is operable and controlled in a horizontal direction and a vertical direction by a pulse motor or the like. Hereinafter, the IC of the first embodiment will be described.
The chip mounting method will be described with reference to FIG.

【0016】(1)まず、図1(a)に示すように、例
えば、前述の従来方法と同様に、ディスペンス法や、ス
タンピング法、スクリーン印刷法によりダイボンペース
ト12が供給された基板11を、ダイボンディング装置
の所定の位置に固定させる。ICチップ13は、トレイ
または、ウエハよりパルスヒートコレット14で真空吸
着によりピックアップする。
(1) First, as shown in FIG. 1 (a), for example, the substrate 11 to which the die bond paste 12 is supplied by the dispensing method, the stamping method, or the screen printing method as in the above-described conventional method is used. It is fixed at a predetermined position of the die bonding apparatus. The IC chip 13 is picked up from a tray or a wafer by vacuum suction using a pulse heat collet 14.

【0017】(2)次に、基板11の搭載位置とICチ
ップ13を画像認識(図示なし)等により位置合わせす
る。位置合わせ終了後、図1(b)に示すように、パル
スヒートコレット14により、ICチップ13に所定の
荷重をかけ、基板11にICチップ13を搭載する。同
時に、パルスヒートコレット14に電流を流し、発熱さ
せ、ダイボンペースト12を半硬化状態にする。
(2) Next, the mounting position of the substrate 11 and the IC chip 13 are aligned by image recognition (not shown) or the like. After the completion of the alignment, as shown in FIG. 1B, a predetermined load is applied to the IC chip 13 by the pulse heat collet 14, and the IC chip 13 is mounted on the substrate 11. At the same time, an electric current is applied to the pulse heat collet 14 to generate heat, and the die bond paste 12 is brought into a semi-cured state.

【0018】(3)続いて、他のICチップ13も同様
にダイボンドし、図1(c)に示すように、全てのIC
チップ13を搭載する。 (4)次に、図1(d)に示すように、オーブン又はリ
フロー炉15に入れ、ダイボンペースト12を硬化させ
る。このように、第1実施例によれば、他のICチップ
をダイボンドする間や、ダイボンペーストを硬化させる
ための搬送中においても、画像認識で得られた所定の位
置からの半導体素子のずれを解消することができる。ま
た、LEDプリントヘッドのようにICチップを微小間
隔でダイボンディングする必要があるものに対しては、
発光点のずれやチップかけなどの不良が無くなる。
(3) Subsequently, other IC chips 13 are die-bonded in the same manner, and as shown in FIG.
The chip 13 is mounted. (4) Next, as shown in FIG. 1 (d), the die bond paste 12 is set in an oven or a reflow furnace 15 and cured. As described above, according to the first embodiment, the displacement of the semiconductor element from the predetermined position obtained by the image recognition is performed even during the die bonding of another IC chip or during the transportation for curing the die bond paste. Can be eliminated. In addition, for IC print heads that need to be die-bonded at minute intervals, such as LED print heads,
Defects such as displacement of light emitting points and chipping are eliminated.

【0019】次に、本発明の第2実施例について説明す
る。図3は本発明の第2実施例を示すICチップ搭載工
程断面図である。この実施例のダイボンディング装置
は、常時加熱されたステージヒータ25が設けられてお
り、基板21をそのステージヒータ25上に配置し、一
定の温度に昇温させている。また、ダイボンコレット2
4には、ICチップ23を真空吸着するための開口部が
設けられており(図示せず)、この開口部は真空ポンプ
につながりICチップ23をピックアップできるものと
する。
Next, a second embodiment of the present invention will be described. FIG. 3 is a sectional view showing an IC chip mounting process according to a second embodiment of the present invention. In the die bonding apparatus of this embodiment, a stage heater 25 that is constantly heated is provided, and the substrate 21 is arranged on the stage heater 25 to raise the temperature to a constant temperature. In addition, die bond collet 2
4 is provided with an opening (not shown) for vacuum-sucking the IC chip 23, and this opening is connected to a vacuum pump so that the IC chip 23 can be picked up.

【0020】また、ダイボンペースト22は、熱硬化性
の接着剤からなりトレイ20に収納されている。ダイボ
ンペースト供給部は、ICチップ23に直接ダイボンペ
ースト22を供給する機構として、ICチップ23の裏
面にダイボンペースト22を接触させる機構が設けられ
ている。基板21とICチップ23の位置合わせについ
ては、図示しないが、一般的な画像認識が行えるよう
に、カメラ及び照明が設置されている。
The die bond 22 is made of a thermosetting adhesive and is stored in the tray 20. The die-bond paste supply unit is provided with a mechanism for bringing the die-bond paste 22 into contact with the back surface of the IC chip 23 as a mechanism for directly supplying the die-bond paste 22 to the IC chip 23. Although the position of the substrate 21 and the IC chip 23 is not shown, a camera and illumination are provided so that general image recognition can be performed.

【0021】以上、各部はパルスモータ等により水平方
向、垂直方向に稼動可能で制御されるものである。以
下、第2実施例のICチップ搭載方法について図3を参
照しながら説明する。 (1)まず、図3(a)に示すように、基板21を一定
の温度に制御させたステージヒータ25に固定し加熱す
る。
As described above, each section can be operated and controlled in the horizontal and vertical directions by a pulse motor or the like. Hereinafter, an IC chip mounting method according to the second embodiment will be described with reference to FIG. (1) First, as shown in FIG. 3A, the substrate 21 is fixed on a stage heater 25 controlled to a constant temperature and heated.

【0022】(2)次に、図3(b)に示すように、I
Cチップ23を、トレイまたはウエハ(図示なし)より
ダイボンコレット24で真空吸着しピックアップする。
その後、トレイ(ダイボンペースト溜め)20に入って
いるダイボンペースト22に接触させダイボンペースト
22をICチップ裏面に供給する。 (3)次に、図3(c)に示すように、ピックアップさ
れたICチップ23の裏面にはダイボンペースト22が
付着する。
(2) Next, as shown in FIG.
The C chip 23 is vacuum-adsorbed from a tray or a wafer (not shown) by a die bond collet 24 and picked up.
Thereafter, the die-bonding paste 22 is brought into contact with the die-bonding paste 22 contained in the tray (die-bon paste storage) 20 to supply the die-bonding paste 22 to the back surface of the IC chip. (3) Next, as shown in FIG. 3C, the die bond paste 22 adheres to the back surface of the picked-up IC chip 23.

【0023】(4)そこで、基板21の搭載位置とIC
チップ23を画像認識(図示なし)等により位置合わせ
する。位置合わせ終了後、図3(d)に示すように、ダ
イボンコレット24により、ICチップ23に所定の荷
重をかけ、基板21にICチップ23を搭載する。この
時、基板21は、前記ステージヒータ25によって所定
の温度に加熱されているため、ダイボンペースト22を
半硬化状態にすることができる。
(4) Therefore, the mounting position of the substrate 21 and the IC
The position of the chip 23 is adjusted by image recognition (not shown) or the like. After the completion of the alignment, as shown in FIG. 3D, a predetermined load is applied to the IC chip 23 by the die bond collet 24, and the IC chip 23 is mounted on the substrate 21. At this time, since the substrate 21 is heated to a predetermined temperature by the stage heater 25, the die bond paste 22 can be brought into a semi-cured state.

【0024】(5)続いて、他のICチップも同様にダ
イボンドし、全て搭載後、オーブン又はリフロー炉26
に入れ、ダイボンペースト22を硬化させる。このよう
に、第2実施例によれば、ICチップをダイボンドする
間やダイボンペーストを硬化させるための搬送中におい
ても、画像認識で得られた所定の位置からの半導体素子
のずれを解消することができる。
(5) Subsequently, the other IC chips are die-bonded in the same manner, and after all the IC chips are mounted, an oven or a reflow furnace 26 is mounted.
And the die bond 22 is cured. As described above, according to the second embodiment, it is possible to eliminate the deviation of the semiconductor element from the predetermined position obtained by the image recognition even during the die bonding of the IC chip or during the transportation for curing the die bond paste. Can be.

【0025】また、LEDプリントヘッドのようにIC
チップを微小間隔でダイボンディングする必要があるも
のに対しては、発光点のずれやチップかけなどの不良が
無くなる。さらに、この実施例では、第1実施例に示し
たパルスヒート電源のような大きな電源が不要となる。
次に、本発明の第3実施例について説明する。
Also, as in the case of an LED print head, an IC
With respect to chips that need to be die-bonded at minute intervals, defects such as displacement of light emitting points and chipping are eliminated. Further, in this embodiment, a large power supply such as the pulse heat power supply shown in the first embodiment becomes unnecessary.
Next, a third embodiment of the present invention will be described.

【0026】図4は本発明の第3実施例を示すICチッ
プ搭載工程断面図である。この実施例のダイボンディン
グ装置は、ダイボンペースト供給部として、ダイボンペ
ースト32をシリンジ37中に収納し、そのシリンジ3
7は、ダイボンペースト供給ステージ38の下部より一
定量を押し出すポンプに接続されている。ダイボンペー
スト供給ステージ38には、押し出されたダイボンペー
スト32が排出される開口部が設けてある。その開口部
より排出されたダイボンペースト32をICチップ33
裏面に接触させ供給する構成とする。他の構成は、第2
実施例と同様である。
FIG. 4 is a sectional view showing an IC chip mounting process according to a third embodiment of the present invention. In the die bonding apparatus of this embodiment, the die bond 32 is accommodated in a syringe 37 as a die bond paste supply unit, and the syringe 3 is supplied.
Reference numeral 7 is connected to a pump for pushing out a fixed amount from the lower part of the die-bon paste supply stage 38. The die-bon paste supply stage 38 has an opening through which the extruded die-bon paste 32 is discharged. The die-bon paste 32 discharged from the opening is applied to the IC chip 33.
It is configured to be supplied in contact with the back surface. Another configuration is the second
This is the same as the embodiment.

【0027】以下、第3実施例のICチップ搭載方法に
ついて図4を参照しながら説明する。 (1)まず、図4(a)に示すように、基板31を、一
定の温度に制御させたステージヒータ35に固定し加熱
する。 (2)次に、図4(b)に示すように、ICチップ33
を、トレイまたは、ウエハよりダイボンコレット34で
真空吸着しピックアップする。ピックアップされたIC
チップ33は、ダイボンペースト供給ステージ38下部
のダイボンペースト32の入ったシリンジ37よりダイ
ボンペースト32の一定量を、例えば、気体の圧力で押
し出し、排出されたダイボンペースト32をICチップ
33の裏面に接触させ供給する。
Hereinafter, a method of mounting an IC chip according to the third embodiment will be described with reference to FIG. (1) First, as shown in FIG. 4A, the substrate 31 is fixed on a stage heater 35 controlled to a constant temperature and heated. (2) Next, as shown in FIG.
Is vacuum-adsorbed from a tray or a wafer by a die-bon collet 34 and picked up. IC picked up
The chip 33 extrudes a certain amount of the die-bon paste 32 from the syringe 37 containing the die-bon paste 32 below the die-bon paste supply stage 38 by, for example, gas pressure, and contacts the discharged die-bon paste 32 to the back surface of the IC chip 33. Supply.

【0028】(3)次に、図4(c)に示すように、基
板31のICチップ33の搭載位置とICチップ33を
画像認識等により位置合わせする。位置合わせ終了後、
ダイボンコレット34は、ICチップ33から基板31
に対して所定の荷重をかける。この時、基板31は、前
記ステージヒータ35により所定の温度に加熱させてい
るため、ダイボンペースト32を半硬化状態にする。
(3) Next, as shown in FIG. 4C, the mounting position of the IC chip 33 on the substrate 31 and the IC chip 33 are aligned by image recognition or the like. After alignment is completed,
The die bond collet 34 is provided between the IC chip 33 and the substrate 31.
A predetermined load is applied to. At this time, since the substrate 31 is heated to a predetermined temperature by the stage heater 35, the die-bon paste 32 is in a semi-cured state.

【0029】(4)次に、図4(d)に示すように、他
のICチップ33も同様にダイボンドし、全てICチッ
プ33を搭載後、オーブン又はリフロー炉36に入れ、
ダイボンペースト32を硬化させる。このように、第3
実施例によれば、ICチップをダイボンドする間やダイ
ボンペーストを硬化させるための搬送中においても、画
像認識で得られた所定の位置からの半導体素子のずれを
解消することができる。更に、ダイボンペーストは、チ
ップ裏面の所定の位置に一定量供給され、ICチップの
外周からはみ出す量をコントロールすることができる。
また、LEDプリントヘッドのようにICチップを微小
間隔でダイボンドする必要があるものに対しては、発光
点のずれやダイボンペーストの這い上がりがなくなり、
発光量の低下やチップかけなどの不良が無くなる。
(4) Next, as shown in FIG. 4 (d), the other IC chips 33 are die-bonded in the same manner, and after all the IC chips 33 are mounted, they are put into an oven or a reflow furnace 36.
The die-bon paste 32 is cured. Thus, the third
According to the embodiment, it is possible to eliminate the deviation of the semiconductor element from a predetermined position obtained by the image recognition even during the die bonding of the IC chip or during the transportation for curing the die bond paste. Furthermore, a fixed amount of the die bond paste is supplied to a predetermined position on the back surface of the chip, and the amount of the die bond paste protruding from the outer periphery of the IC chip can be controlled.
In addition, when the IC chip needs to be die-bonded at a minute interval, such as an LED print head, the displacement of the light emitting point and the rise of the die bond paste are eliminated.
Defects such as a decrease in light emission amount and chipping are eliminated.

【0030】次に、本発明の第4実施例について説明す
る。図5は本発明の第4実施例を示すICチップ搭載工
程断面図である。この実施例のダイボンディング装置
は、基板を所定の位置で固定し、また、ダイボンコレッ
ト44には、図示しないが、ICチップ43を真空吸着
し、ピックアップするための開口部が設けられている。
ダイボンペースト供給部は、従来方法と同様に基板に供
給する方法、または、第2実施例、第3実施例のように
ICチップの裏面に供給する供給部を設けるようにして
も構わない。
Next, a fourth embodiment of the present invention will be described. FIG. 5 is a sectional view showing an IC chip mounting process according to a fourth embodiment of the present invention. In the die bonding apparatus of this embodiment, the substrate is fixed at a predetermined position, and the die bond collet 44 is provided with an opening (not shown) for vacuum-sucking and picking up the IC chip 43.
The die-bon paste supply unit may be configured to supply the substrate to the substrate in the same manner as in the conventional method, or to provide a supply unit to supply the back surface of the IC chip as in the second and third embodiments.

【0031】さらに、この実施例ではダイボンコレット
44の近傍に、ホットエアー46を吹き出すノズル45
が設けられている。基板41とICチップ43の位置合
わせについては、図示しないが、一般的な画像認識が行
えるように、カメラ及び照明が設置されている。以上各
部は、パルスモータ等により水平方向、垂直方向に稼動
可能で制御されるものである。
Further, in this embodiment, a nozzle 45 for blowing hot air 46 is provided near the die bond collet 44.
Is provided. Although the position of the substrate 41 and the IC chip 43 is not shown, a camera and lighting are provided so that general image recognition can be performed. As described above, the respective units can be operated in the horizontal and vertical directions by a pulse motor or the like and are controlled.

【0032】以下、第4実施例のICチップ搭載方法に
ついて図5を参照しながら説明する。 (1)まず、図5(a)に示すように、ICチップ43
を、トレイまたは、ウエハよりダイボンコレット44で
真空吸着しピックアップする。ダイボンペースト42
を、基板41に供給する場合、従来法と同様のディスペ
ンス法、スタンピング法、スクリーン印刷法などで供給
する。また、ICチップ43にダイボンペースト42を
供給する場合は、第2実施例または第3実施例に示した
ようにチップ裏面に供給する。ここで、基板41のIC
チップ搭載位置とICチップ43を画像認識等により位
置合わせする。
Hereinafter, a method of mounting an IC chip according to the fourth embodiment will be described with reference to FIG. (1) First, as shown in FIG.
Is vacuum-adsorbed from a tray or a wafer by a die-bon collet 44 and picked up. Daibon paste 42
Is supplied to the substrate 41 by a dispensing method, a stamping method, a screen printing method, or the like similar to the conventional method. When the die bond paste 42 is supplied to the IC chip 43, it is supplied to the back surface of the chip as shown in the second or third embodiment. Here, the IC of the substrate 41
The chip mounting position is aligned with the IC chip 43 by image recognition or the like.

【0033】(2)次に、図5(b)に示すように、位
置合わせ終了後、ダイボンコレット44により、ICチ
ップ43に所定の荷重をかけ、基板41にICチップ4
3を搭載する。この時、ノズル45から所定温度のホッ
トエアー46を吹き出し、ダイボンペースト42を半硬
化状態にする。 (3)次に、他のICチップも同様にダイボンドし、図
5(c)に示すように、全てのICチップ43を搭載す
る。
(2) Next, as shown in FIG. 5B, after the alignment is completed, a predetermined load is applied to the IC chip 43 by the die bond collet 44, and the IC chip 4 is applied to the substrate 41.
3 is installed. At this time, hot air 46 of a predetermined temperature is blown out from the nozzle 45 to bring the die-bon paste 42 into a semi-cured state. (3) Next, other IC chips are die-bonded in the same manner, and all the IC chips 43 are mounted as shown in FIG.

【0034】(4)次に、図5(d)に示すように、オ
ーブン又はリフロー炉47に入れ、ダイボンペースト4
2を硬化させる。このように、第4実施例によれば、I
Cチップをダイボンドする間やダイボンペーストを硬化
させるための搬送中においても、画像認識で得られた所
定の位置からの半導体素子のずれを解消することができ
る。
(4) Next, as shown in FIG.
2 is cured. Thus, according to the fourth embodiment, I
Even during the die bonding of the C chip or during the transportation for curing the die bond paste, the deviation of the semiconductor element from a predetermined position obtained by image recognition can be eliminated.

【0035】また、LEDプリントヘッドのようにIC
チップを微小間隔でダイボンディングする必要があるも
のに対しては、発光点のずれやチップかけなどの不良が
無くなる。さらに、第1実施例の方法では、パルスヒー
ト電源で大電流が、第2、第3実施例ではステージヒー
タが大きいので容量の大きいヒータが必要になる。しか
し、本実施例に示したように、ノズルによるホットエア
ーの吹き出しによりダイボンペーストを半硬化させる
と、設備的にコンパクトで省電力化を図ることができ
る。
Also, an IC such as an LED print head can be used.
With respect to chips that need to be die-bonded at minute intervals, defects such as displacement of light emitting points and chipping are eliminated. Further, in the method of the first embodiment, a large current is required by the pulse heating power supply, and in the second and third embodiments, the stage heater is large, so that a large capacity heater is required. However, as shown in the present embodiment, when the die-bon paste is semi-cured by blowing hot air from a nozzle, the equipment can be made compact and power can be saved.

【0036】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
It should be noted that the present invention is not limited to the above-described embodiment, and various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.

【0037】[0037]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。 (A)請求項1記載の発明によれば、他の半導体素子を
ダイボンドする間や、ダイボンペーストを硬化させるた
めの搬送中においても、画像認識で得られた所定の位置
からのずれを解消することができる。また、LEDプリ
ントヘッドのように半導体素子を微小間隔でダイボンデ
ィングする必要があるものに対しては、発光点のずれや
チップかけなどの不良を無くすことができる。
As described above, according to the present invention, the following effects can be obtained. (A) According to the first aspect of the present invention, a deviation from a predetermined position obtained by image recognition is eliminated even during die bonding of another semiconductor element or during transportation for curing the die bond paste. be able to. In addition, when the semiconductor element needs to be die-bonded at minute intervals, such as an LED print head, it is possible to eliminate defects such as a shift of a light emitting point and chipping.

【0038】(B)請求項2又は7記載の発明によれ
ば、上記(A)の効果に加えて、コレットによる吸着と
同時に、コレットを介して半導体素子を加熱して初期の
ダイボンディング時にダイボンペーストを半硬化状態に
することができるので、半導体素子のずれを防止でき、
半導体素子を微小間隔でダイボンディングする必要があ
る場合であっても、所定の位置に正確に配置することが
できる。
(B) According to the second or seventh aspect of the present invention, in addition to the effect of the above (A), the semiconductor element is heated via the collet at the same time as the adsorption by the collet, and the die bonding is performed during the initial die bonding. Since the paste can be made into a semi-cured state, the displacement of the semiconductor element can be prevented,
Even when the semiconductor elements need to be die-bonded at minute intervals, they can be accurately arranged at predetermined positions.

【0039】(C)請求項3又は9記載の発明によれ
ば、上記(A)の効果に加えて、半導体基板のステージ
にヒータを配置するのみで、コレットに加熱手段を付設
する必要がなくなり、構成を簡素化することができる。 (D)請求項4記載の発明によれば、上記(A)の効果
に加えて、ダイボンディング部を外部より加熱するホッ
トエアーにより、初期のダイボンディング時にダイボン
ペーストを半硬化状態にすることができるので、設備的
にコンパクトで省電力化を図ることができる。
(C) According to the third or ninth aspect of the present invention, in addition to the effect of the above (A), it is not necessary to attach a heating means to the collet only by disposing a heater on the stage of the semiconductor substrate. Thus, the configuration can be simplified. (D) According to the invention of claim 4, in addition to the effect of the above (A), the die-bond paste can be semi-cured at the initial die bonding by hot air for externally heating the die bonding portion. As a result, the equipment can be made compact and power can be saved.

【0040】(E)請求項5記載の発明によれば、上記
(C)又は(D)の効果に加えて、半導体素子に簡単に
熱硬化性接着剤を付着させることができる。 (F)請求項6記載の発明によれば、上記(C)又は
(D)の効果に加えて、半導体素子に所定量の熱硬化性
接着剤を供給することができる。 (G)請求項8記載の発明によれば、上記(B)の効果
に加えて、パルスヒート電源に接続されるパルスヒート
コレットにより、瞬時に初期のダイボンディング時にダ
イボンペーストを半硬化状態にすることができる。
(E) According to the fifth aspect of the invention, in addition to the effects of (C) or (D), a thermosetting adhesive can be easily attached to the semiconductor element. (F) According to the invention of claim 6, in addition to the effect of (C) or (D), a predetermined amount of thermosetting adhesive can be supplied to the semiconductor element. (G) According to the invention of claim 8, in addition to the effect of the above (B), the die bond paste is instantaneously brought into a semi-cured state at the time of initial die bonding by the pulse heat collet connected to the pulse heat power supply. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例を示すICチップ搭載工程
断面図である。
FIG. 1 is a sectional view showing an IC chip mounting process according to a first embodiment of the present invention.

【図2】本発明の第1実施例を示すICチップ搭載工程
で用いるコレットの構成図である。
FIG. 2 is a configuration diagram of a collet used in an IC chip mounting step according to the first embodiment of the present invention.

【図3】本発明の第2実施例を示すICチップ搭載工程
断面図である。
FIG. 3 is a sectional view showing an IC chip mounting process according to a second embodiment of the present invention.

【図4】本発明の第3実施例を示すICチップ搭載工程
断面図である。
FIG. 4 is a sectional view showing an IC chip mounting process according to a third embodiment of the present invention.

【図5】本発明の第4実施例を示すICチップ搭載工程
断面図である。
FIG. 5 is a sectional view showing an IC chip mounting process according to a fourth embodiment of the present invention.

【図6】従来のICチップ搭載工程断面図である。FIG. 6 is a sectional view of a conventional IC chip mounting process.

【符号の説明】[Explanation of symbols]

11,21,31,41 基板(回路基板) 12,22,32,42 ダイボンペースト(熱硬化
性樹脂) 13,23,33,43 ICチップ(半導体素子) 14,24,34,44 ダイボンコレット(パルス
ヒートコレット) 14A 直流電源(パルスヒート電源) 14B 真空吸着可能な開口部 15,26,36,47 オーブン又はリフロー炉
(加熱炉) 20 トレイ(ダイボンペースト溜め) 25,35 ステージヒータ 37 シリンジ 38 ダイボンペースト供給ステージ 45 ノズル 46 ホットエアー
11, 21, 31, 41 Substrate (circuit board) 12, 22, 32, 42 Die bond paste (thermosetting resin) 13, 23, 33, 43 IC chip (semiconductor element) 14, 24, 34, 44 Die bond collet ( Pulse heat collet) 14A DC power supply (pulse heat power supply) 14B Vacuum adsorbable opening 15, 26, 36, 47 Oven or reflow furnace (heating furnace) 20 Tray (die-bon paste reservoir) 25, 35 Stage heater 37 Syringe 38 Die-bon Paste supply stage 45 Nozzle 46 Hot air

フロントページの続き (72)発明者 北山 憂子 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内Continuation of the front page (72) Inventor Yuko Kitayama 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子の実装方法において、(a)
半導体素子を真空吸着し、コレットの押圧で基板上へ熱
硬化性接着剤を用いて半導体素子をダイボンディングす
るとともに、加熱手段で前記熱硬化性接着剤を半硬化状
態にする工程と、(b)前記半導体素子が搭載された基
板を加熱炉に移し、前記熱硬化性接着剤を硬化する工程
とを施すことを特徴とする半導体素子の実装方法。
1. A method for mounting a semiconductor device, comprising:
(B) vacuum-adsorbing the semiconductor element, die-bonding the semiconductor element onto the substrate by pressing a collet using a thermosetting adhesive, and bringing the thermosetting adhesive into a semi-cured state by heating means; A) transferring the substrate on which the semiconductor element is mounted to a heating furnace and curing the thermosetting adhesive.
【請求項2】 請求項1記載の半導体素子の実装方法に
おいて、前記加熱手段は、加熱する機構を有するコレッ
トであり、予め半導体素子を加熱することを特徴とする
半導体素子の実装方法。
2. The method according to claim 1, wherein the heating means is a collet having a heating mechanism, and the semiconductor element is heated in advance.
【請求項3】 請求項1記載の半導体素子の実装方法に
おいて、前記加熱手段は、加熱されたステージであり、
前記半導体素子に予め付着されている熱硬化性接着剤を
加熱することを特徴とする半導体素子の実装方法。
3. The method of mounting a semiconductor device according to claim 1, wherein the heating unit is a heated stage.
A method for mounting a semiconductor element, comprising heating a thermosetting adhesive previously attached to the semiconductor element.
【請求項4】 請求項1記載の半導体素子の実装方法に
おいて、前記加熱手段は、前記ダイボンディング部を外
部より加熱するホットエアーであり、前記半導体素子に
予め付着されている前記熱硬化性接着剤を加熱すること
を特徴とする半導体素子の実装方法。
4. The method of mounting a semiconductor device according to claim 1, wherein said heating means is hot air for externally heating said die bonding portion, and said thermosetting adhesive previously attached to said semiconductor device. A method for mounting a semiconductor element, comprising heating an agent.
【請求項5】 請求項3又は4記載の半導体素子の実装
方法において、前記半導体素子にはトレイに溜められた
熱硬化性接着剤を付着させることを特徴とする半導体素
子の実装方法。
5. The method of mounting a semiconductor device according to claim 3, wherein a thermosetting adhesive stored in a tray is attached to the semiconductor device.
【請求項6】 請求項3又は4記載の半導体素子の実装
方法において、ダイボンペースト供給ステージ上に熱硬
化性接着剤を一定量排出させ、供給量と供給位置を制御
し、前記半導体素子に前記熱硬化性接着剤を付着させる
ことを特徴とする半導体素子の実装方法。
6. The method for mounting a semiconductor device according to claim 3, wherein a fixed amount of the thermosetting adhesive is discharged onto a die-bon paste supply stage, and a supply amount and a supply position are controlled. A method for mounting a semiconductor element, comprising attaching a thermosetting adhesive.
【請求項7】 半導体素子の実装装置において、(a)
半導体素子の真空吸着手段及び加熱手段を有するコレッ
トと、(b)熱硬化性接着剤が形成される半導体素子の
ステージとを具備することを特徴とする半導体素子の実
装装置。
7. An apparatus for mounting a semiconductor element, comprising:
A semiconductor device mounting apparatus comprising: a collet having vacuum suction means and heating means for a semiconductor element; and (b) a semiconductor element stage on which a thermosetting adhesive is formed.
【請求項8】 請求項7記載の半導体素子の実装装置に
おいて、前記コレットはパルスヒート電源に接続される
パルスヒートコレットであることを特徴とする半導体素
子の実装装置。
8. The semiconductor device mounting apparatus according to claim 7, wherein the collet is a pulse heat collet connected to a pulse heat power supply.
【請求項9】 半導体素子の実装装置において、(a)
半導体素子の真空吸着手段を具備するコレットと、
(b)該コレットに吸着された半導体素子に熱硬化性接
着剤を供給する手段と、(c)コンスタントヒート上に
配置される半導体素子のステージとを具備することを特
徴とする半導体素子の実装装置。
9. A semiconductor device mounting apparatus comprising:
A collet comprising vacuum suction means for a semiconductor element,
(B) means for supplying a thermosetting adhesive to the semiconductor element adsorbed by the collet; and (c) a semiconductor element stage arranged on constant heat. apparatus.
【請求項10】 半導体素子の実装装置において、
(a)半導体素子の真空吸着手段を具備するコレット
と、(b)該コレットに吸着された半導体素子に熱硬化
性接着剤を供給する手段と、(c)初期のダイボンディ
ング時にホットエアーを吹き出すエアー供給部とダイボ
ンディング部を加熱するノズルを具備することを特徴と
する半導体素子の実装装置。
10. In a semiconductor device mounting apparatus,
(A) a collet provided with a vacuum suction means for the semiconductor element; (b) a means for supplying a thermosetting adhesive to the semiconductor element adsorbed by the collet; and (c) hot air blowing at the time of initial die bonding. An apparatus for mounting a semiconductor element, comprising: a nozzle for heating an air supply unit and a die bonding unit.
JP5160198A 1998-03-04 1998-03-04 Mounting device for semiconductor element and mounting method therefor Withdrawn JPH11251335A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5160198A JPH11251335A (en) 1998-03-04 1998-03-04 Mounting device for semiconductor element and mounting method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5160198A JPH11251335A (en) 1998-03-04 1998-03-04 Mounting device for semiconductor element and mounting method therefor

Publications (1)

Publication Number Publication Date
JPH11251335A true JPH11251335A (en) 1999-09-17

Family

ID=12891431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5160198A Withdrawn JPH11251335A (en) 1998-03-04 1998-03-04 Mounting device for semiconductor element and mounting method therefor

Country Status (1)

Country Link
JP (1) JPH11251335A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158390A (en) * 2000-11-21 2002-05-31 Sharp Corp Semiconductor laser device and manufacturing method thereof
JP2004186707A (en) * 2004-03-16 2004-07-02 Renesas Technology Corp Method of manufacturing semiconductor device
WO2007099759A1 (en) * 2006-02-28 2007-09-07 Matsushita Electric Industrial Co., Ltd. Method of bonding part, method of stacking part, and structure including part bonded
EP1610359A3 (en) * 2004-06-24 2008-03-19 Sharp Kabushiki Kaisha Bonding apparatus, bonding method, and method for manufacturing semiconductor device
JP2010003962A (en) * 2008-06-23 2010-01-07 Denso Corp Apparatus and method for manufacturing electronic component
JP2014120496A (en) * 2012-12-13 2014-06-30 Mitsubishi Electric Corp Die bonding apparatus, method of manufacturing semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158390A (en) * 2000-11-21 2002-05-31 Sharp Corp Semiconductor laser device and manufacturing method thereof
JP2004186707A (en) * 2004-03-16 2004-07-02 Renesas Technology Corp Method of manufacturing semiconductor device
EP1610359A3 (en) * 2004-06-24 2008-03-19 Sharp Kabushiki Kaisha Bonding apparatus, bonding method, and method for manufacturing semiconductor device
WO2007099759A1 (en) * 2006-02-28 2007-09-07 Matsushita Electric Industrial Co., Ltd. Method of bonding part, method of stacking part, and structure including part bonded
JP2007234713A (en) * 2006-02-28 2007-09-13 Matsushita Electric Ind Co Ltd Component bonding method, and component laminating method
US8614118B2 (en) 2006-02-28 2013-12-24 Panasonic Corporation Component bonding method, component laminating method and bonded component structure
JP2010003962A (en) * 2008-06-23 2010-01-07 Denso Corp Apparatus and method for manufacturing electronic component
JP2014120496A (en) * 2012-12-13 2014-06-30 Mitsubishi Electric Corp Die bonding apparatus, method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US5308429A (en) System for bonding a heatsink to a semiconductor chip package
JPH04348540A (en) Flip chip bonder
US5628111A (en) Methods of fabricating of semiconductor package and mounting of semiconductor device
US20050011934A1 (en) Apparatus and method for bonding electronic component, circuit board, and electronic component mounting apparatus
JP3011694B2 (en) Die bonding equipment
JP2005303180A (en) Device and method for mounting electronic component
JP3303832B2 (en) Flip chip bonder
JPH11251335A (en) Mounting device for semiconductor element and mounting method therefor
US5817542A (en) Method for bonding electronic components
JP3857949B2 (en) Electronic component mounting equipment
KR20060085523A (en) Packaging apparatus of high-power led using laser
CN111344849A (en) Packaging device
JP2002368023A (en) Method of manufacturing semiconductor device
CN113436988A (en) Chip mounting device, peeling jig, and method for manufacturing semiconductor device
JP2021153176A (en) Die bonding device, peeling jig and manufacturing method of semiconductor device
JP2003297879A (en) Semiconductor chip press-fixing device
JP3261981B2 (en) Bonding method and bonding structure for work with bump
KR101126758B1 (en) Stack die bonding method
JPH065652A (en) Wire bonding device
JP4138640B2 (en) Die bonding apparatus and die bonding method
JP7023700B2 (en) Mounting device and mounting method
EP0687000A1 (en) Method for bonding integrated circuit chips to substrates
JP3902037B2 (en) Manufacturing method of semiconductor device
JP2002118149A (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
JP3393708B2 (en) Semiconductor package manufacturing method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050510