JPH1097340A - Portable information unit - Google Patents

Portable information unit

Info

Publication number
JPH1097340A
JPH1097340A JP8250555A JP25055596A JPH1097340A JP H1097340 A JPH1097340 A JP H1097340A JP 8250555 A JP8250555 A JP 8250555A JP 25055596 A JP25055596 A JP 25055596A JP H1097340 A JPH1097340 A JP H1097340A
Authority
JP
Japan
Prior art keywords
clock
cpu
signal
generating
generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8250555A
Other languages
Japanese (ja)
Inventor
Akira Niimi
晃 新美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Computer Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Computer Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Computer Engineering Corp filed Critical Toshiba Corp
Priority to JP8250555A priority Critical patent/JPH1097340A/en
Publication of JPH1097340A publication Critical patent/JPH1097340A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To significantly reduce the power consumption of a portable information unit where the power is always supplied to a CPU by controlling the supply of clocks to a CPU. SOLUTION: In regard to a portable information unit where the power is always supplied to a CPU 1, a clock control part 3 starts to transmit a signal to show the stop of supply of clocks to an oscillation circuit 2 when a power switch 4 is turned off. At the same time, the part 3 starts to transmit a signal to reset the CPU 1 in order to reduce the power consumption by keeping the CPU 1 in a static state. When the switch 4 is turned on, the part 3 ends the transmission of a clock stop signal to the circuit 2 and then ends the transmission of a reset signal to the CPU 1 when a prescribed period passed from the end of the transmission of the clock stop signal. Thus, it is possible to prevent such a case where the CPU 1 is operated in an unstable state that is caused right after the circuit 2 started the generation of clocks.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、電源からの電力
が常時CPUに供給されるタイプの携帯型情報機器に係
り、特に消費電力の低減のためにCPUに対するクロッ
クの供給を制御する機能を有する携帯型情報機器に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a portable information device in which power from a power supply is constantly supplied to a CPU, and more particularly to a function of controlling a clock supply to the CPU in order to reduce power consumption. The present invention relates to a portable information device.

【0002】[0002]

【従来の技術】近年、携行が容易でバッテリによって動
作可能な携帯型情報機器が種々開発されている。そし
て、この種の携帯型情報機器の中には、電源スイッチを
オンにしたときに、メモリの内容を電源スイッチをオフ
にした直前の状態に復元するために(たとえば作成中で
あった文書を復元するなど)、電源を、電源スイッチの
状態などに関わらずに常時電力を供給し続けるバックア
ップ系と、電源スイッチがオンのときにのみ電力を供給
し続ける非バックアップ系の2系統設けて、メモリなど
の一部のデバイスにはバックアップ系の電源から電力を
供給するなどといった構成をもつものが存在する。
2. Description of the Related Art In recent years, various portable information devices which are easy to carry and can be operated by a battery have been developed. Some portable information devices of this type are designed to restore the contents of the memory to the state immediately before the power switch was turned off when the power switch was turned on (for example, to copy a document that was being created). Restoration, etc.), and a backup system that continuously supplies power regardless of the state of the power switch, and a non-backup system that continuously supplies power only when the power switch is turned on. Some devices have a configuration such as supplying power from a backup power supply.

【0003】しかしながら、このように電源を2系統設
けることになると、電源回路が大きくなってしまうため
に、機器本体の小型化や低コスト化が要求される情報機
器には適用が困難であるといった問題があった。
However, if two power supplies are provided in this manner, the power supply circuit becomes large, so that it is difficult to apply the present invention to information equipment that requires a reduction in the size and cost of the equipment body. There was a problem.

【0004】また、電源スイッチがオフとなったとき
に、メモリの内容をハードディスク装置などの不揮発性
の記憶素子に退避しておき、電源スイッチがオンとなっ
たときに、その不揮発性の記憶素子に退避しておいたデ
ータをメモリに書き戻すなどといった動作を行なうもの
も存在する。
When the power switch is turned off, the contents of the memory are saved in a nonvolatile storage element such as a hard disk drive, and when the power switch is turned on, the nonvolatile storage element is saved. Some operations perform operations such as writing back the data saved in the memory to the memory.

【0005】しかしながら、このような制御は複雑なも
のであるため、やはり低コスト化が要求される情報機器
では適用することが困難であるといった問題があった。
そこで最近では、電源スイッチがオフになったときに、
たとえば表示装置などといった、直接ユーザの目に触れ
るデバイスをあたかも電源がオフとなったかのように駆
動して、CPUやメモリなどには常時電源からの電力を
供給し続けるといった構成をもつことにより、複数系統
の電源回路や複雑な制御を必要とすることなく、電源ス
イッチをオンにしたときに、メモリの内容を電源スイッ
チをオフにした直前の状態に復元する携帯型情報機器も
登場してきている。
However, since such control is complicated, there is a problem that it is difficult to apply it to information equipment which also requires low cost.
So recently, when the power switch was turned off,
For example, a device such as a display device, which is directly visible to the user, is driven as if the power was turned off, and a CPU or a memory is continuously supplied with power from a power source. Portable information devices that restore the contents of the memory to the state immediately before the power switch was turned off when the power switch was turned on without the need for a system power supply circuit or complicated control have appeared.

【0006】[0006]

【課題が解決しようとする課題】このように、従来の携
帯型情報機器の中には、複数系統の電源回路や複雑な制
御を必要とすることなく、電源スイッチをオンにしたと
きに、メモリの内容を電源スイッチをオフにした直前の
状態に復元するために、電源スイッチの状態などに関わ
らず、CPUやメモリなどに常時電源からの電力を供給
し続けるといったものが存在する。しかしながら、この
タイプの携帯型情報機器では、CPUに対して常時電力
を供給し続けるために、無駄に消費されるCPUの電力
が大きくなってしまうといった問題があった。
As described above, some conventional portable information devices require a memory when a power switch is turned on without requiring a plurality of power supply circuits and complicated control. In order to restore the contents to the state immediately before the power switch was turned off, there is an apparatus that always supplies power from a power supply to a CPU, a memory, and the like regardless of the state of the power switch. However, in this type of portable information device, there is a problem that the power that is wasted is increased because the power is continuously supplied to the CPU.

【0007】この発明は、このような実情に鑑みてなさ
れたものであり、電源からの電力が常時CPUに供給さ
れるタイプの携帯型情報機器において、CPUに対する
クロックの供給を制御することによって、CPUの消費
電力を大幅に低減する携帯型情報機器を提供することを
目的とする。
The present invention has been made in view of such circumstances, and in a portable information device of a type in which power from a power supply is always supplied to a CPU, by controlling supply of a clock to the CPU, It is an object of the present invention to provide a portable information device in which power consumption of a CPU is significantly reduced.

【0008】[0008]

【発明を解決するための手段】この発明の第1の携帯型
情報機器は、電源からの電力が常時CPUに供給される
携帯型情報機器であって、電源スイッチと、前記CPU
に供給するクロックを生成する発振回路と、前記発振回
路のクロック生成を停止させるためのクロック停止信号
を発生するクロック停止信号発生手段と、前記CPUを
リセットするためのリセット信号を発生するリセット信
号発生手段と、前記電源スイッチがオフされたときに、
前記クロック停止信号発生手段にクロック停止信号の発
生を開始させるとともに、前記リセット信号発生手段に
リセット信号の発生を開始させる第1のクロック制御手
段と、前記電源スイッチがオンされたときに、前記クロ
ック停止信号発生手段にクロック停止信号の発生を終了
させ、その終了から予め定められた期間が経過した後
に、前記リセット信号発生手段にリセット信号の発生を
終了させる第2のクロック制御手段とを具備してなるこ
とを特徴とする。
A first portable information device according to the present invention is a portable information device in which electric power from a power supply is constantly supplied to a CPU, comprising a power switch and the CPU.
An oscillation circuit for generating a clock to be supplied to the CPU, a clock stop signal generating means for generating a clock stop signal for stopping the clock generation of the oscillator circuit, and a reset signal generation for generating a reset signal for resetting the CPU Means, when the power switch is turned off,
First clock control means for causing the clock stop signal generation means to start generating a clock stop signal and causing the reset signal generation means to start generating a reset signal; and Second clock control means for causing the stop signal generation means to stop generating the clock stop signal, and after a predetermined period has elapsed from the end, causing the reset signal generation means to stop generating the reset signal. It is characterized by becoming.

【0009】この発明の第1の携帯型情報機器において
は、電源スイッチがオフとなったときに、クロックの生
成を停止するとともに、CPUに対してリセット信号の
供給を開始する。CPUは、CMOS(Complem
entary Metal−Oxide Semico
nductor)方式で作成されたものを使用してお
り、このCMOSは、静止状態での消費電力が非常に小
さいという特徴をもつ。したがって、CPUに電力を常
時供給し続けるといった構成であっても、電源スイッチ
がオフとなったときに、CPUに供給されるクロックの
生成を停止することによって、消費電力の大幅な低減を
実現することが可能となる。同時に、発振回路そのもの
の消費電力も大幅に提言することが可能となる。
In the first portable information device of the present invention, when the power switch is turned off, the generation of the clock is stopped and the supply of the reset signal to the CPU is started. The CPU is a CMOS (Complete)
entry Metal-Oxide Semico
The CMOS has a feature that the power consumption in a stationary state is extremely small. Therefore, even when the power supply is continuously supplied to the CPU, the generation of the clock supplied to the CPU is stopped when the power switch is turned off, thereby achieving a great reduction in power consumption. It becomes possible. At the same time, it is possible to greatly suggest the power consumption of the oscillation circuit itself.

【0010】一方、電源スイッチがオンとなったときに
は、クロック生成を開始させ、その開始から予め定めら
れた期間経過後にリセット信号の供給を終了させる。発
振回路がクロックを生成し始めてから安定したクロック
を提供するまでにはある程度の時間を要する。すなわ
ち、クロック生成の開始後、所定の期間リセット信号の
供給終了を待機させることによって、不安定な状態のク
ロックでCPUを動作させることがなく、誤動作などを
引き起こすことを防止できる。
On the other hand, when the power switch is turned on, the clock generation is started, and the supply of the reset signal is terminated after a lapse of a predetermined period from the start. It takes a certain amount of time from when the oscillation circuit starts generating a clock to when a stable clock is provided. That is, by waiting for the end of the supply of the reset signal for a predetermined period after the start of the clock generation, it is possible to prevent the CPU from operating with the clock in an unstable state and to prevent a malfunction or the like.

【0011】また、このリセット信号のCPUへの供給
を、電源スイッチがオフとなったときに開始するのでは
なく、電源スイッチがオンとなったときに開始すること
も有効である。すなわち、クロック生成の開始と同期さ
せてリセット信号のCPUへの供給を開始させれば、前
述と同様に不安定な状態のクロックによるCPUの誤動
作を防止することが可能となる。さらに、このクロック
生成を開始してからCPUへのリセット信号の供給終了
までの期間をレジスタなどによって設定可能とすること
が好ましい。これにより、CPUの仕様の違いなどを吸
収することが可能となるために、適用範囲を拡大するこ
とができるからである。なお、この期間は、固定で設定
されるものであってもよいし、ユーティリティプログラ
ムなどによって設定されるものであってもよい。
It is also effective to start the supply of the reset signal to the CPU not when the power switch is turned off but when the power switch is turned on. That is, if the supply of the reset signal to the CPU is started in synchronization with the start of the clock generation, the malfunction of the CPU due to the unstable clock can be prevented as described above. Further, it is preferable that a period from the start of the clock generation to the end of the supply of the reset signal to the CPU can be set by a register or the like. This is because it is possible to absorb differences in the specifications of the CPU and the like, so that the applicable range can be expanded. Note that this period may be fixedly set or may be set by a utility program or the like.

【0012】また、この発明の第2の携帯型情報機器
は、電源からの電力が常時CPUに供給される携帯型情
報機器であって、電源スイッチと、前記CPUに供給す
るクロックを生成する発振回路と、前記CPUと発振回
路との間に介在して設けられ、外部入力される制御信号
に応答して前記発振回路が生成したクロックの前記CP
Uへの供給/遮断を切り替える論理ゲートと、前記電源
スイッチがオフされたときに、前記論理ゲートにクロッ
クの遮断を指示する制御信号を入力し、前記電源スイッ
チがオンされたときに、前記論理ゲートにクロックの供
給を指示する制御信号を入力するクロック制御手段とを
具備してなることを特徴とする。
A second portable information device according to the present invention is a portable information device in which power from a power supply is constantly supplied to a CPU, and includes a power switch and an oscillator for generating a clock supplied to the CPU. Circuit, and the CP of a clock generated by the oscillation circuit in response to an externally input control signal, provided between the CPU and the oscillation circuit.
A logic gate for switching between supply and cutoff to the U, and a control signal for instructing a cutoff of a clock to the logic gate when the power switch is turned off, and the logic when the power switch is turned on. Clock control means for inputting a control signal for instructing clock supply to the gate.

【0013】この発明の第2の携帯型情報機器において
は、電源スイッチがオフとなったときに、前述した第1
の発明の携帯型情報機器と比較して、クロックの生成を
停止する代わりに、発振回路とCPUとの間に介在する
論理ゲートを制御することにより、CPUへのクロック
の供給を遮断する。この場合も前述と同様にCPUを静
止状態とすることができるため、その消費電力を大幅に
低減することが可能となる。一方、クロックの生成は継
続されているために、論理ゲートを制御することによっ
てCPUへのクロックの供給を開始したとき(電源スイ
ッチがオンとなったとき)には、即座に安定したクロッ
クが供給されることになる。したがって、電源スイッチ
をオンとしたときにCPUをリセットするかどうかレジ
スタなどで設定可能としておけば、その設定によって
は、電源スイッチをオフとしたときに実行中であった処
理を継続するなどといったことがさらに可能となる。
According to the second portable information device of the present invention, when the power switch is turned off, the first portable information device described above is used.
As compared with the portable information device of the invention, the supply of the clock to the CPU is cut off by controlling the logic gate interposed between the oscillation circuit and the CPU instead of stopping the generation of the clock. In this case as well, the CPU can be brought into a stationary state as described above, so that the power consumption can be significantly reduced. On the other hand, since the clock generation is continued, when the clock supply to the CPU is started by controlling the logic gate (when the power switch is turned on), the stable clock is supplied immediately. Will be done. Therefore, if it is possible to set whether to reset the CPU when the power switch is turned on by using a register or the like, depending on the setting, the processing that was being executed when the power switch was turned off may be continued. Is further possible.

【0014】また、この発明の第3の携帯型情報機器
は、電源からの電力が常時CPUに供給される携帯型情
報機器であって、電源スイッチと、前記CPUに供給す
るクロックを生成する発振回路と、前記発振回路のクロ
ック生成を停止させるためのクロック停止信号を発生す
るクロック停止信号発生手段と、前記CPUと発振回路
との間に介在して設けられ、外部入力される制御信号に
応答して前記発振回路が生成したクロックの前記CPU
への供給/遮断を切り替える論理ゲートと、前記電源ス
イッチがオフされたときに、前記クロック停止信号発生
手段にクロック停止信号の発生を開始させるとともに、
前記論理ゲートにクロックの遮断を指示する制御信号を
入力する第1のクロック制御手段と、前記電源スイッチ
がオンされたときに、前記クロック停止信号発生手段に
クロック停止信号の発生を終了させ、その終了から予め
定められた期間が経過した後に、前記論理ゲートにクロ
ックの供給を指示する制御信号を入力する第2のクロッ
ク制御手段とを具備してなることを特徴とする。
A third portable information device according to the present invention is a portable information device in which power from a power supply is constantly supplied to a CPU, and includes a power switch and an oscillator for generating a clock supplied to the CPU. A clock stop signal generating means for generating a clock stop signal for stopping clock generation of the oscillator circuit; and a clock stop signal generating means interposed between the CPU and the oscillator circuit for responding to an externally input control signal. The CPU of the clock generated by the oscillation circuit
A logic gate for switching supply / interruption to the power supply, and, when the power switch is turned off, causing the clock stop signal generating means to start generating a clock stop signal.
First clock control means for inputting a control signal for instructing a cutoff of a clock to the logic gate; and when the power switch is turned on, the clock stop signal generation means causes the clock stop signal generation means to stop generating a clock stop signal. And a second clock control means for inputting a control signal for instructing the logic gate to supply a clock after a predetermined period has elapsed from the end.

【0015】この発明の第3の携帯型情報機器において
は、電源スイッチがオフとなったときに、クロックの生
成を停止するとともに、CPUへのクロックの供給を遮
断するように発振回路とCPUとの間に介在する論理ゲ
ートを制御する。一方、電源スイッチがオンとなったと
きには、クロック生成を開始させ、その開始から予め定
められた期間経過後に、論理ゲートを制御することによ
ってCPUへのクロックの供給を開始する。すなわち、
CPUには安定したクロックのみが供給されることにな
り、かつ、電源スイッチがオフのときに発振回路のクロ
ック生成を停止する分だけ第2の発明の携帯型情報機器
よりもさらに大幅な消費電力の低減を実現でき、さら
に、電源スイッチをオフとしたときに実行中であった処
理を継続することも可能とする。
In the third portable information device of the present invention, when the power switch is turned off, the generation of the clock is stopped and the supply of the clock to the CPU is cut off by the oscillation circuit and the CPU. To control the logic gate intervening between them. On the other hand, when the power switch is turned on, the clock generation is started, and after a lapse of a predetermined period from the start, the supply of the clock to the CPU is started by controlling the logic gate. That is,
Only a stable clock is supplied to the CPU, and the power consumption is much larger than that of the portable information device of the second invention because the clock generation of the oscillation circuit is stopped when the power switch is off. , And the processing that was being performed when the power switch was turned off can be continued.

【0016】[0016]

【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態を説明する。 (第1実施形態)まず、この発明の第1の実施形態を説
明する。図1には、本実施形態に係る携帯型情報機器の
概略構成の一部が示されている。
Embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) First, a first embodiment of the present invention will be described. FIG. 1 shows a part of a schematic configuration of a portable information device according to the present embodiment.

【0017】本実施形態の携帯型情報機器に搭載される
CPU1は、電源スイッチ4の状態(オン/オフ)に関
わらず、電源からの電力が常時供給されており、発振回
路2が生成するクロックの供給を受けて動作する。ま
た、このCPU1は、クロック制御部3からリセット信
号が送信された後、その送信が終了したときに、内部状
態などを初期化するリセット処理を実行する。発振回路
2は、CPU1が動作するためのクロックを生成する
が、クロック制御部3からクロック生成の停止を指示す
る制御信号(クロック停止信号)が入力されているとき
は、そのクロックの生成が停止されるように構成されて
いる。また、クロック制御部3は、電源スイッチ4の操
作に応答して以下に示すようにCPU1および発振回路
2に制御信号を送信する。 (1)電源スイッチがオフされたとき 発振回路2に対するクロック停止信号の送信を開始する
とともに、CPU1に対するリセット信号の送信を開始
する。 (2)電源スイッチがオンされたとき 発振回路2に対するクロック停止信号の送信を終了し、
その終了から予め定められた期間が経過した後に、CP
U1に対するリセット信号の送信を終了する。
The CPU 1 mounted on the portable information device of the present embodiment is always supplied with power from a power source irrespective of the state (on / off) of the power switch 4 and the clock generated by the oscillation circuit 2 It operates by receiving the supply of. Further, after the reset signal is transmitted from the clock control unit 3, the CPU 1 executes a reset process for initializing an internal state or the like when the transmission is completed. The oscillation circuit 2 generates a clock for operating the CPU 1, but when a control signal (clock stop signal) instructing to stop the clock generation is input from the clock control unit 3, the generation of the clock is stopped. It is configured to be. Further, the clock control unit 3 transmits a control signal to the CPU 1 and the oscillation circuit 2 as described below in response to the operation of the power switch 4. (1) When the power switch is turned off The transmission of the clock stop signal to the oscillation circuit 2 is started, and the transmission of the reset signal to the CPU 1 is started. (2) When the power switch is turned on The transmission of the clock stop signal to the oscillation circuit 2 ends,
After a predetermined period has elapsed from the end, the CP
The transmission of the reset signal to U1 ends.

【0018】また、メモリ5も、CPU1と同様に、電
源からの電力が常時供給されており、電源スイッチ4が
オフの間も、たとえば作成中の文書などといった各種デ
ータを保持し続ける。
Similarly to the CPU 1, the memory 5 is always supplied with power from a power supply, and keeps holding various data such as a document being created even while the power switch 4 is off.

【0019】図2には、本実施形態の電源スイッチ
(a)、クロック(b)およびリセット信号(c)相互
間の関連が示されている。図2に示したように、電源ス
イッチ4がオフされたとき(図2の(1))、クロック
制御部3が発振回路2に対するクロック停止信号の送信
を開始することにより、クロックの生成は停止する。C
PU1は、CMOSで作成されるため、クロックの供給
を受けない静止状態での消費電力は非常に小さい。した
がって、CPU1に電力を常時供給し続ける構成であっ
ても、電源スイッチ4がオフとなっている間の消費電力
を大幅に低減することが可能となる。なお、このときク
ロック制御部3は、CPU1に対するリセット信号の送
信も開始する。
FIG. 2 shows the relationship between the power switch (a), the clock (b) and the reset signal (c) of the present embodiment. As shown in FIG. 2, when the power switch 4 is turned off ((1) in FIG. 2), the clock control unit 3 starts transmitting a clock stop signal to the oscillation circuit 2, thereby stopping the generation of the clock. I do. C
Since the PU1 is made of CMOS, the power consumption in the stationary state where no clock is supplied is very small. Therefore, even when the power is constantly supplied to the CPU 1, the power consumption while the power switch 4 is off can be significantly reduced. At this time, the clock control unit 3 also starts transmitting a reset signal to the CPU 1.

【0020】一方、電源スイッチ4がオンされたときに
は(図2の(2))、クロック制御部3が発振回路2に
対するクロック停止信号の送信を終了することにより、
クロックの生成が再開される。そして、その後、予め定
められた期間が経過したときに(図2の(3))、クロ
ック制御部3がCPU1に対するリセット信号の送信を
終了することにより、CPU1は、内部状態などを初期
化する処理の実行を開始する。発振回路2がクロックを
生成し始めてからしばらくの間は、不安定な状態のクロ
ックが生成されて出力されることになる。そこで、本実
施形態の携帯型情報機器では、クロック制御部3が、ク
ロック生成の開始後、所定の期間、リセット信号の供給
終了を待機させることによって、不安定な状態のクロッ
クでCPU1を動作させることを防止する。このリセッ
ト信号の供給終了を待機させる期間は、たとえばクロッ
ク制御部3が備える(あるいは参照可能な)レジスタな
どによって設定されるものである。したがって、CPU
1や発振回路2の種別、およびこれらの設置状態などに
応じて、常に適切な作業環境を得ることができるように
なっている。
On the other hand, when the power switch 4 is turned on ((2) in FIG. 2), the clock control unit 3 terminates the transmission of the clock stop signal to the oscillation circuit 2 so that
Clock generation is resumed. After that, when a predetermined period has elapsed ((3) in FIG. 2), the clock control unit 3 terminates the transmission of the reset signal to the CPU 1, so that the CPU 1 initializes the internal state and the like. Start execution of the process. For a while after the oscillation circuit 2 starts generating the clock, an unstable clock is generated and output. Therefore, in the portable information device of the present embodiment, the clock control unit 3 causes the CPU 1 to operate with the clock in an unstable state by making the supply of the reset signal wait for a predetermined period after the start of the clock generation. To prevent that. The period during which the supply of the reset signal is waited is set, for example, by a register or the like provided in the clock control unit 3 (or can be referred to). Therefore, CPU
An appropriate working environment can always be obtained in accordance with the type of the oscillator 1 and the oscillation circuit 2 and the installation state thereof.

【0021】このように、CPUに供給するクロックの
生成を制御することにより、電源からの電力が常時CP
Uに供給されるタイプの携帯型情報機器において、CP
Uが無駄に消費する電力を大幅に低減することが実現さ
れる。
By controlling the generation of the clock to be supplied to the CPU, the power from the power
In a portable information device of the type supplied to U,
It is realized that the power that U wastes wastefully is significantly reduced.

【0022】なお、このリセット信号の送信開始のタイ
ミングを、電源スイッチがオンされたときとしても、同
様の効果を得ることができる。図3には、このときの電
源スイッチ(a)、クロック(b)およびリセット信号
(c)相互間の関連が示されている。
Note that the same effect can be obtained even when the transmission start timing of the reset signal is set when the power switch is turned on. FIG. 3 shows the relationship among the power switch (a), clock (b) and reset signal (c) at this time.

【0023】すなわち、電源スイッチ4がオンされたと
きに(図3の(1))、クロック制御部3が発振回路2
に対するクロック停止信号の送信を終了することによ
り、クロックの生成が再開されるが、そのとき同時に、
クロック制御部3は、CPU1に対するリセット信号の
送信も開始する。そして、その後、クロック制御部3が
予め定められた期間が経過したときに(図3の
(2))、CPU1に対するリセット信号の送信を終了
することにより、CPU1は、内部状態などを初期化す
る処理の実行を開始する。
That is, when the power switch 4 is turned on ((1) in FIG. 3), the clock control unit 3
The clock generation is resumed by ending the transmission of the clock stop signal to
The clock control unit 3 also starts transmitting a reset signal to the CPU 1. After that, when the clock control unit 3 elapses a predetermined period ((2) in FIG. 3), the CPU 1 terminates the transmission of the reset signal to the CPU 1, thereby initializing the internal state and the like. Start execution of the process.

【0024】これにより、CPU1は発振回路2が生成
するクロックが安定するまで処理を開始しないため、前
述と同様に不安定な状態のクロックで動作することによ
る誤動作などを防止することが可能となる。
As a result, the CPU 1 does not start processing until the clock generated by the oscillation circuit 2 is stabilized, so that it is possible to prevent malfunction due to operation with an unstable clock as described above. .

【0025】(第2実施形態)次に、この発明の第2の
実施形態を説明する。図4には、本実施形態に係る携帯
型情報機器の概略構成の一部が示されている。
(Second Embodiment) Next, a second embodiment of the present invention will be described. FIG. 4 shows a part of a schematic configuration of the portable information device according to the present embodiment.

【0026】本実施形態の携帯型情報機器は、図1に示
した第1実施形態の携帯型情報機器の構成と比較して、
CPU1と発振回路2との間に論理ゲート6を介在させ
た点で相違する。また、第1実施形態の携帯型情報機器
では、クロック制御部3と発振回路2との間に制御信号
線が敷設されていたが、本実施形態の携帯型情報機器で
は、それに代わり、クロック制御部3と論理ゲート6と
の間に制御信号線が敷設される。
The portable information device of the present embodiment differs from the portable information device of the first embodiment shown in FIG.
The difference is that a logic gate 6 is interposed between the CPU 1 and the oscillation circuit 2. In the portable information device of the first embodiment, a control signal line is laid between the clock control unit 3 and the oscillation circuit 2. However, in the portable information device of the present embodiment, a clock control is performed instead. A control signal line is laid between the unit 3 and the logic gate 6.

【0027】すなわち、本実施形態の発振回路2は、C
PU1が動作するためのクロックを常時生成し続けてお
り、論理ゲート6が、クロック制御部3から入力される
制御信号に応答して、この発振回路2の生成したクロッ
クのCPU1への供給/遮断を切り替える。したがっ
て、本実施形態のクロック制御部3は、電源スイッチ4
の操作に応答して以下に示すようにCPU1および論理
ゲート6に制御信号を送信する。 (1)電源スイッチがオフされたとき 論理ゲート6にクロックの遮断を指示する制御信号を送
信するとともに、CPU1に対するリセット信号の送信
を開始する。 (2)電源スイッチがオンされたとき 論理ゲート6にクロックの供給を指示する制御信号を送
信するとともに、CPU1に対するリセット信号の送信
を終了する。
That is, the oscillation circuit 2 according to the present embodiment
The clock for operating the PU 1 is constantly generated, and the logic gate 6 supplies / cuts off the clock generated by the oscillation circuit 2 to the CPU 1 in response to the control signal input from the clock control unit 3. Switch. Therefore, the clock control unit 3 of the present embodiment includes the power switch 4
In response to the above operation, a control signal is transmitted to the CPU 1 and the logic gate 6 as described below. (1) When the power switch is turned off A control signal for instructing a cutoff of a clock is transmitted to the logic gate 6 and a transmission of a reset signal to the CPU 1 is started. (2) When the power switch is turned on: A control signal for instructing the supply of the clock to the logic gate 6 is transmitted, and the transmission of the reset signal to the CPU 1 is terminated.

【0028】これにより、第1実施形態と同様、電源ス
イッチ4がオフとなっている間はCPU1へのクロック
の供給を遮断することができ、CPU1が無駄に消費す
る電力を大幅に低減することが可能となる。
As a result, as in the first embodiment, the supply of the clock to the CPU 1 can be cut off while the power switch 4 is turned off, and the power consumed by the CPU 1 wastefully can be greatly reduced. Becomes possible.

【0029】なお、本実施形態の発振回路2は、CPU
1が動作するためのクロックを常に生成し続けているた
め、クロック制御部3から論理ゲート6に対してクロッ
クの供給を示す制御信号が送信されたときに、即座に安
定したクロックがCPU1に供給されることになる。す
なわち、第1実施形態のように、クロックの安定を待機
するなどといったことを考慮する必要がない。したがっ
て、たとえば電源スイッチ4を操作したときに、CPU
1をリセットするかどうかをクロック制御部3が備える
(あるいは参照可能な)レジスタなどによって設定可能
としておけば、メモリ5に記憶されたデータの保持のみ
ならず、電源スイッチ4のオフによって中断された処理
(プログラムの実行)の継続実行なども可能となる。
It should be noted that the oscillation circuit 2 of the present embodiment has a CPU
1 always operates, so that a stable clock is immediately supplied to the CPU 1 when a control signal indicating clock supply is transmitted from the clock controller 3 to the logic gate 6. Will be done. That is, unlike the first embodiment, there is no need to consider waiting for the clock to stabilize. Therefore, for example, when the power switch 4 is operated, the CPU
If the clock control unit 3 can set whether or not to reset 1 by using a register or the like provided in the clock control unit 3, not only the data stored in the memory 5 is retained, but also the operation is interrupted by turning off the power switch 4. Processing (execution of a program) can be continuously executed.

【0030】(第3実施形態)次に、この発明の第3の
実施形態を説明する。図5には、本実施形態に係る携帯
型情報機器の概略構成の一部が示されている。
(Third Embodiment) Next, a third embodiment of the present invention will be described. FIG. 5 shows a part of a schematic configuration of the portable information device according to the present embodiment.

【0031】本実施形態の携帯型情報機器は、図1に示
した第1実施形態の携帯型情報機器の構成に、図3に示
した第2実施形態の携帯型情報機器の論理ゲート6(お
よびこの論理ゲート6とクロック制御部3との間の制御
信号線)を加えた構成としたものである。そして、本実
施形態の携帯型情報機器では、クロック制御部3が、電
源スイッチ4の操作に応答して以下に示すように発振回
路2および論理ゲート6に制御信号を送信する。 (1)電源スイッチがオフされたとき 発振回路2に対するクロック停止信号の送信を開始する
とともに、論理ゲート6にクロックの遮断を指示する制
御信号を送信する。 (2)電源スイッチがオンされたとき 発振回路2に対するクロック停止信号の送信を終了し、
その終了から予め定められた期間が経過した後に、論理
ゲート6にクロックの供給を指示する制御信号を送信す
る。
The portable information device of the present embodiment differs from the portable information device of the first embodiment shown in FIG. 1 in that the logic gate 6 () of the portable information device of the second embodiment shown in FIG. And a control signal line between the logic gate 6 and the clock control unit 3). Then, in the portable information device of the present embodiment, the clock control unit 3 transmits a control signal to the oscillation circuit 2 and the logic gate 6 as described below in response to the operation of the power switch 4. (1) When the power switch is turned off The transmission of the clock stop signal to the oscillation circuit 2 is started, and the control signal for instructing the logic gate 6 to cut off the clock is transmitted. (2) When the power switch is turned on The transmission of the clock stop signal to the oscillation circuit 2 ends,
After a predetermined period has elapsed from the end, a control signal for instructing the supply of a clock is transmitted to the logic gate 6.

【0032】図6には、本実施形態の電源スイッチ
(a)、クロック(b)および論理ゲート制御信号
(c)相互間の関連が示されている。図6に示したよう
に、電源スイッチ4がオフされたとき(図6の
(1))、クロック制御部3が発振回路2に対するクロ
ック停止信号の送信を開始することにより、クロックの
生成は停止する。これにより、電源スイッチ4がオフと
なっている間のCPU1および発振回路2双方の消費電
力を大幅に低減する。そして、このときクロック制御部
3は、論理ゲート6に対してクロックの遮断を示す制御
信号を送信する。
FIG. 6 shows the relationship among the power switch (a), the clock (b) and the logic gate control signal (c) of the present embodiment. As shown in FIG. 6, when the power switch 4 is turned off ((1) in FIG. 6), the clock control unit 3 starts transmitting a clock stop signal to the oscillation circuit 2, thereby stopping clock generation. I do. Thereby, the power consumption of both the CPU 1 and the oscillation circuit 2 while the power switch 4 is off is greatly reduced. Then, at this time, the clock control unit 3 transmits a control signal indicating cutoff of the clock to the logic gate 6.

【0033】一方、電源スイッチ4がオンされたときに
は(図6の(2))、クロック制御部3が発振回路2に
対するクロック停止信号の送信を終了することにより、
クロックの生成が再開される。そして、その後、予め定
められた期間が経過したときに(図6の(3))、クロ
ック制御部3が論理ゲート6に対してクロックの供給を
示す制御信号を送信する。
On the other hand, when the power switch 4 is turned on ((2) in FIG. 6), the clock control unit 3 terminates the transmission of the clock stop signal to the oscillation circuit 2 so that
Clock generation is resumed. After that, when a predetermined period has elapsed ((3) in FIG. 6), the clock control unit 3 transmits a control signal indicating supply of a clock to the logic gate 6.

【0034】すなわち、本実施形態の携帯型情報機器
は、第2実施形態の携帯型情報機器と比較して、電源ス
イッチ4がオフのときに発振回路2のクロック生成を停
止させるため、より大幅な消費電力の低減が実現される
とともに、CPU1には安定したクロックのみが供給さ
れることになり、電源スイッチ4のオフによって中断さ
れた処理(プログラムの実行)の継続実行なども可能と
なる。
That is, the portable information device according to the present embodiment stops the clock generation of the oscillation circuit 2 when the power switch 4 is turned off compared to the portable information device according to the second embodiment. In addition to realizing a reduction in power consumption, only a stable clock is supplied to the CPU 1, so that a process (execution of a program) interrupted by turning off the power switch 4 can be continuously executed.

【0035】なお、本実施形態においても、電源スイッ
チ4の操作に応答してCPU1をリセットさせることは
有効であり、第2実施形態で示したように、電源スイッ
チ4を操作したときに、CPU1をリセットするかどう
かをクロック制御部3が備える(あるいは参照可能な)
レジスタなどによって設定可能としておけばよい。
In this embodiment, resetting the CPU 1 in response to the operation of the power switch 4 is effective. As shown in the second embodiment, when the power switch 4 is operated, the CPU 1 is reset. The clock control unit 3 is provided with (or can refer to) whether to reset
What is necessary is just to be able to set by a register etc.

【0036】[0036]

【発明の効果】以上詳述したように、この発明によれ
ば、電源からの電力が常時CPUに供給されるタイプの
携帯型情報機器において、静止状態での消費電力が非常
に小さいといったCMOSの特徴を利用して、CPUへ
のクロックの供給を以下のように制御する。
As described above in detail, according to the present invention, in a portable information device of a type in which power from a power supply is always supplied to a CPU, a CMOS having a very small power consumption in a stationary state is used. Using the features, the supply of the clock to the CPU is controlled as follows.

【0037】(1)電源スイッチがオフされたときに、
発振回路のクロック生成を停止させるとともに、CPU
に対するリセット信号の送信を開始し、一方、電源スイ
ッチがオンされたときに、発振回路のクロック生成を開
始させ、その開始後予め定められた期間(発振回路が生
成し始めたクロックが安定するのに十分な期間)が経過
した後に、CPUに対するリセット信号の送信を終了す
る。
(1) When the power switch is turned off,
Stop the clock generation of the oscillation circuit and
Transmission of a reset signal to the oscillator circuit is started. On the other hand, when the power switch is turned on, clock generation of the oscillator circuit is started, and after the start, a clock is generated for a predetermined period (when the clock generated by the oscillator circuit becomes stable). After the elapse of a sufficient period, the transmission of the reset signal to the CPU ends.

【0038】これにより、CPUおよび発信回路が電源
スイッチのオフ中に無駄に消費する電力を大幅に低減
し、かつ不安定なクロックでCPUを動作させることを
回避して、誤動作などを引き起こさせることを防止す
る。
[0038] Thereby, the power that the CPU and the transmission circuit wastefully consume while the power switch is turned off is greatly reduced, and it is possible to prevent the CPU from operating with an unstable clock to cause a malfunction or the like. To prevent

【0039】(2)電源スイッチがオフされたときに、
発振回路が生成したクロックのCPUへの供給を遮断
し、一方、電源スイッチがオンされたときに、発振回路
が生成したクロックのCPUへの供給を再開する。
(2) When the power switch is turned off,
The supply of the clock generated by the oscillation circuit to the CPU is interrupted, and the supply of the clock generated by the oscillation circuit to the CPU is restarted when the power switch is turned on.

【0040】この場合、CPUが電源スイッチのオフ中
に無駄に消費する電力を大幅に低減するとともに、発信
回路は常時クロックを生成し続けているため、電源スイ
ッチがオンされたときには、即座に安定したクロックが
CPUに供給されることになり、中断された処理の継続
実行を可能とする。
In this case, the power wasted by the CPU while the power switch is turned off is greatly reduced, and the oscillation circuit keeps generating the clock at all times. The supplied clock is supplied to the CPU, and the interrupted processing can be continuously executed.

【0041】(3)電源スイッチがオフされたときに、
発振回路のクロック生成を停止させるとともに、発振回
路が生成したクロックのCPUへの供給経路を遮断し、
一方、電源スイッチがオンされたときに、発振回路のク
ロック生成を開始させ、その開始後予め定められた期間
(発振回路が生成し始めたクロックが安定するのに十分
な期間)が経過した後に、発振回路が生成したクロック
のCPUへの供給経路の遮断を終了する。
(3) When the power switch is turned off,
While stopping the clock generation of the oscillation circuit, the supply path of the clock generated by the oscillation circuit to the CPU is cut off,
On the other hand, when the power switch is turned on, the clock generation of the oscillation circuit is started, and after a predetermined period (a period sufficient for the clock generated by the oscillation circuit to be stabilized) elapses after the start, Then, the cutoff of the supply path of the clock generated by the oscillation circuit to the CPU ends.

【0042】これにより、CPUおよび発信回路の双方
が電源スイッチのオフ中に無駄に消費する電力を大幅に
低減するとともに、CPUには安定したクロックのみが
供給されるため、誤動作などを引き起こさせることを防
止し、かつ中断された処理の継続実行をも可能とする。
As a result, wasteful power consumption by both the CPU and the transmission circuit while the power switch is turned off is greatly reduced, and only a stable clock is supplied to the CPU. , And the continued execution of the interrupted processing is also possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1実施形態に係る携帯型情報機器
の概略構成の一部を示す図。
FIG. 1 is an exemplary view showing a part of a schematic configuration of a portable information device according to a first embodiment of the present invention.

【図2】同実施形態の電源スイッチ(a)、クロック
(b)およびリセット信号(c)相互間の関連を示す
図。
FIG. 2 is an exemplary view showing a relationship among a power switch (a), a clock (b), and a reset signal (c) according to the embodiment;

【図3】同実施形態の電源スイッチ(a)、クロック
(b)およびリセット信号(c)相互間の関連を示す
図。
FIG. 3 is an exemplary view showing a relationship among a power switch (a), a clock (b), and a reset signal (c) according to the embodiment;

【図4】この発明の第2実施形態に係る携帯型情報機器
の概略構成の一部を示す図。
FIG. 4 is an exemplary view showing a part of a schematic configuration of a portable information device according to a second embodiment of the present invention.

【図5】この発明の第3実施形態に係る携帯型情報機器
の概略構成の一部を示す図。
FIG. 5 is a diagram showing a part of a schematic configuration of a portable information device according to a third embodiment of the present invention.

【図6】同実施形態の電源スイッチ(a)、クロック
(b)および論理ゲート制御信号(c)相互間の関連を
示す図。
FIG. 6 is an exemplary view showing the relationship among a power switch (a), a clock (b), and a logic gate control signal (c) of the embodiment.

【符号の説明】[Explanation of symbols]

1…CPU 2…発振回路 3…クロック制御部 4…電源スイッチ 5…メモリ 6…論理ゲート DESCRIPTION OF SYMBOLS 1 ... CPU 2 ... Oscillation circuit 3 ... Clock control part 4 ... Power switch 5 ... Memory 6 ... Logic gate

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 電源からの電力が常時CPUに供給され
る携帯型情報機器であって、 電源スイッチと、 前記CPUに供給するクロックを生成する発振回路と、 前記発振回路のクロック生成を停止させるためのクロッ
ク停止信号を発生するクロック停止信号発生手段と、 前記CPUをリセットするためのリセット信号を発生す
るリセット信号発生手段と、 前記電源スイッチがオフされたときに、前記クロック停
止信号発生手段にクロック停止信号の発生を開始させる
とともに、前記リセット信号発生手段にリセット信号の
発生を開始させる第1のクロック制御手段と、 前記電源スイッチがオンされたときに、前記クロック停
止信号発生手段にクロック停止信号の発生を終了させ、
その終了から予め定められた期間が経過した後に、前記
リセット信号発生手段にリセット信号の発生を終了させ
る第2のクロック制御手段とを具備してなることを特徴
とする携帯型情報機器。
1. A portable information device in which power from a power supply is constantly supplied to a CPU, a power switch, an oscillation circuit for generating a clock to be supplied to the CPU, and stopping the clock generation of the oscillation circuit. A clock stop signal generating means for generating a clock stop signal for resetting the CPU, a reset signal generating means for generating a reset signal for resetting the CPU, and the clock stop signal generating means when the power switch is turned off. First clock control means for starting generation of a clock stop signal and causing the reset signal generation means to start generation of a reset signal; and when the power switch is turned on, the clock stop signal generation means stops the clock. End the signal generation,
A portable information device comprising: a second clock control means for terminating the generation of a reset signal in the reset signal generation means after a predetermined period has elapsed from the end thereof.
【請求項2】 電源からの電力が常時CPUに供給され
る携帯型情報機器であって、 電源スイッチと、 前記CPUに供給するクロックを生成する発振回路と、 前記発振回路のクロック生成を停止させるためのクロッ
ク停止信号を発生するクロック停止信号発生手段と、 前記CPUをリセットするためのリセット信号を発生す
るリセット信号発生手段と、 前記電源スイッチがオフされたときに、前記クロック停
止信号発生手段にクロック停止信号の発生を開始させる
第1のクロック制御手段と、 前記電源スイッチがオンされたときに、前記リセット信
号発生手段にリセット信号の発生を開始させるととも
に、前記クロック停止信号発生手段にクロック停止信号
の発生を終了させ、その終了から予め定められた期間が
経過した後に、前記リセット信号発生手段にリセット信
号の発生を終了させる第2のクロック制御手段とを具備
してなることを特徴とする携帯型情報機器。
2. A portable information device in which power from a power supply is constantly supplied to a CPU, a power switch, an oscillation circuit for generating a clock to be supplied to the CPU, and stopping generation of a clock of the oscillation circuit. A clock stop signal generating means for generating a clock stop signal for resetting the CPU, a reset signal generating means for generating a reset signal for resetting the CPU, and the clock stop signal generating means when the power switch is turned off. First clock control means for starting the generation of a clock stop signal, and when the power switch is turned on, causing the reset signal generation means to start generating a reset signal and causing the clock stop signal generation means to stop the clock. The generation of the signal is terminated, and after a lapse of a predetermined period from the termination, the resetting is performed. Portable information equipment comprising: a second signal control means for terminating the generation of the reset signal in the first signal generation means.
【請求項3】 前記クロック停止信号発生手段にクロッ
ク停止信号の発生を終了させてから前記リセット信号発
生手段にリセット信号の発生を終了させるまでの期間を
指定するデータを格納するレジスタを設け、 前記第2のクロック制御手段は、前記クロック停止信号
の発生を終了させてから前記レジスタに格納されたデー
タで指定された期間が経過した後に、前記リセット信号
発生手段にリセット信号の発生を終了させることを特徴
とする請求項1または2記載の携帯型情報機器。
3. A register for storing data designating a period from a time when the clock stop signal generating means completes generation of the clock stop signal to a time when the reset signal generating means terminates generation of the reset signal is provided. The second clock control means causes the reset signal generation means to terminate the generation of the reset signal after a period specified by the data stored in the register has elapsed since the generation of the clock stop signal was terminated. 3. The portable information device according to claim 1, wherein:
【請求項4】 電源からの電力が常時CPUに供給され
る携帯型情報機器であって、 電源スイッチと、 前記CPUに供給するクロックを生成する発振回路と、 前記CPUと発振回路との間に介在して設けられ、外部
入力される制御信号に応答して前記発振回路が生成した
クロックの前記CPUへの供給/遮断を切り替える論理
ゲートと、 前記電源スイッチがオフされたときに、前記論理ゲート
にクロックの遮断を指示する制御信号を入力し、前記電
源スイッチがオンされたときに、前記論理ゲートにクロ
ックの供給を指示する制御信号を入力するクロック制御
手段とを具備してなることを特徴とする携帯型情報機
器。
4. A portable information device in which electric power from a power supply is constantly supplied to a CPU, comprising: a power switch; an oscillation circuit for generating a clock to be supplied to the CPU; A logic gate that is provided interposed and switches between supply and cutoff of a clock generated by the oscillation circuit to the CPU in response to a control signal input from the outside; and a logic gate when the power switch is turned off. And a clock control means for inputting a control signal for instructing the logic gate to supply a clock to the logic gate when the power switch is turned on. Portable information equipment.
【請求項5】 電源からの電力が常時CPUに供給され
る携帯型情報機器であって、 電源スイッチと、 前記CPUに供給するクロックを生成する発振回路と、 前記CPUと発振回路との間に介在して設けられ、外部
入力される制御信号に応答して前記発振回路が生成した
クロックの前記CPUへの供給/遮断を切り替える論理
ゲートと、 前記CPUをリセットするためのリセット信号を発生す
るリセット信号発生手段と、 前記電源スイッチがオフされたときに、前記論理ゲート
にクロックの遮断を指示する制御信号を入力するととも
に、前記リセット信号発生手段にリセット信号の発生を
開始させる第1のクロック制御手段と、 前記電源スイッチがオンされたときに、前記論理ゲート
にクロックの供給を指示する制御信号を入力するととも
に、前記リセット信号発生手段にリセット信号の発生を
終了させる第2のクロック制御手段とを具備してなるこ
とを特徴とする携帯型情報機器。
5. A portable information device in which power from a power supply is always supplied to a CPU, comprising: a power switch; an oscillation circuit for generating a clock to be supplied to the CPU; A logic gate that is provided interposed therebetween and switches supply / cutoff of a clock generated by the oscillation circuit to the CPU in response to a control signal input externally; and a reset that generates a reset signal for resetting the CPU. A first clock control for inputting a control signal for instructing a cutoff of a clock to the logic gate when the power switch is turned off, and causing the reset signal generation means to start generating a reset signal; Means for inputting a control signal for instructing a supply of a clock to the logic gate when the power switch is turned on. And a second clock control means for terminating the generation of the reset signal in the reset signal generation means.
【請求項6】 電源からの電力が常時CPUに供給され
る携帯型情報機器であって、 電源スイッチと、 前記CPUに供給するクロックを生成する発振回路と、 前記CPUと発振回路との間に介在して設けられ、外部
入力される制御信号に応答して前記発振回路が生成した
クロックの前記CPUへの供給/遮断を切り替える論理
ゲートと、 前記CPUをリセットするためのリセット信号を発生す
るリセット信号発生手段と、 前記電源スイッチがオフされたときに、前記論理ゲート
にクロックの遮断を指示する制御信号を入力する第1の
クロック制御手段と、 前記電源スイッチがオンされたときに、前記リセット信
号発生手段にリセット信号の発生を開始させるととも
に、前記論理ゲートにクロックの供給を指示する制御信
号を入力し、その入力後に前記リセット信号発生手段に
リセット信号の発生を終了させる第2のクロック制御手
段とを具備してなることを特徴とする携帯型情報機器。
6. A portable information device in which power from a power supply is constantly supplied to a CPU, comprising: a power switch; an oscillation circuit for generating a clock to be supplied to the CPU; A logic gate that is provided interposed therebetween and switches supply / cutoff of a clock generated by the oscillation circuit to the CPU in response to a control signal input externally; and a reset that generates a reset signal for resetting the CPU. Signal generating means; first clock control means for inputting a control signal for instructing a cutoff of a clock to the logic gate when the power switch is turned off; and resetting when the power switch is turned on. A signal generation means starts generation of a reset signal, and a control signal for instructing supply of a clock is input to the logic gate. Portable information equipment comprising: a second clock control means for causing the reset signal generation means to terminate the generation of the reset signal after the input.
【請求項7】 前記電源スイッチが操作されたときに前
記CPUをリセットするか否か指定するデータを格納す
るレジスタを設け、 前記第2のクロック制御手段は、前記レジスタに前記C
PUをリセットする旨のデータが格納されたときにのみ
前記リセット信号発生手段を駆動制御することを特徴と
する請求項5または6記載の携帯型情報機器。
7. A register for storing data for specifying whether or not to reset the CPU when the power switch is operated, wherein the second clock control means stores the C in the register.
7. The portable information device according to claim 5, wherein the drive of the reset signal generating means is controlled only when data for resetting the PU is stored.
【請求項8】 電源からの電力が常時CPUに供給され
る携帯型情報機器であって、 電源スイッチと、 前記CPUに供給するクロックを生成する発振回路と、 前記発振回路のクロック生成を停止させるためのクロッ
ク停止信号を発生するクロック停止信号発生手段と、 前記CPUと発振回路との間に介在して設けられ、外部
入力される制御信号に応答して前記発振回路が生成した
クロックの前記CPUへの供給/遮断を切り替える論理
ゲートと、 前記電源スイッチがオフされたときに、前記クロック停
止信号発生手段にクロック停止信号の発生を開始させる
とともに、前記論理ゲートにクロックの遮断を指示する
制御信号を入力する第1のクロック制御手段と、 前記電源スイッチがオンされたときに、前記クロック停
止信号発生手段にクロック停止信号の発生を終了させ、
その終了から予め定められた期間が経過した後に、前記
論理ゲートにクロックの供給を指示する制御信号を入力
する第2のクロック制御手段とを具備してなることを特
徴とする携帯型情報機器。
8. A portable information device in which power from a power supply is constantly supplied to a CPU, a power switch, an oscillation circuit for generating a clock to be supplied to the CPU, and stopping generation of a clock of the oscillation circuit. And a clock stop signal generating means for generating a clock stop signal for providing a clock stop signal for generating a clock stop signal for the clock generated by the oscillator circuit in response to an externally input control signal A logic gate for switching supply / interruption to a power supply, and a control signal for instructing the logic gate to shut off a clock while causing the clock stop signal generating means to start generating a clock stop signal when the power switch is turned off. A first clock control means for inputting a clock signal to the clock stop signal generating means when the power switch is turned on. Stop the generation of the lock stop signal,
A portable information device comprising: a second clock control unit that inputs a control signal for instructing a clock to be supplied to the logic gate after a predetermined period has elapsed from the end thereof.
【請求項9】 前記CPUをリセットするためのリセッ
ト信号を発生するリセット信号発生手段と、 前記電源スイッチが操作されたときに前記CPUをリセ
ットするか否か指定するデータを格納するレジスタとを
さらに具備し、 前記第2のクロック制御手段は、前記レジスタに前記C
PUをリセットする旨のデータが格納されたときに、前
記論理ゲートにクロックの供給を指示する制御信号を入
力する前に前記リセット信号発生手段にリセット信号の
発生を開始させ、前記論理ゲートにクロックの供給を指
示する制御信号を入力した後に前記リセット信号発生手
段にリセット信号の発生を終了させる手段を具備してな
ることを特徴とする請求項8記載の携帯型情報機器。
9. A reset signal generating means for generating a reset signal for resetting the CPU, and a register for storing data for specifying whether to reset the CPU when the power switch is operated. Said second clock control means stores said C in said register.
When the data for resetting the PU is stored, before inputting a control signal instructing the supply of a clock to the logic gate, the reset signal generation means starts generating a reset signal, and 9. The portable information device according to claim 8, further comprising means for terminating generation of a reset signal to said reset signal generation means after inputting a control signal instructing supply of the information.
【請求項10】 電源からの電力が常時CPUに供給さ
れる携帯型情報機器であって、 前記CPUに供給するクロックを生成する発振回路と、 前記発振回路のクロック生成を停止させるためのクロッ
ク停止信号を発生するクロック停止信号発生手段と、 前記CPUをリセットするためのリセット信号を発生す
るリセット信号発生手段と、 システム停止要求が発生したときに、前記クロック停止
信号発生手段にクロック停止信号の発生を開始させると
ともに、前記リセット信号発生手段にリセット信号の発
生を開始させる第1のクロック制御手段と、 システム開始要求が発生したときに、前記クロック停止
信号発生手段にクロック停止信号の発生を終了させ、そ
の終了から予め定められた期間が経過した後に、前記リ
セット信号発生手段にリセット信号の発生を終了させる
第2のクロック制御手段とを具備してなることを特徴と
する携帯型情報機器。
10. A portable information device in which power from a power supply is constantly supplied to a CPU, comprising: an oscillation circuit for generating a clock to be supplied to the CPU; and a clock stop for stopping clock generation of the oscillation circuit. A clock stop signal generating means for generating a signal; a reset signal generating means for generating a reset signal for resetting the CPU; and a clock stop signal generating means for generating a clock stop signal when a system stop request is generated. And first clock control means for causing the reset signal generation means to start generating a reset signal, and causing the clock stop signal generation means to end generation of a clock stop signal when a system start request is generated. After a predetermined period elapses from the end, the reset signal generating means is reset. Second mobile information device characterized by comprising comprises a clock control means for terminating the generation of Tsu bets signals.
【請求項11】 電源からの電力が常時CPUに供給さ
れる携帯型情報機器であって、 前記CPUに供給するクロックを生成する発振回路と、 前記CPUと発振回路との間に介在して設けられ、外部
入力される制御信号に応答して前記発振回路が生成した
クロックの前記CPUへの供給/遮断を切り替える論理
ゲートと、 システム停止要求が発生したときに、前記論理ゲートに
クロックの遮断を指示する制御信号を入力し、システム
開始要求が発生したときに、前記論理ゲートにクロック
の供給を指示する制御信号を入力するクロック制御手段
とを具備してなることを特徴とする携帯型情報機器。
11. A portable information device in which electric power from a power supply is constantly supplied to a CPU, comprising: an oscillation circuit for generating a clock to be supplied to the CPU; and an intervening circuit provided between the CPU and the oscillation circuit. A logic gate for switching supply / interruption of the clock generated by the oscillation circuit to the CPU in response to a control signal input from the outside; and a logic gate for shutting down the clock when a system stop request occurs. A portable information device comprising: clock control means for inputting a control signal to instruct the logic gate and inputting a control signal to supply a clock to the logic gate when a system start request is generated. .
【請求項12】 電源からの電力が常時CPUに供給さ
れる携帯型情報機器であって、 前記CPUに供給するクロックを生成する発振回路と、 前記発振回路のクロック生成を停止させるためのクロッ
ク停止信号を発生するクロック停止信号発生手段と、 前記CPUと発振回路との間に介在して設けられ、外部
入力される制御信号に応答して前記発振回路が生成した
クロックの前記CPUへの供給/遮断を切り替える論理
ゲートと、 システム停止要求が発生したときに、前記クロック停止
信号発生手段にクロック停止信号の発生を開始させると
ともに、前記論理ゲートにクロックの遮断を指示する制
御信号を入力する第1のクロック制御手段と、 システム開始要求が発生したときに、前記クロック停止
信号発生手段にクロック停止信号の発生を終了させ、そ
の終了から予め定められた期間が経過した後に、前記論
理ゲートにクロックの供給を指示する制御信号を入力す
る第2のクロック制御手段とを具備してなることを特徴
とする携帯型情報機器。
12. A portable information device in which power from a power supply is constantly supplied to a CPU, comprising: an oscillation circuit for generating a clock to be supplied to the CPU; and a clock stop for stopping clock generation of the oscillation circuit. A clock stop signal generating means for generating a signal, provided between the CPU and the oscillating circuit, for supplying a clock generated by the oscillating circuit to the CPU in response to an externally input control signal; A first logic gate for switching off, and a control signal for instructing the logic gate to shut off the clock while causing the clock stop signal generation means to start generating a clock stop signal when a system stop request is generated. Generating a clock stop signal to said clock stop signal generating means when a system start request is generated. And a second clock control means for inputting a control signal for instructing the logic gate to supply a clock after a predetermined period has elapsed from the end. Information equipment.
JP8250555A 1996-09-20 1996-09-20 Portable information unit Pending JPH1097340A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8250555A JPH1097340A (en) 1996-09-20 1996-09-20 Portable information unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8250555A JPH1097340A (en) 1996-09-20 1996-09-20 Portable information unit

Publications (1)

Publication Number Publication Date
JPH1097340A true JPH1097340A (en) 1998-04-14

Family

ID=17209660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8250555A Pending JPH1097340A (en) 1996-09-20 1996-09-20 Portable information unit

Country Status (1)

Country Link
JP (1) JPH1097340A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6694452B1 (en) 1998-12-25 2004-02-17 Nec Electronics Corporation Data processor and method of processing data
US6708279B1 (en) 1998-10-27 2004-03-16 Canon Kabushiki Kaisha Temperature sensor calibration during powersave mode by executing a control program in a control unit and lowering clock frequency after other devices are powered off
WO2004097608A1 (en) * 2003-04-25 2004-11-11 Nec Corporation Reset circuit and digital communication device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6708279B1 (en) 1998-10-27 2004-03-16 Canon Kabushiki Kaisha Temperature sensor calibration during powersave mode by executing a control program in a control unit and lowering clock frequency after other devices are powered off
US6694452B1 (en) 1998-12-25 2004-02-17 Nec Electronics Corporation Data processor and method of processing data
WO2004097608A1 (en) * 2003-04-25 2004-11-11 Nec Corporation Reset circuit and digital communication device
US7239187B2 (en) 2003-04-25 2007-07-03 Nec Corporation Reset circuit and digital communication apparatus

Similar Documents

Publication Publication Date Title
KR100688102B1 (en) Integrated circuit device
EP2188693B1 (en) Apparatus and method for reducing power consumption in system on chip
JPH04333119A (en) Information processor
MXPA06002961A (en) Power collapse for a wireless terminal.
KR960011766A (en) Computer systems
KR20040019602A (en) Apparatus and method for saving and restoring of working context
KR20060087826A (en) Power saving method and apparatus for mobile system with blocking the power of the module
JP3437174B2 (en) Power saving integrated circuit and control method of power saving integrated circuit
WO2011033626A1 (en) Computer system
KR0154556B1 (en) Electronic device having pseudo-sram
JP2007058593A (en) Information processor
JPH1097340A (en) Portable information unit
JP4219601B2 (en) Information processing device
JPH06230845A (en) Resuming system
JP2004318542A (en) Electronic appliance and control method of semiconductor integrated circuit
JP2759588B2 (en) Power supply control device for information processing device
JPH10333790A (en) Information processor equipped with power-saving function and power saving releasing method for the information processor
JP3373434B2 (en) Information processing device
JP2000132285A (en) Low power consumption type computer
KR20050096733A (en) Clock source apparatus of mobile communication terminal controller
JPH05265602A (en) Power management control device
KR19990040828A (en) How to switch the power saving / active mode of the USB core
JPH10271690A (en) Portable electronic device and battery charging method for the same
JP2003345671A (en) Memory mixedly mounted semiconductor circuit
KR0159634B1 (en) Method for saving electric power consumption of key-phone system