JPH10281809A - Position sensor and motor controller - Google Patents

Position sensor and motor controller

Info

Publication number
JPH10281809A
JPH10281809A JP10006680A JP668098A JPH10281809A JP H10281809 A JPH10281809 A JP H10281809A JP 10006680 A JP10006680 A JP 10006680A JP 668098 A JP668098 A JP 668098A JP H10281809 A JPH10281809 A JP H10281809A
Authority
JP
Japan
Prior art keywords
signal
circuit
pulse
carry
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10006680A
Other languages
Japanese (ja)
Inventor
Kenichi Kishimoto
憲一 岸本
Yukihiro Shio
幸広 塩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10006680A priority Critical patent/JPH10281809A/en
Publication of JPH10281809A publication Critical patent/JPH10281809A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Position Or Direction (AREA)
  • Control Of Electric Motors In General (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

PROBLEM TO BE SOLVED: To sense the position of an object without malfunction even where the object moves at high speed, by installing an interpolating processing circuit, and first and second generators for generating carry and digit lowering pulses from the signals generated by shaping first and second position signals into rectangular waveforms, and by switching the carry and digit lowering pulses according to the travel speed of the object. SOLUTION: A position signal generator 102 outputs first and second position signals MR1 and MR2 of which the phases differ from each other by an angle of 90 deg according to the turning angle of a motor 101. An interpolation processing circuit 126 divides one period of the position signals MR1 and MR2. A first pulse generating circuit 116 generates carry and digit lowering pulses from the output signals of the interpolation processing circuit 126. A second pulse generating circuit 118 generates carry and digit lowering pulses from the output signals of a waveform transforming circuit 114. A pulse change-over circuit 121 selects carry and digit lowering pulses of, if L level, the first and, if H level, the second pulse generators 116 and 118, and the pulses subjected to carry and digit lowering pulses are counted by an up-down counter 122.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、モータなど物体の
位置を検出するための位置検出装置に関するものであ
り、モータ制御装置に用いることによりモータの回転位
置あるいは回転速度の制御を可能とするものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a position detecting device for detecting the position of an object such as a motor, and which can be used in a motor control device to control the rotation position or rotation speed of the motor. It is.

【0002】[0002]

【従来の技術】モータ制御装置に応用した位置検出装置
の例としては、例えば特願平8−201621号に記載
されたものがある。以下に図面を参照しながら、従来の
位置検出装置について説明する。図10は、従来の位置
検出装置の構成図である。
2. Description of the Related Art An example of a position detecting device applied to a motor control device is disclosed in Japanese Patent Application No. 8-201621. Hereinafter, a conventional position detecting device will be described with reference to the drawings. FIG. 10 is a configuration diagram of a conventional position detection device.

【0003】図10において、101はモータ、102
は位置信号発生器である。位置信号発生器102は、モ
ータ101の回転角度位置に応じて互いの位相が90°
異なる第1,第2の位置信号MR1,MR2を出力す
る。本従来例では、MR1=cosθ、MR2=sin
θの位相とする。MR1,MR2は、モータ101の1
回転当たり、512波発生されるとする。
In FIG. 10, reference numeral 101 denotes a motor;
Is a position signal generator. The position signal generators 102 have a phase of 90 ° according to the rotation angle position of the motor 101.
It outputs different first and second position signals MR1 and MR2. In this conventional example, MR1 = cos θ, MR2 = sin
θ. MR1 and MR2 are one of the motors 101.
Assume that 512 waves are generated per rotation.

【0004】1103,1104は増幅回路であり、位
置信号発生器102から出力される振幅の小さい第1,
第2の位置信号MR1,MR2を以降の各信号処理に十
分な振幅になるように所定のゲインだけ増幅して出力す
る回路である。破線枠内1105は、1回転における回
転位置をディジタル値として出力する位置検出回路であ
り、位置信号MR1,MR2の1周期をより細かく分割
する内挿処理回路1126(破線枠1126内)を包含
している。
[0004] Reference numerals 1103 and 1104 denote amplifying circuits, and the first and small amplifiers output from the position signal generator 102 have small amplitudes.
This circuit amplifies the second position signals MR1 and MR2 by a predetermined gain so as to have an amplitude sufficient for the subsequent signal processing, and outputs the amplified signals. A position detection circuit 1105 in the broken line frame outputs a rotation position in one rotation as a digital value, and includes an interpolation processing circuit 1126 (inside the broken line frame 1126) that divides one cycle of the position signals MR1 and MR2 more finely. ing.

【0005】次に、位置検出回路1105、内挿処理回
路1126について具体的に説明する。1106,11
07はそれぞれ乗算回路、1111は位置検出信号MR
1,MR2の周波数に比して十分高い周波数(例えば数
十kHzないし数百kHz)の互いに位相が90°異なる2
相のキャリア信号を発生するキャリア信号発生回路であ
り、乗算回路1106,1107は増幅器1103,1
104によりそれぞれ増幅された位置信号MR1,MR
2と各キャリア信号とを乗算し、キャリア信号を位置信
号により変調するものである。即ち、キャリア信号発生
回路1111は、互いに位相が90°異なる2相のキャ
リア信号を発生し、その信号の一方を+sinωtとす
れば(ω:角速度、t:時間)、他方はcosωtまた
は−cosωtとなる(一応前者で説明する)。
Next, the position detection circuit 1105 and the interpolation processing circuit 1126 will be specifically described. 1106,11
07 is a multiplication circuit, and 1111 is a position detection signal MR.
1, phases of 90 ° which are sufficiently higher than the frequency of MR2 (for example, several tens kHz to several hundred kHz) are different from each other by 90 °.
A multiplying circuit 1106, 1107 is a carrier signal generating circuit for generating a phase carrier signal.
104, the position signals MR1 and MR amplified respectively.
2 is multiplied by each carrier signal, and the carrier signal is modulated by the position signal. That is, the carrier signal generation circuit 1111 generates two-phase carrier signals having phases different from each other by 90 °, and if one of the signals is + sinωt (ω: angular velocity, t: time), the other is cosωt or −cosωt. (To be explained in the former).

【0006】一方の乗算回路1106は一方の位相の位
置信号MR1(cosθ)と一方のキャリア信号(+s
inωt)とを乗算し、他方の乗算回路1107は他方
の位相の位置信号MR2(sinθ)と他方のキャリア
信号(+cosωt)とを乗算する。乗算回路110
6,1107の各出力(+sinωt・cosθ)、
(+cosωt・sinθ)は、加算回路1108に導
入されて加算され、sin(ωt+θ)となる。
[0006] One multiplication circuit 1106 has one phase position signal MR1 (cos θ) and one carrier signal (+ s
inωt), and the other multiplication circuit 1107 multiplies the position signal MR2 (sin θ) of the other phase by the other carrier signal (+ cosωt). Multiplication circuit 110
6,1107 outputs (+ sin ωt · cos θ),
(+ Cosωt · sin θ) is introduced into the adder circuit 1108 and added to obtain sin (ωt + θ).

【0007】加算された信号はフィルタ1109におい
て不要な高周波成分が除去された後、方形波に変換する
波形整形回路1110に入力され、波形整形回路111
0の出力は位相検出器1113に入力される。位相検出
器1113は、波形整形回路1110からの出力信号s
in(ωt+θ)とキャリア信号発生回路1111から
の出力信号sinωtとの位相比較を行い、位相θを検
出するものである。検出された位相θはデジタル信号に
変換され、従えば7ビットのデータとして出力される。
[0007] The added signal is input to a waveform shaping circuit 1110 for converting unnecessary signals into high-frequency components in a filter 1109 and then converting the signal into a square wave.
The output of 0 is input to the phase detector 1113. The phase detector 1113 outputs the output signal s from the waveform shaping circuit 1110.
In (ωt + θ) is compared with the output signal sinωt from the carrier signal generation circuit 1111 to detect the phase θ. The detected phase θ is converted into a digital signal, and is output as 7-bit data, for example.

【0008】パルス発生回路1116とアップダウンカ
ウンタ1122は、上記の位相θより桁上げ桁下げ処理
を行い、その結果を位置信号MR1,MR2の1周期よ
り大きい位置として検出し、例えば9ビットのデータと
して出力するためのものである。
The pulse generation circuit 1116 and the up / down counter 1122 carry out and carry out the above-mentioned phase θ, and detect the result as a position larger than one cycle of the position signals MR1 and MR2. As the output.

【0009】いま、位置信号発生器102は1回転当た
り、位置信号MR1,MR2を512波出力するものと
し、さらにそのMR1,MR2の1波を128分割する
ものとする。すなわち、モータ101の回転位置を51
2×128=65536に分割し16ビットの位置デー
タとして表す。この場合の位置データのフォーマット
は、上位9ビットの部分は位置信号MR1,MR2の5
12波に割り当て、下位7ビットの部分は位置信号MR
1,MR2の1波の128分割に割り当てるものとす
る。また、下位7ビットのうち、上位2ビットの部分は
桁上げ/桁下げのデータとして使用する。
Assume that the position signal generator 102 outputs 512 position signals MR1 and MR2 per rotation, and further divides one wave of the MR1 and MR2 into 128. That is, the rotation position of the motor 101 is set to 51
It is divided into 2 × 128 = 65536 and represented as 16-bit position data. In this case, the format of the position data is such that the upper 9 bits are 5 bits of the position signals MR1, MR2.
The lower 7 bits are assigned to the position signal MR.
It is assumed that one wave of 1, MR2 is assigned to 128 divisions. The upper 2 bits of the lower 7 bits are used as carry / borrow data.

【0010】即ち、モータ101の回転に伴って下位7
ビットは、例えば0000000、0000001、0
000010・・・・・、と変化していき、次にオーバ
ーフローして下位7ビットの内の上位2ビットが11か
ら00に変化したとき、桁上げが発生する。すなわち、
パルス発生回路1116は、桁上げパルスを出力し、ア
ップダウンカウンタ1122は、1ビットを加算する。
[0010] That is, with the rotation of the motor 101, the lower 7
The bit is, for example, 000000, 0000001, 0
...,..., And then, when the overflow occurs and the upper 2 bits of the lower 7 bits change from 11 to 00, a carry occurs. That is,
The pulse generation circuit 1116 outputs a carry pulse, and the up / down counter 1122 adds one bit.

【0011】それによって上位のビットの最下位ビット
が0から1へと変化し、位置信号MR1またはMR2の
次の1波へと移る。以上を繰り返し、全16ビットのデ
ータがモータ101の回転角度に応じて微小回転角度ご
とに変化し、1回転すると全16ビットのデータが全て
1の状態からすべて0の初期値にもどる。
As a result, the least significant bit of the upper bit changes from 0 to 1, and shifts to the next wave of the position signal MR1 or MR2. By repeating the above, all 16-bit data changes at every minute rotation angle according to the rotation angle of the motor 101, and after one rotation, all 16-bit data returns from the state of all 1 to the initial value of all 0.

【0012】また逆回転の場合は、下位7ビットのうち
の上位2ビットが00から11に変化したとき、桁下げ
が発生するものとする。すなわち、パルス発生回路11
16は、桁下げパルスを出力し、アップダウンカウンタ
1122は、1ビットを減算する。
In the case of reverse rotation, it is assumed that when the upper 2 bits of the lower 7 bits change from 00 to 11, a carry down occurs. That is, the pulse generation circuit 11
16 outputs a carry pulse, and the up / down counter 1122 subtracts 1 bit.

【0013】なお、データレジスタ1123はアップダ
ウンカウンタ1122の出力信号を上位データとして格
納し、データレジスタ1124は位相検出器1113の
出力信号を下位データとして格納し、それぞれ合わせて
全16ビットのデータとして出力される。
The data register 1123 stores the output signal of the up / down counter 1122 as upper data, and the data register 1124 stores the output signal of the phase detector 1113 as lower data. Is output.

【0014】以上のような動作を行うことにより、1回
転中の位置を16ビット、即ち65536のデータに細
分割し、モータの回転位置を高分解能で検出できる。
By performing the above operation, the position during one rotation is subdivided into 16 bits, that is, 65536 data, and the rotational position of the motor can be detected with high resolution.

【0015】[0015]

【発明が解決しようとする課題】しかしながら上記のよ
うな方法では、モータの回転位置を高分解能で検出する
ことができる反面、キャリア信号の周波数が一定なの
で、モータの回転速度が高速になり、位置信号の周波数
がキャリア信号の周波数の約1/5以上となると、桁上
げ桁下げ処理が正常に行われなくなり誤動作を生じるよ
うになる。また、さらに位置信号の周波数が高くなる
と、内挿処理回路により検出した位置信号の1周期より
細かい位置の検出値も正しい値を示さなくなるという問
題点があった。例えば、キャリア周波数を125kHzと
すると、位置信号の周波数の上限は約25kHzとなり、
モータ1回転で位置信号が512波とすると、モータの
回転数の上限は、約2900回転/分となる。
However, in the above-described method, the rotational position of the motor can be detected with high resolution, but the frequency of the carrier signal is constant, so that the rotational speed of the motor increases and the position of the motor increases. If the frequency of the signal becomes about 1/5 or more of the frequency of the carrier signal, the carry-carry processing is not performed properly, and a malfunction occurs. Further, when the frequency of the position signal is further increased, there is a problem in that a detected value of a position finer than one cycle of the position signal detected by the interpolation processing circuit does not show a correct value. For example, if the carrier frequency is 125 kHz, the upper limit of the frequency of the position signal is about 25 kHz,
Assuming that the position signal is 512 waves in one rotation of the motor, the upper limit of the rotation number of the motor is about 2900 rotations / minute.

【0016】キャリア信号の周波数を高くすれば、モー
タの回転速度の上限を上げることができるが、逆に位相
比較器の位相検出分解能が低くなり、位置検出精度が低
下するという問題点があった。
If the frequency of the carrier signal is increased, the upper limit of the rotational speed of the motor can be increased, but on the contrary, the phase detection resolution of the phase comparator is lowered, and the position detection accuracy is reduced. .

【0017】本発明は上記問題点に鑑み、物体の移動速
度(あるいはモータの回転速度)が比較的低速な場合は
内挿処理回路を用いて高分解能に物体の位置を検出しな
がら、物体の移動速度(あるいはモータの回転速度)が
比較的高速な場合でも誤動作せずに物体の位置(あるい
はモータの回転位置)を正しく検出することができる位
置検出装置を提供するものである。
The present invention has been made in view of the above problems, and when the moving speed of an object (or the rotation speed of a motor) is relatively low, the position of the object is detected with high resolution using an interpolation processing circuit. An object of the present invention is to provide a position detecting device capable of correctly detecting the position of an object (or the rotational position of the motor) without malfunction even when the moving speed (or the rotational speed of the motor) is relatively high.

【0018】[0018]

【課題を解決するための手段】上記問題点を解決するた
めに本発明の位置検出装置は、物体の位置に応じた互い
に位相差の異なる第1及び第2の位置信号を出力する位
置信号発生器と、前記第1及び第2の位置信号の1周期
より細かい前記物体の位置を検出する内挿処理回路と、
前記内挿処理回路の出力する信号から第1の桁上げパル
ス及び第1の桁下げパルスを発生し出力する第1のパル
ス発生回路と、前記第1あるいは第2の位置信号をそれ
ぞれ方形波に変換して出力する波形変換回路と、前記波
形変換回路の出力信号より第2の桁上げパルス及び第2
の桁下げパルスを発生し出力する第2のパルス発生回路
と、前記第1の桁上げパルス及び第1の桁下げパルス
と、前記第2の桁上げパルス及び第2の桁下げパルスと
を前記物体の移動速度に応じて、前記第1及び第2の位
置信号の所定の位相において切り換えるパルス切り換え
回路と、前記パルス切り換え回路の出力する第3の桁上
げパルス及び第3の桁下げパルスをそれぞれ計数し前記
第1及び第2の位置信号の1周期より大きい前記物体の
位置として出力するアップダウンカウンタより構成され
たものである。
In order to solve the above-mentioned problems, a position detecting apparatus according to the present invention generates a position signal for outputting first and second position signals having different phase differences according to the position of an object. And an interpolation processing circuit for detecting a position of the object finer than one cycle of the first and second position signals;
A first pulse generation circuit that generates and outputs a first carry pulse and a first carry pulse from a signal output by the interpolation processing circuit, and converts the first or second position signal into a square wave, respectively. A waveform conversion circuit for converting and outputting a second carry pulse and a second carry pulse based on an output signal of the waveform conversion circuit;
A second pulse generating circuit for generating and outputting a carry pulse of the first and second carry pulses, a first carry pulse, and a second carry pulse and a second carry pulse. A pulse switching circuit that switches at a predetermined phase of the first and second position signals in accordance with the moving speed of the object, and a third carry pulse and a third carry pulse output from the pulse switching circuit, respectively. And an up / down counter for counting and outputting as a position of the object that is longer than one cycle of the first and second position signals.

【0019】上記の構成により、物体の移動速度が比較
的低速な場合は、第1の桁上げパルス及び第1の桁下げ
パルスを選択し、逆に物体の移動速度が比較的高速な場
合は、第2の桁上げパルス及び第2の桁下げパルスを選
択して、上述の桁上げ桁下げ処理を行うので、物体の移
動速度が比較的低速な場合は、高分解能に物体の位置を
検出することができ、逆に物体の移動速度が比較的高速
な場合においても、位置信号の1周期より大きい物体の
位置を正しく検出することができる。
With the above arrangement, the first carry pulse and the first carry pulse are selected when the moving speed of the object is relatively low, and when the moving speed of the object is relatively high, , The second carry pulse and the second carry pulse are selected and the carry carry processing described above is performed. Therefore, when the moving speed of the object is relatively low, the position of the object is detected with high resolution. On the contrary, even when the moving speed of the object is relatively high, the position of the object larger than one cycle of the position signal can be correctly detected.

【0020】[0020]

【発明の実施の形態】上記課題を解決するために、本願
の第1発明の位置検出装置は、物体の位置に応じた互い
に位相差の異なる第1及び第2の位置信号を出力する位
置信号発生器と、前記第1及び第2の位置信号の1周期
より細かい前記物体の位置を検出する内挿処理回路と、
前記内挿処理回路の出力する信号から第1の桁上げパル
ス及び第1の桁下げパルスを発生し出力する第1のパル
ス発生回路と、前記第1あるいは第2の位置信号をそれ
ぞれ方形波に変換して出力する波形変換回路と、前記波
形変換回路の出力信号より第2の桁上げパルス及び第2
の桁下げパルスを発生し出力する第2のパルス発生回路
と、前記第1の桁上げパルス及び第1の桁下げパルス
と、前記第2の桁上げパルス及び第2の桁下げパルスと
を前記物体の移動速度に応じて、前記第1及び第2の位
置信号の所定の位相において切り換えるパルス切り換え
回路と、前記パルス切り換え回路の出力する第3の桁上
げパルス及び第3の桁下げパルスをそれぞれ計数し前記
第1及び第2の位置信号の1周期より大きい前記物体の
位置として出力するアップダウンカウンタより構成され
たものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In order to solve the above-mentioned problems, a position detecting device according to a first aspect of the present invention provides a position signal for outputting first and second position signals having different phase differences according to the position of an object. A generator, an interpolation processing circuit for detecting a position of the object finer than one cycle of the first and second position signals,
A first pulse generation circuit that generates and outputs a first carry pulse and a first carry pulse from a signal output by the interpolation processing circuit, and converts the first or second position signal into a square wave, respectively. A waveform conversion circuit for converting and outputting a second carry pulse and a second carry pulse based on an output signal of the waveform conversion circuit;
A second pulse generating circuit for generating and outputting a carry pulse of the first and second carry pulses, a first carry pulse, and a second carry pulse and a second carry pulse. A pulse switching circuit that switches at a predetermined phase of the first and second position signals in accordance with the moving speed of the object, and a third carry pulse and a third carry pulse output from the pulse switching circuit, respectively. And an up / down counter for counting and outputting as a position of the object that is longer than one cycle of the first and second position signals.

【0021】本願の第1発明の位置検出装置は、上記の
構成により、物体の移動速度が比較的低速な場合は、第
1の桁上げパルス及び第1の桁下げパルスを選択し、逆
に物体の移動速度が比較的高速な場合は、第2の桁上げ
パルス及び第2の桁下げパルスを選択して、上述の桁上
げ桁下げ処理を行うので、物体の移動速度が比較的低速
な場合は、高分解能に物体の位置を検出することがで
き、逆に物体の移動速度が比較的高速な場合において
も、位置信号の1周期より大きい物体の位置を正しく検
出することができる。
With the above structure, the position detecting device of the first invention of the present application selects the first carry pulse and the first carry pulse when the moving speed of the object is relatively low, and conversely, When the moving speed of the object is relatively high, the second carry pulse and the second carry pulse are selected and the above-mentioned carry carry processing is performed, so that the moving speed of the object is relatively low. In this case, the position of the object can be detected with high resolution, and conversely, even when the moving speed of the object is relatively high, the position of the object larger than one cycle of the position signal can be correctly detected.

【0022】また、本願の第2発明の位置検出装置は、
上述の本願の第1発明の位置検出装置に対して、波形変
換回路の出力する2相の信号より第1及び第2の位置信
号の1周期の1/4の分解能で物体の位置を検出する逓
倍回路と、前記逓倍回路の出力信号と内挿処理回路の出
力信号とを、パルス切り換え回路と連動して切り換えて
出力する下位データ切り換え回路とを付加したものであ
る。
Further, the position detecting device of the second invention of the present application is:
With respect to the position detecting device of the first invention of the present application, the position of the object is detected from the two-phase signal output from the waveform conversion circuit with a resolution of 1/4 of one cycle of the first and second position signals. A multiplication circuit and a lower data switching circuit for switching and outputting an output signal of the multiplication circuit and an output signal of the interpolation processing circuit in conjunction with a pulse switching circuit are added.

【0023】本願の第2発明の位置検出装置は、上記の
構成により、物体の移動速度が比較的低速な場合は、内
挿処理回路の出力信号を選択し、逆に物体の移動速度が
比較的高速な場合は、逓倍回路の出力信号を選択して、
位置信号の1周期より細かい物体の位置として出力する
ので、物体の移動速度が比較的低速な場合は、上述の本
願の第1発明の位置検出装置と同様に高分解能に物体の
位置を検出することができ、逆に物体の移動速度が比較
的高速な場合においても、位置信号の1周期より大きい
物体の位置だけでなく、位置信号の1周期より細かい物
体の位置についても位置信号の1周期の1/4の分解能
で物体の位置を正しく検出することができる。
According to the position detecting device of the second invention of the present application, when the moving speed of the object is relatively low, the output signal of the interpolation processing circuit is selected and the moving speed of the object is compared. If the speed is very high, select the output signal of the multiplier circuit,
Since the position of the object is output as a position finer than one cycle of the position signal, when the moving speed of the object is relatively low, the position of the object is detected with high resolution similarly to the position detection device of the first invention of the present application described above. On the contrary, even when the moving speed of the object is relatively high, not only the position of the object larger than one cycle of the position signal, but also the position of the object finer than one cycle of the position signal, one cycle of the position signal. The position of the object can be correctly detected with a resolution of 1/4 of the following.

【0024】また、本願の第3発明の位置検出装置は、
物体の位置に応じた互いに位相差の異なる第1及び第2
の位置信号を出力する位置信号発生器と、前記第1及び
第2の位置信号の1周期より細かい前記物体の位置を検
出する内挿処理回路と、前記第1及び第2の位置信号を
それぞれ方形波に変換して出力する波形変換回路と、前
記波形変換回路の出力する2相の信号より第1及び第2
の位置信号の1周期の1/4の分解能で物体の位置を検
出する逓倍回路と、前記内挿処理回路の出力信号と前記
逓倍回路の出力信号とを前記物体の移動速度に応じて、
切り換えて出力する下位データ切り換え回路と、前記下
位データ切り換え回路の出力する信号から第1の桁上げ
パルス及び第1の桁下げパルスを発生し出力する第1の
パルス発生回路と、前記第1のパルス発生回路の出力す
る第1の桁上げパルス及び第1の桁下げパルスをそれぞ
れ計数し前記第1及び第2の位置信号の1周期より大き
い前記物体の位置として出力するアップダウンカウンタ
より構成されたものである。
Further, the position detecting device of the third invention of the present application is:
First and second phase differences different from each other according to the position of the object
A position signal generator that outputs a position signal of the first and second position signals; an interpolation processing circuit that detects a position of the object finer than one cycle of the first and second position signals; A waveform conversion circuit for converting the signal into a square wave and outputting the first and second signals based on a two-phase signal output from the waveform conversion circuit;
A multiplying circuit for detecting the position of the object with a resolution of 1/4 of one cycle of the position signal, and an output signal of the interpolation processing circuit and an output signal of the multiplying circuit according to the moving speed of the object.
A lower data switching circuit for switching and outputting; a first pulse generating circuit for generating and outputting a first carry pulse and a first carry pulse from a signal output from the lower data switching circuit; An up / down counter configured to count a first carry pulse and a first carry pulse output from the pulse generating circuit and output the counted number as a position of the object that is longer than one cycle of the first and second position signals. It is a thing.

【0025】本願の第3発明の位置検出装置は、上記の
構成により、物体の移動速度が比較的低速な場合は、内
挿処理回路の出力信号を選択し、逆に物体の移動速度が
比較的高速な場合は、逓倍回路の出力信号を選択して、
位置信号の1周期より細かい物体の位置として出力する
ので、物体の移動速度が比較的低速な場合は、上述の本
願の第1発明,第2発明の位置検出装置と同様に高分解
能に物体の位置を検出することができ、逆に物体の移動
速度が比較的高速な場合においても、位置信号の1周期
より大きい物体の位置だけでなく、位置信号の1周期よ
り細かい物体の位置についても位置信号の1周期の1/
4の分解能で物体の位置を正しく検出することができ
る。また、第1のパルス発生回路は、下位データ切り換
え回路が選択して出力した信号より、第1の桁上げパル
ス及び第1の桁下げパルスを生成し出力するので、物体
の移動速度にかかわらず、位置信号の1周期より大きい
物体の位置も正しく検出することができる。
According to the position detecting device of the third invention of the present application, when the moving speed of the object is relatively low, the output signal of the interpolation processing circuit is selected and the moving speed of the object is compared. If the speed is very high, select the output signal of the multiplier circuit,
Since the position of the object is output as a position finer than one cycle of the position signal, when the moving speed of the object is relatively low, the object is detected with high resolution similarly to the position detecting device of the first and second inventions of the present invention. The position can be detected. Conversely, even when the moving speed of the object is relatively high, not only the position of the object larger than one cycle of the position signal, but also the position of the object finer than one cycle of the position signal. 1 / one of one cycle of signal
The position of the object can be correctly detected with a resolution of 4. Further, the first pulse generation circuit generates and outputs the first carry pulse and the first carry pulse from the signal selected and output by the lower data switching circuit, and therefore, regardless of the moving speed of the object. Also, the position of an object larger than one cycle of the position signal can be correctly detected.

【0026】また、本願の第4発明の位置検出装置は、
上述の本願の第1発明,第2発明,あるいは第3発明の
位置検出装置に対して、波形変換回路の出力信号より第
2の桁上げパルス及び第2の桁下げパルスを発生し出力
する第2のパルス発生回路と、第2の桁上げパルス及び
第2の桁下げパルスの発生時に内挿処理回路の出力信号
を格納することにより内挿処理回路の出力信号に含まれ
るオフセットを検出するオフセット検出回路と、前記オ
フセット検出回路の出力信号により内挿処理回路の出力
信号に含まれるオフセットを補正するオフセット補正手
段とを付加したものである。
Further, the position detecting device of the fourth invention of the present application is:
A second carry pulse and a second carry pulse are generated and output from the output signal of the waveform conversion circuit to the position detecting device of the first, second, or third invention of the present application. And an offset for detecting an offset included in an output signal of the interpolation processing circuit by storing an output signal of the interpolation processing circuit when the second carry pulse and the second carry pulse are generated. A detection circuit and offset correction means for correcting an offset included in an output signal of the interpolation processing circuit based on an output signal of the offset detection circuit are added.

【0027】本願の第4発明の位置検出装置は、上記の
構成により、上述のパルス切り換え回路あるいは下位デ
ータ切り換え回路が、それぞれ選択する信号を切り換え
た時に、検出した物体の位置の信号に含まれるオフセッ
トを補正するので、移動速度が比較的低速な場合と比較
的高速な場合のどちらにおいても、検出した物体の位置
の信号にオフセットを含むことなく、正しく物体の位置
を検出することができる。
According to the position detecting device of the fourth invention of the present application, when the pulse switching circuit or the lower data switching circuit switches the signal to be selected, the signal is included in the signal of the detected position of the object. Since the offset is corrected, the position of the object can be correctly detected regardless of whether the moving speed is relatively low or relatively high, without including the offset in the detected position signal of the object.

【0028】また、本発明のモータ制御装置は、モータ
の回転位置を検出する上記本願の第1,第2,第3また
は第4発明の位置検出装置と、前記モータの目標位置を
示す基準位置信号と前記位置検出装置の出力する回転位
置信号との誤差を検出し、その位置誤差が最小になるよ
うに帰還をかけるための位置制御信号を出力する位置制
御手段と、前記モータの目標速度を示す基準速度信号と
前記回転位置信号を時間微分して得られる回転速度信号
との誤差を検出し、その速度誤差が最小になるように帰
還をかけるための速度制御信号を出力する速度制御手段
と、前記位置制御信号と前記速度制御信号とを所定の比
率で混合する混合手段とを備え、前記混合手段の出力に
より前記モータの回転位置及び回転速度の両方あるいは
いずれか一方を制御するように構成されたものである。
Further, the motor control device of the present invention comprises a position detecting device according to the first, second, third or fourth invention of the present application for detecting a rotational position of a motor, and a reference position indicating a target position of the motor. A position control means for detecting an error between a signal and a rotational position signal output from the position detection device, and outputting a position control signal for applying feedback so that the position error is minimized; and a target speed of the motor. Speed control means for detecting an error between a reference speed signal shown and a rotation speed signal obtained by time-differentiating the rotation position signal, and outputting a speed control signal for applying feedback so that the speed error is minimized; Mixing means for mixing the position control signal and the speed control signal at a predetermined ratio, and controlling the rotational position and / or the rotational speed of the motor by the output of the mixing means. Those configured to.

【0029】本発明のモータ制御装置は、上記の構成に
より、モータの回転速度が比較的低速な場合は、高分解
能にモータの回転位置あるいは回転速度を制御すること
ができ、逆にモータの回転速度が比較的高速な場合にお
いても、高分解能ではないものの誤動作することなくモ
ータの回転位置あるいは回転速度を制御することができ
る。
According to the motor control device of the present invention, when the rotation speed of the motor is relatively low, the rotation position or the rotation speed of the motor can be controlled with high resolution. Even when the speed is relatively high, the rotation position or the rotation speed of the motor can be controlled without malfunction although the resolution is not high.

【0030】[0030]

【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0031】(実施例1)本実施例では、モータの回転
位置を16ビットのディジタル値として検出する位置検
出装置について説明する。図1は本発明の第1の実施例
における位置検出装置の構成図を示すものである。
(Embodiment 1) In this embodiment, a position detecting device for detecting the rotational position of a motor as a 16-bit digital value will be described. FIG. 1 shows a configuration diagram of a position detecting device according to a first embodiment of the present invention.

【0032】図1において、101はモータ、102は
位置信号発生器である。位置信号発生器102は、モー
タ101の回転角度位置に応じて互いの位相が90°異
なる第1,第2の位置信号MR1,MR2を出力する。
本実施例では、一応MR1=cosθ、MR2=sin
θの位相とする。MR1,MR2はモータ101の1回
転当たり、例えば512波発生される。
In FIG. 1, 101 is a motor, and 102 is a position signal generator. The position signal generator 102 outputs first and second position signals MR1 and MR2 whose phases are different from each other by 90 ° according to the rotation angle position of the motor 101.
In this embodiment, MR1 = cos θ and MR2 = sin
θ. MR1 and MR2 generate, for example, 512 waves per rotation of the motor 101.

【0033】103,104は増幅回路であり、位置信
号発生器102から出力される振幅の小さい第1,第2
の位置信号MR1,MR2を以降の各信号処理に十分な
振幅になるように所定のゲインだけ増幅して出力する回
路である。
Reference numerals 103 and 104 denote amplification circuits, which are first and second small amplitude signals output from the position signal generator 102.
Is a circuit that amplifies the position signals MR1 and MR2 by a predetermined gain so as to have an amplitude sufficient for the subsequent signal processing, and outputs the amplified signals.

【0034】破線枠内105は、1回転における回転位
置をディジタル値として出力する位置検出回路であり、
位置信号MR1,MR2の1周期をより細かく分割する
内挿処理回路126(破線枠126内)を包含する。
A position detection circuit 105 for outputting a rotation position in one rotation as a digital value is indicated by reference numeral 105 in the broken line frame.
An interpolation processing circuit 126 (within a broken line frame 126) for finely dividing one cycle of the position signals MR1 and MR2 is included.

【0035】次に、位置検出回路105、内挿処理回路
126の詳細について具体的に説明する。114は、波
形変換回路であり、2つのゼロクロスコンパレータによ
り構成され、信号MR1を信号FG1に、信号MR2を
信号FG2に、それぞれ変換して出力する。信号MR1
あるいはMR2の位相θ(単位はラジアン)を横軸とし
た時の、これらの各信号波形を図3(a)〜(d)に示
す。図3(a)は信号MR1、図3(b)は信号MR
2、図3(c)は信号FG1、図3(d)は信号FG2
である。117は逓倍回路、118は第2のパルス発生
回路、119は切り換え信号発生回路である。図2は、
逓倍回路117、第2のパルス発生回路118、切り換
え信号発生回路119の具体的な回路構成を示したもの
である。図2の中で、201,202,206はDフリ
ップフロップであり、203,204はインバータ、2
05は排他的論理和回路である。
Next, the details of the position detection circuit 105 and the interpolation processing circuit 126 will be specifically described. Reference numeral 114 denotes a waveform conversion circuit which includes two zero-cross comparators, and converts and outputs the signal MR1 to the signal FG1 and the signal MR2 to the signal FG2. Signal MR1
Alternatively, FIGS. 3A to 3D show the respective signal waveforms when the phase θ (unit is radian) of the MR2 is set on the horizontal axis. 3A shows the signal MR1, and FIG. 3B shows the signal MR.
2, FIG. 3 (c) shows the signal FG1, and FIG. 3 (d) shows the signal FG2.
It is. 117 is a frequency multiplier, 118 is a second pulse generator, and 119 is a switching signal generator. FIG.
This shows a specific circuit configuration of the multiplication circuit 117, the second pulse generation circuit 118, and the switching signal generation circuit 119. In FIG. 2, 201, 202, and 206 are D flip-flops, and 203 and 204 are inverters,
05 is an exclusive OR circuit.

【0036】逓倍回路117は、信号FG1,FG2か
ら位相θを1周期の1/4の分解能で検出し7ビットの
信号として出力する回路である。1/4の分解能なので
2ビットで表せるが、内挿処理回路126が位相θを1
28分割し7ビットのデータとして扱うので、これと整
合させるために2ビットの信号を7ビットの信号に変換
して出力する。逓倍回路117の出力する7ビットの信
号の各ビットをB0〜B6(B0が下位)とすると、位
相θ,信号FG1,FG2のレベルと逓倍回路117の
出力信号の各ビットB0〜B6の関係は、(表1)のよ
うになる。
The multiplying circuit 117 is a circuit that detects the phase θ from the signals FG1 and FG2 with a resolution of 1 / of one cycle and outputs it as a 7-bit signal. Since the resolution is 1/4, it can be represented by 2 bits.
Since the data is divided into 28 and handled as 7-bit data, a 2-bit signal is converted into a 7-bit signal and output in order to match this. Assuming that each bit of the 7-bit signal output from the multiplying circuit 117 is B0 to B6 (B0 is lower order), the relationship between the phase θ, the levels of the signals FG1 and FG2 and the respective bits B0 to B6 of the output signal of the multiplying circuit 117 is as follows. , (Table 1).

【0037】[0037]

【表1】 [Table 1]

【0038】第2のパルス発生回路118は、信号FG
1,FG2から第2の桁上げパルス及び第2の桁下げパ
ルスを発生し出力する回路である。120は切り換え指
令回路であり、データレジスタ123,124の出力す
る位置データを時間微分することによりモータ101の
回転速度を検出すると同時に、これを所定の切り換え速
度と比較し、切り換え速度より低ければLレベルの信号
を、切り換え速度より高ければHレベルの信号を切り換
え指令信号CHGとして出力する。切り換え信号発生回
路119は、切り換え指令回路120の出力する切り換
え指令信号CHGを信号FG1の立ち上がりエッジで同
期化して切り換え信号CSGとして出力する。
The second pulse generation circuit 118 outputs the signal FG
1 and a circuit for generating and outputting a second carry pulse and a second carry pulse from FG2. A switching command circuit 120 detects the rotational speed of the motor 101 by time-differentiating the position data output from the data registers 123 and 124, and compares the detected rotational speed with a predetermined switching speed. If the level signal is higher than the switching speed, the H level signal is output as the switching command signal CHG. The switching signal generation circuit 119 synchronizes the switching command signal CHG output from the switching command circuit 120 with the rising edge of the signal FG1, and outputs the same as the switching signal CSG.

【0039】121は、パルス切り換え回路であり、切
り換え信号発生回路119の出力する切り換え信号CS
Gに従って、Lレベルならば、第1のパルス発生回路1
16の出力する第1の桁上げパルス及び第1の桁下げパ
ルスを選択し、Hレベルならば、第2のパルス発生回路
118の出力する第2の桁上げパルス及び第2の桁下げ
パルスを選択して第3の桁上げパルス及び第3の桁下げ
パルスとして出力する。第3の桁上げパルス及び第3の
桁下げパルスはアップダウンカウンタ122にて計数さ
れ、計数値はデータレジスタ123に格納される。
Reference numeral 121 denotes a pulse switching circuit, which is a switching signal CS output from the switching signal generation circuit 119.
If it is at L level according to G, the first pulse generation circuit 1
The first carry pulse and the first carry pulse output by the second pulse generator circuit 118 are selected. Select and output as a third carry pulse and a third carry pulse. The third carry pulse and the third carry pulse are counted by the up / down counter 122, and the count value is stored in the data register 123.

【0040】115は、下位データ切り換え回路であ
り、切り換え信号発生回路119の出力する切り換え信
号CSGに従って、Lレベルならば、内挿処理回路12
6の出力信号を選択し、Hレベルならば、逓倍回路11
7の出力信号を選択して出力する。データレジスタ12
4は、下位データ切り換え回路115の出力信号を格納
する。データレジスタ123,124に格納された値
は、モータ101の回転位置の位置データとして外部に
出力される。
Reference numeral 115 denotes a lower-order data switching circuit, which is in accordance with the switching signal CSG output from the switching signal generating circuit 119, if the L level, the interpolation processing circuit 12
6 is selected and if it is at the H level, the multiplication circuit 11
7 is selected and output. Data register 12
4 stores an output signal of the lower data switching circuit 115. The values stored in the data registers 123 and 124 are output to the outside as position data of the rotational position of the motor 101.

【0041】125は、オフセット検出回路であり、パ
ルス発生回路118の出力する第2の桁上げパルスと第
2の桁下げパルスのどちらかが発生したときに内挿処理
回路126の出力信号を格納し外部に出力する。
Reference numeral 125 denotes an offset detection circuit which stores an output signal of the interpolation processing circuit 126 when either the second carry pulse or the second carry pulse output from the pulse generation circuit 118 is generated. And output to the outside.

【0042】内挿処理回路126については、図10と
ほぼ同一であるが異なる部分のみ説明する。112は遅
延回路であるが、遅延回路112は、入力されたキャリ
ア信号を位相αだけ遅延させて出力する。この出力信号
は、位相検出器113に入力され、波形整形回路110
の出力信号と位相比較される。
The interpolation processing circuit 126 is almost the same as that of FIG. 10, but only different parts will be described. Reference numeral 112 denotes a delay circuit. The delay circuit 112 delays the input carrier signal by a phase α and outputs the delayed carrier signal. This output signal is input to the phase detector 113 and the waveform shaping circuit 110
Is compared with the output signal.

【0043】波形整形回路110の出力信号は、上述し
たようにsin(ωt+θ)となるはずであるが、フィ
ルタ109を始めとする各信号処理の過程において遅延
位相(あるいは遅延時間)が生じるのでこの遅延位相を
βとすると、実際の信号はsin(ωt+θ−β)とな
る。従って、これを第1のキャリア信号であるsinω
tと位相比較すると、位相差は(θ−β)となり位相θ
に対してオフセット値βを生ずる。遅延回路112は、
このオフセット値βを補正するためのものである。遅延
回路112の遅延位相をαとすると、その出力信号はs
in(ωt−α)なので、位相検出器113が検出する
位相は、θ−(β−α)となる。ここで、遅延位相αの
設定値を遅延位相βを補うように設定する。すなわち、
(β−α)<<0とすると、θ−(β−α)≒θとな
り、位相θの検出誤差は小さくなる。
The output signal of the waveform shaping circuit 110 should be sin (ωt + θ) as described above. However, since a delay phase (or delay time) occurs in the process of each signal processing including the filter 109, the output signal becomes sin (ωt + θ). If the delay phase is β, the actual signal is sin (ωt + θ−β). Therefore, this is converted to sinω which is the first carrier signal.
When the phase is compared with t, the phase difference becomes (θ−β) and the phase θ
Produces an offset value β. The delay circuit 112
This is for correcting the offset value β. Assuming that the delay phase of the delay circuit 112 is α, the output signal is s
In (ωt−α), the phase detected by the phase detector 113 is θ− (β−α). Here, the set value of the delay phase α is set so as to supplement the delay phase β. That is,
If (β−α) << 0, θ− (β−α) ≒ θ, and the detection error of the phase θ decreases.

【0044】図4(a)〜(g)は、図1における各部
の信号波形を示すものである。ただし、横軸は位置信号
MR1あるいはMR2の位相θ(単位はラジアン)であ
る。ここで、図4(a)は信号FG1を、図4(b)は
信号FG2を、図4(c)は第2の桁上げパルスを、図
4(d)は第2の桁下げパルスを、図4(e)は第1の
桁上げパルスあるいは第1の桁下げパルスを、図4
(f)と図4(g)は第3の桁上げパルスを示してい
る。ここで、パルスP1,Q1,R1と、パルスP2,
Q2,R2と、パルスP3,Q3,R3は、それぞれモ
ータ101の同一回転位置に対応するパルス群である。
FIGS. 4A to 4G show signal waveforms at various parts in FIG. Here, the horizontal axis is the phase θ (unit is radian) of the position signal MR1 or MR2. 4A shows the signal FG1, FIG. 4B shows the signal FG2, FIG. 4C shows the second carry pulse, and FIG. 4D shows the second carry pulse. FIG. 4 (e) shows the first carry pulse or the first carry pulse in FIG.
(F) and FIG. 4 (g) show the third carry pulse. Here, the pulses P1, Q1, R1 and the pulses P2,
Q2, R2 and pulses P3, Q3, R3 are groups of pulses corresponding to the same rotational position of the motor 101, respectively.

【0045】まず、モータ101が正方向に回転してい
る場合、すなわち位相θが時間の経過とともに増加する
場合について説明する。このとき、第2のパルス発生回
路118は、図4(c)に示すような第2の桁上げパル
スを出力する。このパルスはパルス切り換え回路121
を通してアップダウンカウンタ122において立ち上が
りエッジが計数されることになるが、立ち上がりエッジ
が発生する位相は2nπ(nは整数)となる。仮に、α
=0、−2π<β<θ1 とすると、第1の桁上げパルス
は図4(e)に示すように位相(2nπ+β)において
発生する。
First, the case where the motor 101 is rotating in the forward direction, that is, the case where the phase θ increases with time will be described. At this time, the second pulse generation circuit 118 outputs a second carry pulse as shown in FIG. This pulse is applied to a pulse switching circuit 121
, The rising edge is counted in the up / down counter 122, and the phase at which the rising edge occurs is 2nπ (n is an integer). If α
= 0, -2 <β <θ1, the first carry pulse is generated at the phase (2nπ + β) as shown in FIG.

【0046】ここで、切り換え信号発生回路119の出
力する切り換え信号CSGにより第1の桁上げパルスと
第2の桁上げパルスを切り換える場合を考える。切り換
え信号CSGは信号FG1の立ち上がりエッジで変化す
るので、この場合、位相(2nπ+θ1 )にて変化す
る。モータ101の回転数が高速になり、切り換え指令
回路120の出力する切り換え指令信号CHGがLレベ
ルからHレベルに変化し、それに伴い、切り換え信号C
SGが位相θ1 にてLレベルからHレベルに変化したと
すると、パルス切り換え回路121が出力する第3の桁
上げパルスには、図4(f)に示すようにパルスR2と
パルスP2の両方が含まれることになる。これではアッ
プダウンカウンタ122は2重にパルスを計数すること
になり、計数値はモータ101の正しい回転位置を示さ
なくなる。逆に、モータ101の回転数が低速になり、
切り換え指令回路120の出力する切り換え指令信号C
HGがHレベルからLレベルに変化し、それに伴い、切
り換え信号CSGが位相θ1にてHレベルからLレベル
に変化したとすると、第3の桁上げパルスには、図4
(g)のようにパルスR2とパルスP2の両方とも含ま
れないことになる。これはパルスが抜けたことになり、
この場合もアップダウンカウンタ122の計数値は正し
い回転位置を示さない。
Here, a case is considered where the first carry pulse and the second carry pulse are switched by the switching signal CSG output from the switching signal generating circuit 119. The switching signal CSG changes at the rising edge of the signal FG1, and in this case, changes at the phase (2nπ + θ1). The rotation speed of the motor 101 increases, and the switching command signal CHG output from the switching command circuit 120 changes from the L level to the H level.
Assuming that SG changes from L level to H level at the phase θ1, the third carry pulse output from the pulse switching circuit 121 includes both the pulse R2 and the pulse P2 as shown in FIG. Will be included. In this case, the up / down counter 122 counts the pulses doubly, and the count value does not indicate the correct rotational position of the motor 101. Conversely, the rotation speed of the motor 101 becomes low,
Switching command signal C output from switching command circuit 120
Assuming that HG changes from H level to L level, and accordingly, the switching signal CSG changes from H level to L level at the phase θ 1, the third carry pulse includes the signal shown in FIG.
As shown in (g), neither pulse R2 nor pulse P2 is included. This means that the pulse is missing,
Also in this case, the count value of the up / down counter 122 does not indicate a correct rotational position.

【0047】次に、モータ101が逆方向に回転してい
る場合、すなわち位相θが時間の経過とともに減少する
場合について説明する。図5(a)〜(g)は図4
(a)〜(g)にそれぞれ対応している。ただし、図5
(f)と図5(g)は第3の桁下げパルスである。この
とき、第2のパルス発生回路118は、図5(d)に示
すような第2の桁下げパルスを出力する。このパルスは
パルス切り換え回路121を通してアップダウンカウン
タ122において立ち上がりエッジが計数されることに
なるが、立ち上がりエッジが発生する位相は2nπ(n
は整数)となる。仮に、α=0、θ2<β<+2πとす
ると、第1の桁下げパルスは図5(e)に示すように位
相(2nπ+β)において発生する。
Next, a case where the motor 101 is rotating in the reverse direction, that is, a case where the phase θ decreases with the passage of time will be described. 5 (a) to 5 (g) show FIG.
(A) to (g) respectively. However, FIG.
(F) and FIG. 5 (g) show the third carry pulse. At this time, the second pulse generation circuit 118 outputs a second carry pulse as shown in FIG. The rising edge of this pulse is counted by the up / down counter 122 through the pulse switching circuit 121. The phase at which the rising edge occurs is 2nπ (n
Is an integer). If α = 0 and θ2 <β <+ 2π, the first carry pulse is generated at the phase (2nπ + β) as shown in FIG.

【0048】ここで、上述と同様に、切り換え信号CS
Gにより第1の桁下げパルスと第2の桁下げパルスを切
り換える場合を考える。切り換え信号CSGは信号FG
1の立ち上がりエッジで変化するので、この場合、位相
(2nπ+θ2)にて変化する。モータ101の回転数
が高速になり、切り換え指令回路120の出力する切り
換え指令信号CHGがLレベルからHレベルに変化し、
それに伴い、切り換え信号CSGが位相θ2 にてLレベ
ルからHレベルに変化したとすると、パルス切り換え回
路121が出力する第3の桁下げパルスには、図5
(f)に示すようにパルスR2とパルスQ2の両方が含
まれることになる。これではアップダウンカウンタ12
2は2重にパルスを計数することになり、計数値はモー
タ101の正しい回転位置を示さなくなる。逆に、モー
タ101の回転数が低速になり、切り換え指令回路12
0の出力する切り換え指令信号CHGがHレベルからL
レベルに変化し、それに伴い、切り換え信号CSGが位
相θ2にてHレベルからLレベルに変化したとすると、
第3の桁上げパルスには、図5(g)のようにパルスR
2とパルスQ2の両方とも含まれないことになる。これ
はパルスが抜けたことになり、この場合もアップダウン
カウンタ122の計数値は正しい回転位置を示さない。
Here, as described above, the switching signal CS
Consider a case where G switches between the first carry pulse and the second carry pulse. The switching signal CSG is the signal FG
In this case, it changes at the phase (2nπ + θ2). The number of rotations of the motor 101 increases, and the switching command signal CHG output from the switching command circuit 120 changes from L level to H level,
Accordingly, assuming that the switching signal CSG changes from L level to H level at the phase θ2, the third carry pulse output from the pulse switching circuit 121 includes FIG.
As shown in (f), both the pulse R2 and the pulse Q2 are included. In this case, the up-down counter 12
2 means that the pulses are counted twice, and the counted value does not indicate the correct rotation position of the motor 101. Conversely, the rotation speed of the motor 101 becomes low, and the switching command circuit 12
0 is output from the H level to the L level.
Assuming that the switching signal CSG changes from H level to L level at the phase θ2,
The third carry pulse has a pulse R as shown in FIG.
2 and the pulse Q2 are not included. This means that the pulse has been missed, and the count value of the up / down counter 122 does not indicate the correct rotational position in this case as well.

【0049】特に、切り換え指令信号CHGが、Lレベ
ルからHレベルあるいはHレベルからLレベルへの変化
を複数回繰り返すと、上述のアップダウンカウンタ12
2の計数値の誤差が累積し、位置検出回路105の出力
する位置データには、大きな誤差を生ずることになって
しまう。
In particular, when the switching command signal CHG repeatedly changes from L level to H level or from H level to L level a plurality of times, the up / down counter 12
The error of the count value of 2 is accumulated, and a large error occurs in the position data output from the position detection circuit 105.

【0050】次に、αの値をβを補うように設定し、オ
フセット値(β−α)が、(β−α)<<0とした場合
を考える。図6(a)〜図6(g)は図4(a)〜図4
(g)にそれぞれ対応している。この場合、第1の桁上
げパルスあるいは第1の桁下げパルスは図6(e)に示
すように位相2nπ(nは整数)において発生する。モ
ータ101が正方向あるいは逆方向のいずれの場合にお
いても、また、モータ101の回転数の変化に伴い、切
り換え信号CSGが位相θ1あるいは位相θ2においてL
レベルからHレベルあるいはHレベルからLレベルに変
化した場合のいずれの場合においても、パルス切り換え
回路121が出力する第3の桁上げパルスあるいは第3
の桁下げパルスには、図6(f),図6(g)に示すよ
うにパルスR2とパルスP2(あるいはパルスQ2)の
両方が同時に含まれることも、両方とも含まれないこと
も起きない。従って、桁上げ桁下げ処理が正しく行わ
れ、アップダウンカウンタ122の計数値はモータ10
1の正しい回転位置を示すことになる。
Next, consider the case where the value of α is set to supplement β and the offset value (β-α) is set to (β-α) << 0. 6 (a) to 6 (g) are FIGS. 4 (a) to 4
(G) respectively. In this case, the first carry pulse or the first carry pulse is generated at a phase 2nπ (n is an integer) as shown in FIG. Regardless of whether the motor 101 is moving in the forward direction or the reverse direction, and with the change in the number of revolutions of the motor 101, the switching signal CSG becomes L at the phase θ1 or the phase θ2.
In either case where the level changes from the H level to the H level or from the H level to the L level, the third carry pulse or the third carry pulse output by the pulse switching circuit 121 is output.
6 (f) and FIG. 6 (g), neither the pulse R2 nor the pulse P2 (or the pulse Q2) is included at the same time, or neither is included. . Accordingly, the carry / carry processing is correctly performed, and the count value of the up / down counter 122 is
1 would indicate the correct rotational position.

【0051】実際には、位相βの値はフィルタ109を
通過する信号の周波数によって変化し、さらにフィルタ
109を構成する部品の精度などの要因によりばらつき
を生じることから、オフセット値が(β−α)<<0と
はならない場合がある。しかし、この場合もオフセット
値が、θ1<(β−α)<θ2の範囲に入っていれば、誤
動作することなく、正しく桁上げ桁下げ処理を行うこと
ができる。
In practice, the value of the phase β changes depending on the frequency of the signal passing through the filter 109 and further varies due to factors such as the accuracy of the components constituting the filter 109, so that the offset value is (β−α ) << 0 in some cases. However, also in this case, if the offset value is in the range of θ1 <(β−α) <θ2, the carry-carry processing can be correctly performed without malfunction.

【0052】ただし、このオフセットは内挿処理回路1
26の出力信号にのみ含まれ、一方の逓倍回路117の
出力信号には含まれないため、オフセット値(β−α)
が実用上無視できない値であれば、これを補正する必要
がある。オフセット検出回路125は、このオフセット
値を検出するための回路である。オフセット検出回路1
25は、第2の桁上げパルスと第2の桁下げパルスのど
ちらかが発生した時に、内挿処理回路126の出力信号
を格納するが、第2の桁上げパルスと第2の桁下げパル
スのどちらもθ=0の時に発生するので、この時、内挿
処理回路126の出力信号は、θ−(β−α)=−(β
−α)となり、オフセット検出回路125にオフセット
値(β−α)が格納されることになる。
However, this offset is calculated by the interpolation processing circuit 1
26, but not in the output signal of one of the multiplying circuits 117, the offset value (β−α)
If is a value that cannot be ignored in practical use, it is necessary to correct this. The offset detection circuit 125 is a circuit for detecting the offset value. Offset detection circuit 1
Numeral 25 stores the output signal of the interpolation processing circuit 126 when either the second carry pulse or the second carry pulse is generated, and stores the second carry pulse and the second carry pulse. Are generated when θ = 0, the output signal of the interpolation processing circuit 126 at this time is θ− (β−α) = − (β
−α), and the offset value (β−α) is stored in the offset detection circuit 125.

【0053】これを補正データとして、マイクロプロセ
ッサ(あるいはマイクロコンピュータ)においてソフト
ウェアでオフセット補正手段を構成することにより位置
データに含まれるオフセットを補正することができる。
すなわち、補正データをデータレジスタ123,124
の出力する位置データと同時に取り込み、かつ切り換え
信号CSGのレベルを取り込むことにより下位データ切
り換え回路115がいずれの信号を選択しているかを判
断しながら、補正データを位置データに加算(あるいは
減算)する処理をソフトウェアでプログラムすればよ
い。
Using this as correction data, the offset included in the position data can be corrected by configuring the offset correcting means by software in a microprocessor (or microcomputer).
That is, the correction data is stored in the data registers 123 and 124.
The correction data is added to (or subtracted from) the position data while determining which signal is selected by the lower data switching circuit 115 by simultaneously taking in the position data output from the control circuit and by taking in the level of the switching signal CSG. The processing may be programmed by software.

【0054】なお、本実施例では、マイクロプロセッサ
によりソフトウェアでオフセット補正手段を構成してい
るが、位置検出回路内部においてハードウェアで加算回
路などを設けることにより、オフセット補正手段を構成
してもよい。
In this embodiment, the offset correcting means is constituted by software by a microprocessor, but the offset correcting means may be constituted by providing an adding circuit or the like by hardware in the position detecting circuit. .

【0055】また、内挿処理回路126においては、遅
延回路112を用いてオフセットの補正を行っている
が、遅延回路を設けずに、例えば位相検出回路113の
出力値に加算回路を用いて位相αを加算しても、上述と
同様な動作となる。
In the interpolation processing circuit 126, the offset is corrected by using the delay circuit 112. However, the delay value is not provided, and for example, the output value of the phase detection circuit 113 is added to the output value by using an addition circuit. Even if α is added, the same operation as described above is performed.

【0056】さらに、モータ101が加速して高速に回
転した場合を考える。この場合、内挿処理回路126の
出力する位置信号の位相θ(あるいはθ−(β−α))
については、もはや正しい値を示さなくなる。しかし、
逓倍回路117の出力する値はモータ101が高速に回
転している場合でも、常に位置信号の位相θに対応した
正しい値を出力する。
Further, consider the case where the motor 101 accelerates and rotates at high speed. In this case, the phase θ of the position signal output from the interpolation processing circuit 126 (or θ− (β−α))
No longer shows the correct value. But,
The value output from the multiplying circuit 117 always outputs a correct value corresponding to the phase θ of the position signal even when the motor 101 is rotating at high speed.

【0057】下位データ切り換え回路115は、パルス
切り換え回路121と連動して、モータ101の回転速
度に応じて、位置信号の位相θに対応した信号を切り換
えて出力する回路である。すなわち、モータ101が低
速で回転している時には、位相検出回路113の出力信
号を、モータ101が高速で回転している時には、逓倍
回路117の出力信号を選択して出力するので、下位デ
ータ切り換え回路115は、モータ101の回転速度に
かかわらず常に位置信号の位相θに対応した正しい値を
出力することになる。
The lower data switching circuit 115 is a circuit that, in conjunction with the pulse switching circuit 121, switches and outputs a signal corresponding to the phase θ of the position signal according to the rotation speed of the motor 101. That is, when the motor 101 is rotating at a low speed, the output signal of the phase detection circuit 113 is selected and when the motor 101 is rotating at a high speed, the output signal of the multiplication circuit 117 is selected and output. The circuit 115 always outputs a correct value corresponding to the phase θ of the position signal regardless of the rotation speed of the motor 101.

【0058】なお、逓倍回路117及び下位データ切り
換え回路115の構成を省略し、内挿処理回路126の
出力信号をデータレジスタ124に直接入力する構成も
考えられる。この場合、位置信号の1周期より細かい位
置については、正しく検出できないが、桁上げ桁下げ処
理は正しく行われるので位置信号の1周期より大きい位
置については、正しく検出できる。
It is to be noted that the configuration of the multiplication circuit 117 and the lower data switching circuit 115 may be omitted, and the output signal of the interpolation processing circuit 126 may be directly input to the data register 124. In this case, a position finer than one cycle of the position signal cannot be correctly detected, but a carry-carrying process is correctly performed, so that a position larger than one cycle of the position signal can be correctly detected.

【0059】また、本実施例では切り換え指令回路12
0をハードウェアで構成しているが、例えば、データレ
ジスタ123,124の出力する位置データを外部のマ
イクロプロセッサで取り込み、マイクロプロセッサ内部
において取り込んだ位置データを時間微分して移動速度
に変換し、所定の切り換え速度と比較して、その大小に
より切り換え指令信号を切り換え信号発生回路119に
出力しても上述と同様の動作が可能である。
In the present embodiment, the switching command circuit 12
0 is configured by hardware. For example, the position data output from the data registers 123 and 124 is fetched by an external microprocessor, and the position data fetched in the microprocessor is time-differentiated and converted into a moving speed. Compared with a predetermined switching speed, the same operation as described above is possible even if a switching command signal is output to the switching signal generation circuit 119 depending on the magnitude of the switching speed.

【0060】以上のように本実施例によれば、モータが
比較的低速で回転している場合には、内挿処理回路の働
きにより高分解能の位置検出が可能であり、比較的高速
で回転している場合においても、分解能は低下するが誤
動作することなく正しく回転位置を検出することが可能
である。
As described above, according to this embodiment, when the motor is rotating at a relatively low speed, the position of a high resolution can be detected by the operation of the interpolation processing circuit, and the rotation at a relatively high speed can be performed. In this case, the rotational position can be correctly detected without malfunction although the resolution is reduced.

【0061】(実施例2)図7は本発明の第2の実施例
における位置検出装置の構成図を示すものである。図7
に示す本発明の第2の実施例の位置検出装置おいては、
図1に示す本発明の第1の実施例の位置検出装置を構成
する各構成要素は共通しており、図7においては図1よ
りも構成する構成要素の数が少なくなっている。また、
図1と共通する構成要素については同一図番を付し、そ
の説明を省略する。以下、異なる構成についてのみ説明
する。
(Embodiment 2) FIG. 7 shows a configuration diagram of a position detecting device according to a second embodiment of the present invention. FIG.
In the position detecting device according to the second embodiment of the present invention shown in FIG.
The components constituting the position detecting device of the first embodiment of the present invention shown in FIG. 1 are common, and the number of components constituting FIG. 7 is smaller than that of FIG. Also,
Components common to those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. Hereinafter, only different configurations will be described.

【0062】下位データ切り換え回路115は、切り換
え指令回路120の出力する切り換え指令信号CHGを
切り換え信号CSGとして、この信号のレベルに従っ
て、内挿処理回路126の出力信号と、逓倍回路117
の出力信号を切り換えて出力する。第1のパルス発生回
路116は下位データ切り換え回路115の出力信号か
ら、上述の本発明の第1の実施例と同様に第1の桁上げ
パルス及び第1の桁下げパルスを生成し出力する。アッ
プダウンカウンタ122は、前記第1の桁上げパルス及
び第1の桁下げパルスを計数してデータレジスタ123
に出力する。
The lower data switching circuit 115 uses the switching command signal CHG output from the switching command circuit 120 as a switching signal CSG and outputs the output signal of the interpolation processing circuit 126 and the multiplication circuit 117 according to the level of this signal.
The output signal is switched and output. The first pulse generating circuit 116 generates and outputs a first carry pulse and a first carry pulse from the output signal of the lower data switching circuit 115 in the same manner as in the above-described first embodiment of the present invention. The up / down counter 122 counts the first carry pulse and the first carry pulse and counts the data register 123
Output to

【0063】図8は、図7における各信号の波形を示し
たものである。ただし、横軸は位置信号MR1あるいは
MR2の位相θである。ここで、図8(a)は信号FG
1を、図8(b)は信号FG2を、図8(c)は逓倍回
路117の出力信号を、図8(d)は内挿処理回路12
6の出力信号を、図8(e)は下位データ切り換え回路
の出力信号を、図8(f)と図8(g)はそれぞれ第1
のパルス発生回路116の出力する第1の桁上げパルス
及び第1の桁下げパルスを示している。なお、ここで図
8(c),(d),(e)に示す各信号は桁上げ桁下げ
処理に必要な上位2ビットを2進数で示している(左側
が上位)。
FIG. 8 shows the waveform of each signal in FIG. Here, the horizontal axis is the phase θ of the position signal MR1 or MR2. Here, FIG. 8A shows the signal FG.
8 (b) shows the signal FG2, FIG. 8 (c) shows the output signal of the multiplication circuit 117, and FIG.
8 (e) shows the output signal of the lower data switching circuit, and FIG. 8 (f) and FIG.
5 shows a first carry pulse and a first carry pulse output from the pulse generation circuit 116 of FIG. Here, the signals shown in FIGS. 8C, 8D, and 8E indicate the upper two bits required for carry-carry processing by a binary number (the upper left is the upper one).

【0064】いま、内挿処理回路126の出力信号に含
まれるオフセットを上述と同様に(β−α)とすると、
内挿処理回路126の出力信号は、図8(d)に示すよ
うに、図8(c)の逓倍回路117の出力信号に対して
(β−α)だけ位相がずれた信号となっている。モータ
101は正方向に回転している、すなわち位相θが時間
の経過とともに増加しているとする。ここで、0<γ<
(β−α)<+π/2として、モータ101の回転数の
変化に伴い、切り換え信号CSGが位相γにおいてHレ
ベルからLレベルに変化し、下位データ切り換え回路1
15が逓倍回路117の出力信号から内挿処理回路12
6の出力信号に切り換えたとする。この時、下位データ
切り換え回路115の出力信号は図8(e)に示すよう
に変化する。第1のパルス発生回路116は、図8
(f)に示すような第1の桁上げパルスと、図8(g)
に示すような桁下げパルスを出力する。
Now, assuming that the offset included in the output signal of the interpolation processing circuit 126 is (β−α) as described above,
As shown in FIG. 8D, the output signal of the interpolation processing circuit 126 is a signal whose phase is shifted by (β−α) with respect to the output signal of the multiplication circuit 117 of FIG. 8C. . It is assumed that the motor 101 is rotating in the forward direction, that is, the phase θ is increasing with time. Here, 0 <γ <
As (β−α) <+ π / 2, the switching signal CSG changes from the H level to the L level in the phase γ as the rotation speed of the motor 101 changes, and the lower data switching circuit 1
Reference numeral 15 denotes the interpolation processing circuit 12 based on the output signal of the multiplication circuit 117.
It is assumed that the output signal is switched to the output signal No. 6. At this time, the output signal of the lower data switching circuit 115 changes as shown in FIG. The first pulse generation circuit 116 is configured as shown in FIG.
FIG. 8 (g) shows a first carry pulse as shown in FIG.
A carry pulse as shown in is output.

【0065】図8(f),図8(g)において、パルス
P2とS2、あるいはパルスR2とS2は、アップダウ
ンカウンタ122において互いに打ち消し合うように作
用するので、結果としてアップダウンカウンタ122の
計数値は、モータ101の位置信号MR1,MR2の1
周期より大きい回転位置を正しく示すことになる。ま
た、モータ101が逆方向に回転している場合、あるい
は切り換え信号CSGがLレベルからHレベルに変化し
た場合のいずれの場合においても、上述と同様の結果と
なる。
In FIGS. 8 (f) and 8 (g), the pulses P2 and S2 or the pulses R2 and S2 act so as to cancel each other out in the up / down counter 122. The numerical value is 1 of the position signals MR1 and MR2 of the motor 101.
A rotation position larger than the period will be correctly indicated. In addition, the same result as described above is obtained when the motor 101 is rotating in the reverse direction or when the switching signal CSG changes from L level to H level.

【0066】ただし、オフセット値(β−α)は、−π
/2<(β−α)<+π/2の範囲に入っていない場合
は、第1の桁上げパルスあるいは第1の桁下げパルスの
発生の仕方が異なるのでアップダウンカウンタ122の
計数値は上述のような正しい計数値を示すとは限らな
い。
However, the offset value (β−α) is −π
If the value does not fall within the range of / 2 <(β−α) <+ π / 2, the method of generating the first carry pulse or the first carry pulse is different. Does not necessarily indicate a correct count value.

【0067】このように、下位データ切り換え回路11
5がモータ101の回転速度に応じて信号を切り換えて
出力した場合でも、誤動作することなく桁上げ桁下げ処
理が行われ、データレジスタ123,124の出力信号
はモータ101の回転位置を正しく示すことになる。
As described above, the lower data switching circuit 11
Even if 5 outputs a signal switched according to the rotation speed of the motor 101, carry-down processing is performed without malfunction and the output signals of the data registers 123 and 124 correctly indicate the rotation position of the motor 101. become.

【0068】また、本発明の第2の実施例においても、
本発明の第1の実施例と同様に第2のパルス発生回路1
18、オフセット検出回路125とオフセット補正手段
を備えることにより、内挿処理回路126の出力信号に
含まれるオフセットを補正することができる。
Also, in the second embodiment of the present invention,
Second pulse generating circuit 1 as in the first embodiment of the present invention.
18. By providing the offset detection circuit 125 and the offset correction means, the offset included in the output signal of the interpolation processing circuit 126 can be corrected.

【0069】以上のように本実施例によれば、第1の実
施例と同様に、モータが比較的低速で回転している場合
には、内挿処理回路の働きにより高分解能の位置検出が
可能であり、比較的高速で回転している場合において
も、分解能は低下するが誤動作することなく正しく回転
位置を検出することが可能である。
As described above, according to this embodiment, as in the first embodiment, when the motor is rotating at a relatively low speed, the position of high resolution can be detected by the operation of the interpolation processing circuit. It is possible, and even when rotating at a relatively high speed, the rotational position can be correctly detected without malfunction although the resolution is reduced.

【0070】なお、本発明の第2の実施例においては、
第1の実施例と比較して、その位置検出の機能あるいは
性能に関しては実質的に同等であるが、構成要素の数は
より少なくなっており、位置検出回路全体の回路規模を
より小さくすることができる。
In the second embodiment of the present invention,
Compared to the first embodiment, the position detection function or performance is substantially the same, but the number of components is smaller and the circuit size of the entire position detection circuit is smaller. Can be.

【0071】また、本実施例においては回転型のモータ
の位置検出について説明したが、直線型のモータ(リニ
アモータ)などについても同様にその位置検出に応用す
ることができる。
In this embodiment, the position detection of a rotary motor has been described. However, a linear motor (linear motor) can be similarly applied to the position detection.

【0072】次に本発明のモータ制御装置について、図
面を参照しながら説明する。図9は本発明の実施例にお
けるモータ制御装置の全体の構成図を示すものである。
Next, a motor control device according to the present invention will be described with reference to the drawings. FIG. 9 shows an overall configuration diagram of a motor control device according to the embodiment of the present invention.

【0073】図9において、モータ101、位置信号発
生器102、増幅回路103,104、位置検出回路1
05については、図1と同一の構成であるため、その説
明を省略する。また、破線枠内901は、上述の本発明
の位置検出装置である。
In FIG. 9, a motor 101, a position signal generator 102, amplification circuits 103 and 104, a position detection circuit 1
05 has the same configuration as that of FIG. 1, and a description thereof will be omitted. The area 901 inside the broken line is the above-described position detecting device of the present invention.

【0074】破線枠内902は、マイクロプロセッサに
よりソフトウェア的に処理される部分を示す。910は
オフセット補正手段であり、位置検出回路105の出力
する切り換え信号のレベルに応じて、位置検出回路10
5の出力する位置データに補正データを加算して回転位
置信号として出力する。905は基準速度信号発生手段
であり、モータ101の目標速度を示す基準速度信号を
出力する。906は積分手段であり、基準速度信号発生
手段905の出力する基準速度信号を時間積分すること
により、モータ101の目標位置を示す基準位置信号を
生成して出力する。907は速度制御手段であり、基準
速度信号とオフセット補正手段910の出力する回転位
置信号を時間微分して得られる回転速度信号を比較し、
その速度誤差に応じた速度制御信号を出力する。908
は位置制御手段であり、基準位置信号とオフセット補正
手段910の出力する回転位置信号を比較し、その位置
誤差に応じた位置制御信号を出力する。
A portion 902 in a broken line frame indicates a portion processed by software by the microprocessor. Reference numeral 910 denotes an offset correction unit, which determines the position of the position detection circuit 10 according to the level of the switching signal output from the position detection circuit 105.
The correction data is added to the position data output from No. 5 and output as a rotation position signal. Reference numeral 905 denotes a reference speed signal generating unit that outputs a reference speed signal indicating the target speed of the motor 101. Reference numeral 906 denotes an integration unit that generates and outputs a reference position signal indicating a target position of the motor 101 by time-integrating the reference speed signal output from the reference speed signal generation unit 905. Reference numeral 907 denotes a speed control unit that compares a reference speed signal with a rotation speed signal obtained by time-differentiating a rotation position signal output from the offset correction unit 910,
A speed control signal corresponding to the speed error is output. 908
Is a position control means for comparing the reference position signal with the rotational position signal output from the offset correction means 910 and outputting a position control signal corresponding to the position error.

【0075】速度誤差に応じた速度制御信号と位置誤差
に応じた位置制御信号は、混合手段909にて所定の比
率で加算される。混合手段909の出力は、D/Aコン
バータ902を介して駆動回路903に入力され、モー
タ101は上述の位置誤差あるいは速度誤差が最小にな
るように、回転位置あるいは回転速度が制御される。
The speed control signal corresponding to the speed error and the position control signal corresponding to the position error are added by the mixing means 909 at a predetermined ratio. The output of the mixing means 909 is input to a drive circuit 903 via a D / A converter 902, and the rotation position or rotation speed of the motor 101 is controlled so that the above-described position error or speed error is minimized.

【0076】以上のように構成された本発明のモータ制
御装置においては、位置検出装置901はモータ101
の回転速度にかかわらず、誤動作せずに正しい回転位置
に対応する回転位置信号を出力するので、モータ101
は停止から比較的低い回転速度まではモータ101の回
転位置あるいは回転速度を高分解能に制御することがで
きるだけでなく、高速回転においても回転位置あるいは
回転速度を目標位置あるいは目標速度とずれることなく
制御することができる。
In the motor control device of the present invention configured as described above, the position detecting device 901 is
Irrespective of the rotation speed of the motor 101, a rotation position signal corresponding to a correct rotation position is output without malfunction.
Can control the rotation position or rotation speed of the motor 101 from stop to a relatively low rotation speed with high resolution, and also control the rotation position or rotation speed without deviation from the target position or target speed even at high speed rotation. can do.

【0077】[0077]

【発明の効果】以上のように本発明の位置検出装置にお
いては、以下の効果を得ることができる。
As described above, the position detecting device of the present invention has the following effects.

【0078】請求項1記載の発明によれば、物体の移動
速度が比較的低速な場合は、高分解能に物体の位置を検
出することができ、逆に物体の移動速度が比較的高速な
場合においても、位置信号の1周期より大きい物体の位
置を正しく検出することができる。
According to the first aspect of the present invention, when the moving speed of the object is relatively low, the position of the object can be detected with high resolution. Conversely, when the moving speed of the object is relatively high, Also, the position of the object larger than one cycle of the position signal can be correctly detected.

【0079】請求項2記載の発明によれば、物体の移動
速度が比較的低速な場合は、上述の請求項1記載の発明
と同様に高分解能に物体の位置を検出することができ、
逆に物体の移動速度が比較的高速な場合においても、位
置信号の1周期の1/4の分解能で物体の位置を正しく
検出することができる。
According to the second aspect of the present invention, when the moving speed of the object is relatively low, the position of the object can be detected with high resolution as in the first aspect of the present invention.
Conversely, even when the moving speed of the object is relatively high, the position of the object can be correctly detected with a resolution of 1/4 of one cycle of the position signal.

【0080】請求項3記載の発明によれば、上述の請求
項2記載の発明と同様に、物体の移動速度が比較的低速
な場合は、高分解能に物体の位置を検出することがで
き、逆に物体の移動速度が比較的高速な場合において
も、位置信号の1周期の1/4の分解能で物体の位置を
正しく検出することができる。さらに、請求項2記載の
発明よりも小規模の回路で構成することができる。
According to the third aspect of the present invention, similarly to the second aspect of the present invention, when the moving speed of the object is relatively low, the position of the object can be detected with high resolution. Conversely, even when the moving speed of the object is relatively high, the position of the object can be correctly detected with a resolution of 1/4 of one cycle of the position signal. Further, the circuit can be constituted by a circuit smaller than that of the second aspect.

【0081】請求項6記載の発明によれば、移動速度が
比較的低速な場合と比較的高速な場合のどちらにおいて
も、検出した物体の位置の信号にオフセットを含むこと
なく、正しく物体の位置を検出することができる。
According to the sixth aspect of the present invention, the detected position signal of the object is correctly included in both the case where the moving speed is relatively low and the case where the moving speed is relatively high, without including an offset in the detected position signal of the object. Can be detected.

【0082】請求項8記載の発明によれば、モータの回
転速度が比較的低速な場合は、高分解能にモータの回転
位置あるいは回転速度を制御することができ、逆にモー
タの回転速度が比較的高速な場合においても、高分解能
ではないものの誤動作することなくモータの回転位置あ
るいは回転速度を制御することができる。
According to the present invention, when the rotation speed of the motor is relatively low, the rotation position or rotation speed of the motor can be controlled with high resolution. Even at a high speed, the rotational position or the rotational speed of the motor can be controlled without malfunction although the resolution is not high.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例における位置検出装置の
構成図
FIG. 1 is a configuration diagram of a position detection device according to a first embodiment of the present invention.

【図2】図1に示す第2のパルス発生回路、逓倍回路、
切り換え信号発生回路の回路図
FIG. 2 shows a second pulse generation circuit, a multiplication circuit,
Circuit diagram of switching signal generation circuit

【図3】図1に示す波形変換回路の動作説明図FIG. 3 is an operation explanatory diagram of the waveform conversion circuit shown in FIG. 1;

【図4】本発明の第1の実施例における位置検出装置の
動作説明図
FIG. 4 is an explanatory diagram of an operation of the position detecting device according to the first embodiment of the present invention.

【図5】本発明の第1の実施例における位置検出装置の
動作説明図
FIG. 5 is an explanatory diagram of the operation of the position detecting device according to the first embodiment of the present invention.

【図6】本発明の第1の実施例における位置検出装置の
動作説明図
FIG. 6 is an explanatory diagram of an operation of the position detecting device according to the first embodiment of the present invention.

【図7】本発明の第2の実施例における位置検出装置の
構成図
FIG. 7 is a configuration diagram of a position detection device according to a second embodiment of the present invention.

【図8】本発明の第2の実施例における位置検出装置の
動作説明図
FIG. 8 is a diagram illustrating the operation of the position detecting device according to the second embodiment of the present invention.

【図9】本発明の実施例におけるモータ制御装置の構成
FIG. 9 is a configuration diagram of a motor control device according to an embodiment of the present invention.

【図10】従来の位置検出装置の構成図FIG. 10 is a configuration diagram of a conventional position detection device.

【符号の説明】[Explanation of symbols]

101 モータ 102 位置信号発生器 103,104 増幅回路 105 位置検出回路 106,107 乗算回路 108 加算回路 109 フィルタ 110 波形整形回路 111 キャリア信号発生回路 112 遅延回路 113 位相検出器 114 波形変換回路 115 下位データ切り換え回路 116 第1のパルス発生回路 117 逓倍回路 118 第2のパルス発生回路 119 切り換え信号発生回路 120 切り換え指令回路 121 パルス切り換え回路 122 アップダウンカウンタ 123,124 データレジスタ 125 オフセット検出回路 126 内挿処理回路 907 速度制御手段 908 位置制御手段 909 混合手段 910 オフセット補正手段 Reference Signs List 101 Motor 102 Position signal generator 103, 104 Amplification circuit 105 Position detection circuit 106, 107 Multiplication circuit 108 Addition circuit 109 Filter 110 Waveform shaping circuit 111 Carrier signal generation circuit 112 Delay circuit 113 Phase detector 114 Waveform conversion circuit 115 Lower data switching Circuit 116 First pulse generation circuit 117 Multiplication circuit 118 Second pulse generation circuit 119 Switching signal generation circuit 120 Switching command circuit 121 Pulse switching circuit 122 Up / down counter 123, 124 Data register 125 Offset detection circuit 126 Interpolation processing circuit 907 Speed control means 908 Position control means 909 Mixing means 910 Offset correction means

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H02P 5/00 H02P 5/00 R ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code FI H02P 5/00 H02P 5/00 R

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】物体の位置に応じた互いに位相差の異なる
第1及び第2の位置信号を出力する位置信号発生器と、
前記第1及び第2の位置信号の1周期より細かい前記物
体の位置を検出する内挿処理回路と、前記内挿処理回路
の出力する信号から第1の桁上げパルス及び第1の桁下
げパルスを発生し出力する第1のパルス発生回路と、前
記第1及び第2の位置信号をそれぞれ方形波に変換して
出力する波形変換回路と、前記波形変換回路の出力信号
より第2の桁上げパルス及び第2の桁下げパルスを発生
し出力する第2のパルス発生回路と、前記第1の桁上げ
パルス及び第1の桁下げパルスと、前記第2の桁上げパ
ルス及び第2の桁下げパルスとを前記物体の移動速度に
応じて、前記第1あるいは第2の位置信号の所定の位相
において切り換えるパルス切り換え回路と、前記パルス
切り換え回路の出力する第3の桁上げパルス及び第3の
桁下げパルスをそれぞれ計数し前記第1及び第2の位置
信号の1周期より大きい前記物体の位置として出力する
アップダウンカウンタとを備えた位置検出装置。
1. A position signal generator that outputs first and second position signals having different phase differences according to the position of an object,
An interpolation processing circuit for detecting the position of the object finer than one cycle of the first and second position signals, and a first carry pulse and a first carry pulse from a signal output from the interpolation processing circuit A first pulse generation circuit for generating and outputting a signal, a waveform conversion circuit for converting the first and second position signals into a square wave and outputting the same, and a second carry from the output signal of the waveform conversion circuit. A second pulse generating circuit for generating and outputting a pulse and a second carry pulse; the first carry pulse and the first carry pulse; and the second carry pulse and the second carry A pulse switching circuit for switching a pulse at a predetermined phase of the first or second position signal in accordance with the moving speed of the object, a third carry pulse and a third digit output from the pulse switch circuit Apply a lowering pulse Position detecting device and a up-down counter which outputs respective counts as the position of one period is greater than the object of the first and second position signals.
【請求項2】波形変換回路の出力する2相の信号より第
1及び第2の位置信号の1周期の1/4の分解能で物体
の位置を検出する逓倍回路と、前記逓倍回路の出力信号
と内挿処理回路の出力信号とを、パルス切り換え回路と
連動して切り換えて出力する下位データ切り換え回路と
を備えた請求項1記載の位置検出装置。
2. A multiplying circuit for detecting the position of an object with a resolution of 1/4 of one cycle of the first and second position signals from a two-phase signal output from the waveform converting circuit, and an output signal of the multiplying circuit. 2. The position detecting device according to claim 1, further comprising a lower data switching circuit for switching and outputting an output signal of the interpolation processing circuit in conjunction with the pulse switching circuit.
【請求項3】物体の位置に応じた互いに位相差の異なる
第1及び第2の位置信号を出力する位置信号発生器と、
前記第1及び第2の位置信号の1周期より細かい前記物
体の位置を検出する内挿処理回路と、前記第1及び第2
の位置信号をそれぞれ方形波に変換して出力する波形変
換回路と、前記波形変換回路の出力する2相の信号より
第1及び第2の位置信号の1周期の1/4の分解能で物
体の位置を検出する逓倍回路と、前記内挿処理回路の出
力信号と前記逓倍回路の出力信号とを前記物体の移動速
度に応じて、切り換えて出力する下位データ切り換え回
路と、前記下位データ切り換え回路の出力する信号から
第1の桁上げパルス及び第1の桁下げパルスを発生し出
力する第1のパルス発生回路と、前記第1のパルス発生
回路の出力する第1の桁上げパルス及び第1の桁下げパ
ルスをそれぞれ計数し前記第1及び第2の位置信号の1
周期より大きい前記物体の位置として出力するアップダ
ウンカウンタとを備えた位置検出装置。
3. A position signal generator for outputting first and second position signals having different phase differences from each other according to the position of an object;
An interpolation processing circuit for detecting a position of the object finer than one cycle of the first and second position signals;
And a waveform conversion circuit for converting each of the position signals into a square wave and outputting the square signal. A multiplying circuit for detecting a position, a lower data switching circuit for switching and outputting an output signal of the interpolation circuit and an output signal of the multiplying circuit according to the moving speed of the object, and a lower data switching circuit. A first pulse generation circuit that generates and outputs a first carry pulse and a first carry pulse from a signal to be output, and a first carry pulse and a first carry pulse that are output from the first pulse generation circuit. The carry pulse is counted, and 1 of the first and second position signals is counted.
A position detection device comprising: an up / down counter that outputs the position of the object longer than a period.
【請求項4】内挿処理回路が、第1及び第2の位置信号
より周波数が高くかつ互いに位相が異なる第1及び第2
のキャリア信号を発生させる手段と、第1及び第2の位
置信号により第1及び第2のキャリア信号をそれぞれ変
調する手段と、変調された各信号を加算する手段と、加
算された信号と前記第1または第2のキャリア信号との
位相差を検出する位相検出手段を備え、前記位相検出手
段の出力信号を位置検出器の第1あるいは第2の信号の
1周期より細かい物体の位置として出力する請求項1か
ら3のいずれか1項に記載の位置検出装置。
4. An interpolation processing circuit comprising: a first and a second position signal having a frequency higher than that of the first and second position signals and having different phases from each other;
Means for generating a carrier signal, means for modulating the first and second carrier signals respectively with the first and second position signals, means for adding each modulated signal, Phase detecting means for detecting a phase difference from the first or second carrier signal, and outputting an output signal of the phase detecting means as a position of an object finer than one cycle of the first or second signal of the position detector. The position detection device according to any one of claims 1 to 3.
【請求項5】内挿処理回路が、内挿処理回路の出力信号
に含まれるオフセットを補正する手段を備えた請求項4
記載の位置検出装置。
5. An interpolation processing circuit comprising means for correcting an offset included in an output signal of the interpolation processing circuit.
The position detecting device as described in the above.
【請求項6】波形変換回路の出力信号より第2の桁上げ
パルス及び第2の桁下げパルスを発生し出力する第2の
パルス発生回路と、第2の桁上げパルス及び第2の桁下
げパルスの発生時に内挿処理回路の出力信号を格納する
ことにより内挿処理回路の出力信号に含まれるオフセッ
トを検出するオフセット検出回路と、前記オフセット検
出回路の出力信号により内挿処理回路の出力信号に含ま
れるオフセットを補正するオフセット補正手段とを備え
た請求項1から5のいずれか1項に記載の位置検出装
置。
6. A second pulse generating circuit for generating and outputting a second carry pulse and a second carry pulse from an output signal of the waveform conversion circuit, and a second carry pulse and a second carry. An offset detection circuit that detects an offset included in the output signal of the interpolation processing circuit by storing an output signal of the interpolation processing circuit when a pulse is generated, and an output signal of the interpolation processing circuit based on the output signal of the offset detection circuit The position detecting device according to any one of claims 1 to 5, further comprising: an offset correcting unit configured to correct an offset included in the position detecting unit.
【請求項7】位置信号発生器は、物体と一体に移動する
多極着磁された永久磁石と、前記永久磁石の近傍に設置
され、物体の位に応じた前記永久磁石による磁力の変化
を電気信号に変換する磁電変換素子で構成された請求項
1から6のいずれか1項に記載の位置検出装置。
7. A position signal generator, comprising: a multipolar magnetized permanent magnet which moves integrally with an object; and a position signal generator which is installed near the permanent magnet and controls a change in magnetic force by the permanent magnet according to the position of the object. The position detecting device according to any one of claims 1 to 6, comprising a magnetoelectric conversion element that converts the electric signal into an electric signal.
【請求項8】モータの回転位置を検出する位置検出装置
と、前記モータの目標位置を示す基準位置信号と前記位
置検出装置の出力する回転位置信号との誤差を検出し、
その位置誤差が最小になるように帰還をかけるための位
置制御信号を出力する位置制御手段と、前記モータの目
標速度を示す基準速度信号と前記回転位置信号を時間微
分して得られる回転速度信号との誤差を検出し、その速
度誤差が最小になるように帰還をかけるための速度制御
信号を出力する速度制御手段と、前記位置制御信号と前
記速度制御信号とを所定の比率で混合する混合手段とを
備え、前記混合手段の出力により前記モータの回転位置
及び回転速度の両方あるいはいずれか一方を制御するよ
うに構成したモータ制御装置。
8. A position detection device for detecting a rotation position of a motor, and an error between a reference position signal indicating a target position of the motor and a rotation position signal output from the position detection device,
Position control means for outputting a position control signal for performing feedback so that the position error is minimized; a reference speed signal indicating a target speed of the motor; and a rotation speed signal obtained by time differentiating the rotation position signal. Speed control means for detecting a difference between the position control signal and the speed control signal at a predetermined ratio, and outputting a speed control signal for performing feedback so as to minimize the speed error. Means for controlling the rotational position and / or the rotational speed of the motor based on the output of the mixing means.
【請求項9】位置検出装置に請求項1から7のいずれか
1項の位置検出装置を備えた請求項8記載の制御装置。
9. The control device according to claim 8, wherein the position detection device includes the position detection device according to any one of claims 1 to 7.
JP10006680A 1997-02-06 1998-01-16 Position sensor and motor controller Pending JPH10281809A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10006680A JPH10281809A (en) 1997-02-06 1998-01-16 Position sensor and motor controller

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2353297 1997-02-06
JP9-23532 1997-02-06
JP10006680A JPH10281809A (en) 1997-02-06 1998-01-16 Position sensor and motor controller

Publications (1)

Publication Number Publication Date
JPH10281809A true JPH10281809A (en) 1998-10-23

Family

ID=26340879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10006680A Pending JPH10281809A (en) 1997-02-06 1998-01-16 Position sensor and motor controller

Country Status (1)

Country Link
JP (1) JPH10281809A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285184B1 (en) 1998-02-27 2001-09-04 Kabushiki Kaisya Tokyo Kakai Speed and position signal generator
JP2005141343A (en) * 2003-11-05 2005-06-02 Yaskawa Electric Corp Positioning controller
WO2005071423A1 (en) * 2004-01-23 2005-08-04 Toshiba Elevator Kabushiki Kaisha Rotation detection device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285184B1 (en) 1998-02-27 2001-09-04 Kabushiki Kaisya Tokyo Kakai Speed and position signal generator
JP2005141343A (en) * 2003-11-05 2005-06-02 Yaskawa Electric Corp Positioning controller
JP4492095B2 (en) * 2003-11-05 2010-06-30 株式会社安川電機 Positioning control device
WO2005071423A1 (en) * 2004-01-23 2005-08-04 Toshiba Elevator Kabushiki Kaisha Rotation detection device
US7357041B2 (en) 2004-01-23 2008-04-15 Toshiba Elevator Kabushiki Kaisha Rotation detection device
KR100823770B1 (en) * 2004-01-23 2008-04-21 도시바 엘리베이터 가부시키가이샤 Rotation detection device

Similar Documents

Publication Publication Date Title
JP5173962B2 (en) Resolver / digital conversion apparatus and resolver / digital conversion method
US9182251B2 (en) Angle detector and motor drive controller
JPS62162968A (en) Speed detecting device
US5739659A (en) Position detecting apparatus and method therefor
JPH09121584A (en) Device for detecting position of magnetic pole and device for driving brushless dc motor using it
JP2015208121A (en) Signal amplification device and phase detector having the same, and motor drive controller
US9473054B2 (en) Angle detection apparatus, motor driving control apparatus and angle detection method
JP6205683B2 (en) Rotation angle detection device, image processing device, and rotation angle detection method
US20180023975A1 (en) Method of Determining A Direction of Rotation and Valid Transitions of Quadrature Pulses
JPH10281809A (en) Position sensor and motor controller
Karabeyli et al. Enhancing the accuracy for the open-loop resolver to digital converters
JP2000337924A (en) R/d converter
JPH0835857A (en) Method for detecting angle of rotation
JP7108231B2 (en) Rotation angle detector and motor drive system
JP3949134B2 (en) Stepping motor control device
JP3302865B2 (en) Motor speed detector
JP3337014B2 (en) Position signal detector
JP4201886B2 (en) DC brushless motor speed control device
JP3553861B2 (en) Digital input signal duty ratio detection circuit
US8957620B2 (en) Motor control apparatus, motor control method, motor system, and computer-readable medium
JP2001136776A (en) Detection device for magnetic-pole position and drive device for brushless dc motor using the same
KR100630991B1 (en) Compensation apparatus for initial electric angle of permanent magnet type synchronous motor
JP2008220069A (en) Control device of motor
JP3982766B2 (en) Stepping motor control device
JP3584622B2 (en) Motor control device