JPH10228415A - Memory i/f controller - Google Patents

Memory i/f controller

Info

Publication number
JPH10228415A
JPH10228415A JP4715797A JP4715797A JPH10228415A JP H10228415 A JPH10228415 A JP H10228415A JP 4715797 A JP4715797 A JP 4715797A JP 4715797 A JP4715797 A JP 4715797A JP H10228415 A JPH10228415 A JP H10228415A
Authority
JP
Japan
Prior art keywords
memory
data
standby number
control device
extended
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4715797A
Other languages
Japanese (ja)
Inventor
Yoriyasu Ito
順康 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP4715797A priority Critical patent/JPH10228415A/en
Publication of JPH10228415A publication Critical patent/JPH10228415A/en
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To set a standby number of a CPU to meet an access time of each memory and to use the memory by setting a standby number at the time of access in each extension memory area and changing standby numbers in a read/write cycle in accordance with a set standby number. SOLUTION: Read/write of internal memory that is preliminarily included in a system is checked. If a RAM module is mounted on an extension RAM slot, the level of a sense signal for access time identification is examined. A printer controlling part 1000 starts graphic display processing when the start of a system and various setting of an I/O, etc., are over and the part 1000 receives print data from a host computer 3000. A CPU 13 changes a standby number whenever necessary and stores data on extension memory 21. That is, when the memory 21 is mounted, the CPU 13 discriminates the access time and size of each memory and selects a memory area to be stored in whenever necessary.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、CPU、ROM、DR
AM、及び前記デバイスとのインターフェースを行うロ
ジック等を含んだ制御回路からなるシステムにおけるメ
モリインターフェース(I/F)制御装置に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CPU, a ROM, and a DR.
The present invention relates to a memory interface (I / F) control device in a system including a control circuit including an AM and logic for interfacing with the device.

【0002】[0002]

【従来の技術】従来、拡張用のメモリスロットに使用す
るメモリモジュールとしてはアクセスタイムが限定され
ていたり(例として60ns限定)、異なるアクセスタ
イムのメモリモジュールを使用する際には、システム全
体としてアクセスタイムを一番遅いものに合わせてい
た。
2. Description of the Related Art Conventionally, the access time of a memory module used for a memory slot for expansion has been limited (for example, limited to 60 ns). Time was set to the slowest one.

【0003】[0003]

【発明が解決しようとする課題】ところが、従来では異
なるアクセスタイムのメモリモジュールを使用する際
に、メモリエリアによってはデバイスの特性を最大限に
活用できないという問題がある。
However, conventionally, when using memory modules having different access times, there is a problem that the characteristics of the device cannot be utilized to the maximum depending on the memory area.

【0004】したがって、本発明の目的は、上記の問題
点を解決するためになされたもので、アクセスタイムの
異なるメモリをシステムに組み込んで使用する場合に、
各々のメモリのアクセスタイムに合うようにCPUの待
機(wait)数を設定してメモリを使用できるメモリ
I/F制御装置を提供することにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to solve the above-mentioned problem, and when memories having different access times are incorporated in a system and used,
An object of the present invention is to provide a memory I / F control device that can use a memory by setting the number of CPU waits so as to match the access time of each memory.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、メモリ拡張用の複数のスロットと、該ス
ロットの各々に装着される拡張メモリモジュールの有無
を検出する有無検出手段と、該有無検出手段で前記拡張
メモリモジュールがあると判断したとき、前記拡張メモ
リモジュールのアクセススピードを検出するアクセスス
ピード検出手段と、前記アクセススピード検出手段によ
って得られた情報に基づき拡張メモリモジュールに対応
する拡張メモリエリア毎にアクセス時の待機数を設定す
る待機数設定手段と、リード/ライトの動作中、該待機
数設定手段で設定した待機数に応じて、リード/ライト
サイクル内の待機数を変更する待機数変更手段と、を有
することを特徴とするメモリI/F制御装置を採用する
ものである。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a plurality of memory expansion slots, and presence / absence detection means for detecting presence / absence of an expansion memory module mounted in each of the slots. An access speed detecting means for detecting an access speed of the extended memory module when the presence / absence detecting means determines that the extended memory module is present, and a corresponding to the extended memory module based on information obtained by the access speed detecting means. Means for setting the number of waits at the time of access for each extended memory area to be accessed, and the number of waits in a read / write cycle according to the number of waits set by the number of waits set during read / write operation. And a standby number changing unit for changing the number of standby units.

【0006】[0006]

【作用】前述のように構成すると、入力データの属性
(データの種類:プリンタの制御部を例にとると、フォ
ントキャッシュ、描画データ、ホストコンピュータから
のダウンロードデータ等)と使用する頻度に応じて、適
当なアクセスタイムのメモリエリアが選択できる。
With the configuration described above, the attributes of the input data (the type of data: font cache, drawing data, download data from the host computer, etc. in the case of a printer controller, for example) and the frequency of use , A memory area with an appropriate access time can be selected.

【0007】[0007]

【実施例】次に、本発明の実施例を説明する。なお、本
発明の実施例を説明する前に、実施例を適用するに好適
なレーザビームプリンタおよびインクジェットプリンタ
の構成について図1〜図3を参照して説明する。なお、
本実施例を適用するプリンタは、レーザビームプリンタ
およびインクジェットプリンタに限られるものではな
く、他のプリント方式のプリンタでも良い。
Next, embodiments of the present invention will be described. Before describing the embodiments of the present invention, the configurations of a laser beam printer and an inkjet printer suitable for applying the embodiments will be described with reference to FIGS. In addition,
The printer to which this embodiment is applied is not limited to a laser beam printer and an ink jet printer, but may be a printer of another printing method.

【0008】図1は本発明を適用可能な第1の出力装置
の構成を示す断面図であり、出力装置が例えばレーザビ
ームプリンタ(LBP)の場合を示す。図において、1
500はLBP本体であり、外部に接続されているホス
トコンピュータから供給される印刷情報(文字コード
等)やフォーム情報あるいはマクロ命令等を入力して記
憶するとともに、それらの情報に従って対応する文字パ
ターンやフォームパターン等を作成し、記録媒体である
記録紙等に像を形成する。1501は操作のためのスイ
ッチおよびLED表示器等が配されている操作パネル、
1000はLBP本体1500全体の制御およびホスト
コンピュータから供給される文字情報等を解析するプリ
ンタ制御ユニットである。このプリンタ制御ユニット1
000は、主に文字情報を対応する文字パターンのビデ
オ信号に変換してレーザドライバ1502に出力する。
レーザドライバ1502は半導体レーザ1503を駆動
するための回路であり、入力されたビデオ信号に応じて
半導体レーザ1503から発射されるレーザ光1504
をオン・オフ切り換えする。レーザ光1504は回転多
面鏡1505で左右方向に振らされて静電ドラム150
6上を走査露光する。これにより、静電ドラム1506
上には文字パターンの静電潜像が形成されることにな
る。この潜像は、静電ドラム1506の周囲に配設され
た現像ユニット1507により現像された後、記録紙に
転写される。この記録紙にはカットシートを用い、カッ
トシート記録紙はLBP1500に装着した用紙カセッ
ト1508に収納され、給紙ローラ1509および搬送
ローラ1510と搬送ローラ1511とにより、装置内
に取り込まれて、静電ドラム1506に供給される。ま
た、LBP本体1500には、図示しないカードスロッ
トを少なくとも1個以上備え、内蔵フォントに加えてオ
プションフォントカード、言語系の異なる制御カード
(エミュレーションカード)を接続できるように構成さ
れている。
FIG. 1 is a sectional view showing a configuration of a first output device to which the present invention can be applied, and shows a case where the output device is, for example, a laser beam printer (LBP). In the figure, 1
Reference numeral 500 denotes an LBP main body, which inputs and stores print information (character codes and the like), form information, macro instructions, and the like supplied from an externally connected host computer, and also stores a corresponding character pattern or A form pattern or the like is created, and an image is formed on a recording medium such as recording paper. 1501 is an operation panel on which switches for operation and an LED display are arranged;
A printer control unit 1000 controls the entire LBP body 1500 and analyzes character information and the like supplied from the host computer. This printer control unit 1
000 mainly converts character information into a video signal of a corresponding character pattern and outputs the video signal to the laser driver 1502.
A laser driver 1502 is a circuit for driving the semiconductor laser 1503, and a laser beam 1504 emitted from the semiconductor laser 1503 in accordance with an input video signal.
Switch on / off. The laser light 1504 is swung right and left by a rotary polygon mirror 1505 and
6 is scanned and exposed. As a result, the electrostatic drum 1506
An electrostatic latent image of a character pattern is formed thereon. This latent image is developed by a developing unit 1507 disposed around the electrostatic drum 1506, and then transferred to a recording sheet. A cut sheet is used as the recording paper, and the cut sheet recording paper is stored in a paper cassette 1508 mounted on the LBP 1500 and is taken into the apparatus by a paper feed roller 1509 and transport rollers 1510 and a transport roller 1511 to form an electrostatic charge. It is supplied to the drum 1506. The LBP body 1500 is provided with at least one or more card slots (not shown) so that an optional font card and a control card (emulation card) having a different language can be connected in addition to the built-in fonts.

【0009】図2は本発明を適用可能な第2の出力装置
の構成を示す外観図であり、出力装置が例えばインクジ
ェット記録装置(IJRA)の場合を示す。図におい
て、駆動モータ5013の正逆回転に連動して駆動力伝
達ギア5011、5009を介して回転するリードスク
リュー5005の螺旋溝5004に対して係合するキャ
リッジHCはピン(図示しない)を有し、矢印a、b方
向に往復移動される。このキャリッジHCには、インク
ジェットカートリッジIJCが搭載されている。500
2は紙押え板であり、キャリッジ移動方向にわたって紙
をプラテン5000に対して押圧する。5007、50
08はフォトカプラで、キャリッジのレバー5006の
この域での存在を確認して、モータ5013の回転方向
切り換え等を行うためのホームポジション検知手段とし
て機能する。5016は記録ヘッドの全面をキャップす
るキャップ部材5022を支持する部材、5015はこ
のキャップ内を吸引する吸引手段でキャップ内開口50
23を介して記録ヘッドの吸引回復を行う。5017は
クリーニングブレードで、部材5019により前後方向
に移動可能となる。5018は本体支持板で、上記50
17、5019を支持する。5012は、吸引回復の吸
引を開始するためのレバーで、キャリッジと係合するカ
ム5020の移動に伴って移動し、駆動モータからの駆
動力がクラッチ切り換え等の公知の伝達手段で移動制御
される。
FIG. 2 is an external view showing the configuration of a second output device to which the present invention can be applied, and shows a case where the output device is, for example, an ink jet recording device (IJRA). In the figure, a carriage HC that engages with a spiral groove 5004 of a lead screw 5005 that rotates via driving force transmission gears 5011 and 5009 in conjunction with forward and reverse rotation of a drive motor 5013 has a pin (not shown). Are reciprocated in the directions of arrows a and b. An ink jet cartridge IJC is mounted on the carriage HC. 500
Reference numeral 2 denotes a paper pressing plate, which presses the paper against the platen 5000 in the carriage movement direction. 5007, 50
Reference numeral 08 denotes a photocoupler, which functions as a home position detection unit for confirming the presence of the carriage lever 5006 in this region and switching the rotation direction of the motor 5013. Reference numeral 5016 denotes a member for supporting a cap member 5022 for capping the entire surface of the recording head. Reference numeral 5015 denotes suction means for suctioning the inside of the cap.
The suction recovery of the recording head is performed via 23. Reference numeral 5017 denotes a cleaning blade which can be moved in the front-rear direction by a member 5019. Reference numeral 5018 denotes a main body support plate.
17, 5019. Reference numeral 5012 denotes a lever for starting suction for recovery of suction, which moves with the movement of the cam 5020 that engages with the carriage, and the driving force from the drive motor is controlled by known transmission means such as clutch switching. .

【0010】これらのキャッピング、クリーニング、吸
引回復は、キャリッジがホームポジション側領域にきた
ときにリードスクリュー5005の作用によってそれら
の対応位置で所望の処理が行えるように構成されている
が、周知のタイミングで所望動作を行うように構成され
ていればよい。
The capping, cleaning, and suction recovery are configured so that desired operations can be performed at the corresponding positions by the action of the lead screw 5005 when the carriage comes to the home position side area. It is sufficient if the device is configured to perform a desired operation.

【0011】図3は、図2に示した第2の出力装置の制
御構成を説明するブロック図である。図において、17
00は記録信号を入力するインタフェース、1701は
MPU、1702は前記MPU1701が実行する制御
プログラムやホスト印刷情報等を格納するROM、17
03はDRAMで、各種データ(上記記録信号やヘッド
に供給される記録データ等)を保存しておく。1704
は記録ヘッド1708に対する出力データの供給制御を
行うゲートアレイで、インタフェース1700、MPU
1701、DRAM1703間のデータの転送制御も行
う。1710は前記記録ヘッド1708を搬送するため
のキャリアモータ、1709は記録用紙搬送のための搬
送モータ、1705は前記記録ヘッドを駆動するヘッド
ドライバ、1706は前記搬送モータ1709を駆動す
るモータドライバ、1707は前記キャリアモータ17
10を駆動するモータドライバである。
FIG. 3 is a block diagram illustrating the control configuration of the second output device shown in FIG. In the figure, 17
Reference numeral 00 denotes an interface for inputting a recording signal; 1701, an MPU; 1702, a ROM for storing a control program executed by the MPU 1701, host print information, and the like;
Numeral 03 denotes a DRAM which stores various data (such as the recording signal and recording data supplied to the head). 1704
Denotes a gate array for controlling the supply of output data to the print head 1708.
It also controls data transfer between the DRAM 1701 and the DRAM 1703. Reference numeral 1710 denotes a carrier motor for conveying the recording head 1708, 1709 denotes a conveying motor for conveying the recording paper, 1705 denotes a head driver for driving the recording head, 1706 denotes a motor driver for driving the conveying motor 1709, and 1707 denotes a motor driver for driving the conveying motor 1709. The carrier motor 17
10 is a motor driver that drives the motor 10.

【0012】このように構成された上記記録装置におい
て、インタフェース1700を介して後述するホストコ
ンピュータ100より入力情報が入力されると、ゲート
アレイ1704とMPU1701との間で入力情報がプ
リント用の出力情報に変換される。そして、モータドラ
イバ1706、1707が駆動されるとともに、ヘッド
ドライバ1705に送られた出力情報に従って記録ヘッ
ドが駆動され印字が実行される。
In the above-described recording apparatus, when input information is input from a host computer 100 to be described later via the interface 1700, the input information is output between the gate array 1704 and the MPU 1701 as output information for printing. Is converted to Then, the motor drivers 1706 and 1707 are driven, and the recording head is driven according to the output information sent to the head driver 1705 to execute printing.

【0013】なお、MPU1701はインタフェース1
700を介して後述するホストコンピュータ100との
通信処理が可能となっており、DRAM1703に関す
るメモリ情報および資源データ等やROM1702内の
ホスト印刷情報を後述するホストコンピュータ100に
通知可能なように構成されている。
The MPU 1701 is an interface 1
The communication processing with the host computer 100 described below can be performed via the 700, and the host computer 100 described below can be notified of memory information and resource data of the DRAM 1703 and host print information in the ROM 1702. I have.

【0014】図4は本発明の実施例を示すプリンタ制御
システムの構成を説明するブロック図である。ここで
は、レーザビームプリンタ(図1)を例にして説明す
る。なお、本発明の機能が実行されるのであれば、単体
の機器であっても、複数の機器からなるシステムであっ
ても、LAN等のネットワークを介して処理が行われる
システムであっても本発明を適用できる。
FIG. 4 is a block diagram illustrating the configuration of a printer control system according to an embodiment of the present invention. Here, a laser beam printer (FIG. 1) will be described as an example. Note that, as long as the functions of the present invention are executed, the present invention is applicable to a single device, a system including a plurality of devices, and a system in which processing is performed via a network such as a LAN. The invention can be applied.

【0015】図において、3000はホストコンピュー
タで、ROM3のプログラム用ROMに記憶された文書
処理プログラム等に基づいて図形、イメージ、文字、表
(表計算等を含む)等が混在した文書処理を実行するC
PU1を備え、システムバス4に接続される各デバイス
をCPU1が統括的に制御する。
In FIG. 1, reference numeral 3000 denotes a host computer which executes document processing in which graphics, images, characters, tables (including spreadsheets, etc.) are mixed based on a document processing program or the like stored in a program ROM of a ROM 3. C
The CPU 1 has the PU 1 and controls each device connected to the system bus 4.

【0016】また、このROM3のプログラム用ROM
32には、図5、図6のフローチャートで示されるよう
なCPU1の制御プログラム等を記憶し、ROM3のフ
ォント用ROM31には上記文書処理の際に使用するフ
ォントデータ等を記憶し、ROM3のデータ用ROMは
上記文書処理等などを行う際に使用する各種データ(例
えば、制御部のシーケンスを記述したプログラムデー
タ、フォントデータ、定型フォームのデータ)を記憶す
る。2はRAMで、CPU1の主メモリ、ワークエリア
等として機能する。5はキーボードコントローラ(KB
C)で、キーボード9や不図示のポインティングデバイ
スからのキー入力を制御する。6はCRTコントローラ
(CRTC)で、CRTディスプレイ(CRT)10の
表示を制御する。7はディスクコントローラ(DKC)
で、ブートプログラム、種々のアプリケーション、フォ
ントデータ、ユーザファイル、編集ファイル等を記憶す
るハードディスク(HD)、フロッピーディスク(F
D)等の外部メモリ11とのアクセスを制御する。8は
プリンタコントローラ(PRTC)で、所定の双方向性
インターフェース(I/F)22を介してプリンタ15
00に接続されて、プリンタ1500との通信制御処理
を実行する。なお、CPU1は、例えばRAM2上に設
定された表示情報RAMへのアウトラインフォントの展
開(ラスタライズ)処理を実行し、CRT10上でのW
YSIWYGを可能としている。また、CPU1は、C
RT10上の不図示のマウスカーソル等で指示されたコ
マンドに基づいて登録された種々のウインドウを開き、
種々のデータ処理を実行する。
The program ROM of the ROM 3
32 stores a control program of the CPU 1 as shown in the flowcharts of FIGS. 5 and 6, the font ROM 31 of the ROM 3 stores font data and the like used in the above-described document processing, and stores the data of the ROM 3 The ROM stores various data (for example, program data describing a sequence of the control unit, font data, and data of a fixed form) used when performing the above document processing and the like. Reference numeral 2 denotes a RAM, which functions as a main memory, a work area, and the like of the CPU 1. 5 is a keyboard controller (KB
In C), key input from the keyboard 9 or a pointing device (not shown) is controlled. Reference numeral 6 denotes a CRT controller (CRTC) which controls display on a CRT display (CRT) 10. 7 is a disk controller (DKC)
A hard disk (HD) for storing boot programs, various applications, font data, user files, edited files, etc., and a floppy disk (F).
D) controls access to the external memory 11. Reference numeral 8 denotes a printer controller (PRTC), which controls the printer 15 via a predetermined bidirectional interface (I / F) 22.
00, and executes communication control processing with the printer 1500. The CPU 1 executes, for example, a process of developing (rasterizing) the outline font in the display information RAM set on the RAM 2, and outputs the W on the CRT 10.
YSIWYG is possible. Further, the CPU 1
Various registered windows are opened based on a command specified by a mouse cursor or the like (not shown) on the RT 10,
Perform various data processing.

【0017】プリンタ1500において、13はプリン
タCPUで、ROM14のプログラム用ROM142に
記憶された制御プログラム等或いは外部メモリ(増設メ
モリ)21に記憶された制御プログラム等に基づいてシ
ステムバス15に接続される各種のデバイスとのアクセ
スを総括的に制御し、印刷部インタフェース(I/F)
16を介して接続される印刷部(プリンタエンジン)1
7に出力情報としての画像信号を出力する。また、この
ROM14のプログラムROM142には、図5、図6
のフローチャートで示されるようなCPU12の制御プ
ログラム等を記憶する。ROM14のフォント用ROM
141には上記出力情報を生成する際に使用するフォン
トデータ等を記憶し、ROM14のデータ用ROMには
ハードディスク等の外部メモリが無いプリンタの場合に
は、ホストコンピュータ上で利用される情報等を記憶し
ている。
In the printer 1500, a printer CPU 13 is connected to the system bus 15 based on a control program or the like stored in a program ROM 142 of the ROM 14 or a control program or the like stored in an external memory (expansion memory) 21. Print unit interface (I / F) that comprehensively controls access to various devices
Printing unit (printer engine) 1 connected via
7 outputs an image signal as output information. 5 and 6 are stored in the program ROM 142 of the ROM 14.
The control program of the CPU 12 as shown in the flowchart of FIG. ROM14 font ROM
141 stores font data and the like used when generating the output information. In the case of a printer without an external memory such as a hard disk, the data ROM of the ROM 14 stores information and the like used on a host computer. I remember.

【0018】CPU13は入力部(ホストI/F)18
を介してホストコンピュータとの通信処理が可能となっ
ており、プリンタ内の情報等をホストコンピュータ30
00に通知可能に構成されている。19はCPU13の
主メモリ、ワークエリア等として機能するRAMで、図
示しない増設ポートに接続されるオプションRAMによ
りメモリ容量を拡張することができるように構成されて
いる。なお、RAM19は、出力情報展開領域、環境デ
ータ格納領域、NVRAM等に用いられる。前述したハ
ードディスク(HD)、ICカード等の外部メモリ(増
設メモリ)21は、ディスクコントローラ(DKC)
(増設ボード)20によりアクセスを制御される。外部
メモリ21は、オプションとして接続され、フォントデ
ータ、エミュレーションプログラム、フォームデータ等
を記憶する。また、1501は前述した操作パネルで操
作のためのスイッチおよびLED表示器等が配されてい
る。
The CPU 13 has an input unit (host I / F) 18
Communication processing with the host computer is enabled via the host computer 30.
00 is configured to be notified. Reference numeral 19 denotes a RAM that functions as a main memory, a work area, and the like of the CPU 13, and is configured so that the memory capacity can be expanded by an optional RAM connected to an additional port (not shown). The RAM 19 is used for an output information development area, an environment data storage area, an NVRAM, and the like. The external memory (extension memory) 21 such as a hard disk (HD) and an IC card is a disk controller (DKC).
The access is controlled by the (extension board) 20. The external memory 21 is connected as an option, and stores font data, an emulation program, form data, and the like. Reference numeral 1501 denotes the above-described operation panel on which switches for operation, an LED display, and the like are arranged.

【0019】また、前述した外部メモリは1個に限ら
ず、少なくとも1個以上備え、内蔵フォントに加えてオ
プションフォントカード、言語系の異なるプリンタ制御
言語を解釈するプログラムを格納した外部メモリを複数
接続できるように構成されていても良い。さらに、図示
しないNVRAMを有し、操作パネル1501からのプ
リンタモード設定情報を記憶するようにしても良い。
The above-mentioned external memory is not limited to one, and at least one external memory is provided. In addition to the built-in fonts, an optional font card and a plurality of external memories storing programs for interpreting printer control languages of different languages are connected. It may be configured to be able to do so. Further, an NVRAM (not shown) may be provided to store the printer mode setting information from the operation panel 1501.

【0020】本発明は、このように構成されたプリンタ
制御システムにおいて、拡張用メモリを装着した場合に
各メモリのアクセスタイムと大きさを判別し、入力デー
タの属性に応じて格納するメモリエリアを随時選択する
機能を備えたことを特徴とする。
According to the present invention, in the printer control system configured as described above, when an extension memory is mounted, the access time and the size of each memory are determined, and the memory area to be stored according to the attribute of the input data is determined. It is characterized by having a function of selecting at any time.

【0021】(実施例1)図5は本発明の実施例1にお
けるプリンタ制御部の構成を示す図である。同図におい
て、401はプリンタの制御プログラムやフォントデー
タを格納しているROMであり、402はプリンタの諸
設定の情報やプラグアンドプレー(Plug & Pl
ay)に対応するディバイスID(Device I
D)などを記憶しているNVRAM(不揮発性メモリ)
であり、403は後述するCPU406のメインメモリ
として使用されたり、プリンタの印字処理用の描画メモ
リとして使用されるRAMであり、404は前記RAM
に追加して使用するための拡張用RAMであり、405
は前記のRAM403、404と後述のCPU406や
ダブルバッファ(Double Buffer)409
とがデータをやり取りするためのRAMインターフェー
ス論理回路(RAM I/F Logic)であり、4
06は主制御を行うCPUであり、407は操作パネル
インターフェース(Operational Pane
l I/F)であり、408は操作パネル(Opera
tional Panel)であり、409はRAM4
03内の描画メモリからビットマップ(Bit Ma
p)データをインターリーブで読みだすダブルバッファ
(Double Buffer)であり、410はプリ
ンタエンジン412とのインターフェース部(Vide
o I/F Logic)であり、411はダブルバッ
ファ(Double Buffer)409から転送さ
れたパラレルデータをシリアルデータへ変換するパラレ
ル/シリアル変換部であり、412はプリンタエンジン
(Printer Engine)であり、413はホ
ストコンピュータとのインタフェース部(Host I
/F Logic)である。
(Embodiment 1) FIG. 5 is a diagram showing a configuration of a printer control unit according to Embodiment 1 of the present invention. In the figure, reference numeral 401 denotes a ROM that stores a printer control program and font data, and 402 denotes information on various printer settings and plug and play (Plug & Pl).
ay) corresponding to the device ID (Device I
D) NVRAM (Non-Volatile Memory) that stores
403 is a RAM used as a main memory of a CPU 406 described later or used as a drawing memory for a printing process of a printer.
405 is an extension RAM for use in addition to
Are RAMs 403 and 404, a CPU 406 described later, and a double buffer (Double Buffer) 409.
Is a RAM interface logic circuit (RAM I / F Logic) for exchanging data,
Reference numeral 06 denotes a CPU for performing main control, and reference numeral 407 denotes an operation panel interface (Operation Panel Interface).
I / F), and 408 is an operation panel (Opera)
409 is a RAM4
03 from the drawing memory in Bitmap (Bit Ma)
p) Double buffer (Double Buffer) for reading out data in an interleaved manner. Reference numeral 410 denotes an interface unit (Vide
o I / F Logic; 411, a parallel / serial conversion unit that converts parallel data transferred from the double buffer (Double Buffer) 409 into serial data; 412, a printer engine; Is an interface with the host computer (Host I)
/ F Logic).

【0022】図6は本発明の実施例のデータ格納方法を
示すフローチャートである。以下ステップを追って本実
施例の動作を説明する。先ず、ステップS1において、
システムの電源がONになると、プログラムROM(P
rogram ROM)に記述された初期化プログラム
に従って、初期化のルーチンが始まる。続くステップS
2においては、システムに予め組み込まれている内蔵メ
モリのリード/ライト(read/write)(読み
取り/書込み)のチェックを行う。そして、拡張RAM
スロット上にRAMモジュール(module)が装着
されているか否かを判定する(ステップS3)。装着さ
れているならば、アクセスタイム識別用のセンス信号の
レベル(図10参照、PD0〜3がHまたはLである
か)を調べる(ステップS5)。
FIG. 6 is a flowchart showing a data storage method according to the embodiment of the present invention. The operation of this embodiment will be described below step by step. First, in step S1,
When the system is turned on, the program ROM (P
The initialization routine is started according to the initialization program described in the “program ROM”. Subsequent step S
In step 2, read / write (read / write) of a built-in memory built in the system is checked. And extended RAM
It is determined whether or not a RAM module (module) is mounted on the slot (step S3). If so, the level of the sense signal for identifying the access time (see FIG. 10, whether PD0 to PD3 is H or L) is checked (step S5).

【0023】各センス信号とアクセスタイムの対応の例
を図10に示す。図10において、アクセスタイムが6
0nsの拡張メモリモジュールでは、ピン番号のPD0
〜3のうちのPD1とPD2でH(ハイ)が検出され、
アクセスタイムが70nsの拡張メモリモジュールで
は、ピン番号のPD0〜3のうちのPD2でH(ハイ)
が検出され、アクセスタイムが80nsの拡張メモリモ
ジュールでは、ピン番号のPD0〜3のうちのPD1で
H(ハイ)が検出される。
FIG. 10 shows an example of the correspondence between each sense signal and the access time. In FIG. 10, the access time is 6
0 ns extended memory module, the pin number PD0
H (high) is detected in PD1 and PD2 out of ~ 3,
In the extended memory module having an access time of 70 ns, PD2 of the pin numbers PD0 to PD3 is H (high).
Is detected, and in the extended memory module having an access time of 80 ns, H (high) is detected in PD1 of the pin numbers PD0 to PD3.

【0024】ステップS6においては、拡張領域の管理
レジスタに、そのシステムが該当するメモリをアクセス
する際に必要とする待機(wait)数を計算しその値
を設定する。待機(wait)数の設定が終わると、C
PUがダミー(dummy)のリード/ライト(rea
d/write)による確認を行い、各スロットに装着
されたRAMモジュールの容量を検出する。そして、そ
の容量情報も前記管理レジスタへ格納する。容量の検出
後には全量域をゼロクリア(”00h write)し
て一連の初期化を終了する。
In step S6, the number of waits required when the system accesses the corresponding memory is calculated and set to the management register of the extension area. When the setting of the number of waits is completed, C
PU is a dummy (dummy) read / write (rea)
d / write), and detects the capacity of the RAM module mounted in each slot. Then, the capacity information is also stored in the management register. After the detection of the capacity, the entire area is cleared to zero ("00h write"), and a series of initialization is completed.

【0025】前記プリンタ制御部は、システムの起動と
I/O等の諸設定が終わり、ホストコンピュータから印
字データを受信すると、描画処理を開始する。CPUは
前述のレジスタに設定されたデータに基づいて随時待機
(wait)数を変更し(ステップS7)、以下に説明
するように、メモリ上にデータを格納する(ステップS
8)。
The printer control unit starts the drawing process when print data is received from the host computer after system startup and various settings such as I / O are completed. The CPU changes the number of waits (wait) at any time based on the data set in the above-described register (step S7), and stores the data on the memory as described below (step S7).
8).

【0026】図9にメモリマップの一例を示す。内蔵メ
モリのアクセスタイムをtINAC、各スロットA、B、C
のアクセスタイムをそれぞれtAAC,BAC,CAC とし、
この場合アクセスタイムの短いものから順にtAAC <t
INAC<tCAC <tBAC であると仮定する。
FIG. 9 shows an example of the memory map. The access time of the built-in memory is t INAC , each slot A, B, C
Access times are t AAC, t BAC, and t CAC , respectively.
In this case, t AAC <t
Assume that INAC <t CAC <t BAC .

【0027】この時のメモリの最適な用途としては、フ
ォントキャッシュ等のようにアクセスする頻度の高いも
のや、描画展開したデータ等のようにダイレクトメモリ
アクセス(DMA)中にバーストリード/ライト(Bu
rst read/write)を行う必要があるデー
タはアクセスタイムの短いスロットAへ格納し、ダウン
ロードフォント、フォームオーバーレイ用のデータ等比
較的使用頻度の少ないものをスロットB、C等へ格納す
る。以後、追加データのリード/ライト(read/w
rite)が生じたときも同様にしてメモリへ振り分け
る(ステップS10)。
The most suitable use of the memory at this time is, for example, a memory having a high access frequency such as a font cache or a burst read / write (Bu) during direct memory access (DMA) such as data developed and drawn.
Data requiring rst read / write is stored in a slot A having a short access time, and relatively infrequently used data such as download font data and form overlay data are stored in slots B and C. Thereafter, additional data read / write (read / w
write), the data is similarly allocated to the memory (step S10).

【0028】(実施例2)図7は実施例2を示すフロー
チャートである。この実施例2は、実施例1とは、同一
アクセスタイムの拡張エリアを越えるようなデータを格
納する場合に処理が異なる。具体的には、ステップS1
〜S8までは同一であるが、それ以後の処理が異なる。
したがって、ステップS1〜S8までの説明は省略す
る。
(Embodiment 2) FIG. 7 is a flowchart showing Embodiment 2. The second embodiment differs from the first embodiment in the processing for storing data that exceeds the extended area of the same access time. Specifically, step S1
Steps S8 to S8 are the same, but the subsequent processing is different.
Therefore, description of steps S1 to S8 is omitted.

【0029】ステップS9’において、拡張RAM領域
管理レジスタのヘッドアドレス(Head Addre
ss)/テールアドレス(Tail Address)
を参照して、各スロットのメモリの未使用領域を予め算
出しておく。その領域と格納するデータのサイズを比較
し、RAM領域を越えるような同一属性のデータがある
か否かを判定する。なお、図9に拡張RAM領域管理レ
ジスタの構成を示す。
In step S9 ', the head address (Head Address) of the extended RAM area management register is set.
ss) / Tail Address
, An unused area of the memory of each slot is calculated in advance. The area and the size of the data to be stored are compared, and it is determined whether or not there is data having the same attribute exceeding the RAM area. FIG. 9 shows the configuration of the extended RAM area management register.

【0030】RAM領域を超えるような場合は、S1
0’において、待機(wait)数が増えるエリアであ
っても、連続して同一サイクル数でアクセスできるエリ
アへデータを格納させる。
If the data exceeds the RAM area, S1
At 0 ', data is stored in an area that can be accessed continuously with the same number of cycles even in an area where the number of waits increases.

【0031】前記エリアに既にデータが格納されている
場合には、そのデータを別の領域に退避させてから行う
ことになる。例えば、図8に示すように、CASE1か
らCASE2のようにデータを移動する。具体的には、
スロットAに格納されていたデータをスロットCに移動
し、これと同時にスロットCに格納されていたデータを
スロットAに移動する。
If data is already stored in the area, the data is saved after being saved in another area. For example, as shown in FIG. 8, data is moved from CASE1 to CASE2. In particular,
The data stored in slot A is moved to slot C, and the data stored in slot C is moved to slot A at the same time.

【0032】例えば、スロットCの領域において描画の
データの展開を行っていたが、1バンド(Band)分
のデータが領域をはみ出してしまったときには、連続し
て同一のアクセスサイクルでリード/ライト(read
/write)可能なスロットAの領域へデータをコピ
ーして更に描画データの展開を行う。
For example, rendering data is developed in the area of the slot C, but when data of one band extends outside the area, read / write (continuously) is performed in the same access cycle. read
/ Write) Copy the data to the possible slot A area and further develop the drawing data.

【0033】なお、図11は、本発明のメモリ(内蔵R
AMおよび増設RAM)の接続形態を図5よりさらに詳
細に示すブロック図であり、図12は、待機(wai
t)数の設定を変えた場合のRAMアクセスサイクルの
タイミングを示す図である。図12において、例とし
て、左側部分は、1待機(1システムクロック)後にバ
ースト数4のリードを行っている状態を示し、右側部分
は、2待機(2システムクロック)後に単一のリードを
行っている状態を示す。
FIG. 11 shows a memory (built-in R) according to the present invention.
FIG. 12 is a block diagram showing the connection configuration of the AM and the additional RAM in more detail than FIG. 5, and FIG.
t) is a diagram showing the timing of the RAM access cycle when the setting of the number is changed. In FIG. 12, as an example, the left part shows a state in which the reading of the burst number 4 is performed after one standby (one system clock), and the right part performs a single read after two standbys (two system clocks). Indicates a state in which

【0034】[0034]

【発明の効果】以上述べたように本発明によれば、アク
セスタイムの異なるメモリをシステムに組み込んで使用
する場合には、各々のメモリのアクセスタイムに合うよ
うにCPUの待機(wait)数を設定してメモリを使
用することにより、各メモリの特性を最大限に活用でき
るという効果がある。
As described above, according to the present invention, when memories having different access times are incorporated into a system and used, the number of waits of the CPU is adjusted to match the access time of each memory. By setting and using the memory, there is an effect that the characteristics of each memory can be utilized to the maximum.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、本発明を適用可能な第1の出力装置
(レーザビームプリンタ)の構成を示す断面図である。
FIG. 1 is a cross-sectional view showing a configuration of a first output device (laser beam printer) to which the present invention can be applied.

【図2】図2は、本発明を適用可能な第2の出力装置
(インクジェット記録装置)の構成を示す外観図であ
る。
FIG. 2 is an external view illustrating a configuration of a second output device (inkjet recording device) to which the present invention can be applied.

【図3】図3は、図2に示す第2の出力装置の制御構成
を説明するブロック図である。
FIG. 3 is a block diagram illustrating a control configuration of a second output device illustrated in FIG. 2;

【図4】図4は、本発明の各実施例のプリンタ制御シス
テムの構成を説明するブロック図である。
FIG. 4 is a block diagram illustrating a configuration of a printer control system according to each embodiment of the present invention.

【図5】図5は、本発明のプリンタ制御システムのさら
に詳細なブロック図である。
FIG. 5 is a more detailed block diagram of the printer control system of the present invention.

【図6】図6は、本発明の実施例1を示すフローチャー
トである。
FIG. 6 is a flowchart illustrating Example 1 of the present invention.

【図7】図7は、本発明の実施例2を示すフローチャー
トである。
FIG. 7 is a flowchart illustrating a second embodiment of the present invention.

【図8】図7は、本発明のメモリの構成を示す図であ
る。
FIG. 7 is a diagram showing a configuration of a memory according to the present invention.

【図9】図9は、本発明を実施するためのメモリ管理レ
ジスタを示す図である。
FIG. 9 is a diagram showing a memory management register for implementing the present invention.

【図10】図10は、メモリモジュールのセンス信号と
アクセスタイムの関係を示す図である。
FIG. 10 is a diagram illustrating a relationship between a sense signal of a memory module and an access time;

【図11】図11は、本発明のメモリ(内蔵RAMおよ
び増設RAM)の接続形態を図5よりさらに詳細に示す
ブロック図である。
FIG. 11 is a block diagram showing a connection form of a memory (built-in RAM and additional RAM) of the present invention in more detail than FIG. 5;

【図12】図12は、待機(wait)数の設定を変え
た場合のRAMアクセスサイクルのタイミングを示す図
である。
FIG. 12 is a diagram illustrating the timing of a RAM access cycle when the setting of the number of waits is changed.

【符号の説明】[Explanation of symbols]

1 CPU 2 RAM 3 ROM 4 システムバス 12 CPU 13 ROM 19 RAM 3000 ホストコンピュータ 1500 プリンタ 403 内蔵RAM 404 拡張RAM 405 RAMインターフェース論理回路 406 CPU 1 CPU 2 RAM 3 ROM 4 System bus 12 CPU 13 ROM 19 RAM 3000 Host computer 1500 Printer 403 Built-in RAM 404 Extended RAM 405 RAM interface logic circuit 406 CPU

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 メモリ拡張用の複数のスロットと、該ス
ロットの各々に装着される拡張メモリモジュールの有無
を検出する有無検出手段と、該有無検出手段で前記拡張
メモリモジュールがあると判断したとき、前記拡張メモ
リモジュールのアクセススピードを検出するアクセスス
ピード検出手段と、前記アクセススピード検出手段によ
って得られた情報に基づき拡張メモリモジュールに対応
する拡張メモリエリア毎にアクセス時の待機数を設定す
る待機数設定手段と、リード/ライトの動作中、該待機
数設定手段で設定した待機数に応じて、リード/ライト
サイクル内の待機数を変更する待機数変更手段と、を有
することを特徴とするメモリI/F制御装置。
1. A plurality of slots for memory expansion, presence / absence detection means for detecting the presence / absence of an extension memory module mounted in each of the slots, and when the presence / absence detection means determines that the extension memory module is present An access speed detecting means for detecting an access speed of the extended memory module; and a standby number for setting a standby number at the time of access for each extended memory area corresponding to the extended memory module based on information obtained by the access speed detecting means. A memory, comprising: a setting unit; and a standby number changing unit that changes a standby number in a read / write cycle according to the standby number set by the standby number setting unit during a read / write operation. I / F control device.
【請求項2】 請求項1記載のメモリI/F制御装置に
おいて、前記拡張メモリモジュールのアクセススピード
に応じて格納するデータを選択するデータ選択手段をさ
らに有することを特徴とするメモリI/F制御装置。
2. The memory I / F control device according to claim 1, further comprising data selection means for selecting data to be stored according to an access speed of said extended memory module. apparatus.
【請求項3】 請求項1記載のメモリI/F制御装置に
おいて、前記各拡張メモリモジュールはアクセススピー
ドを表示する表示手段を有し、前記アクセススピード検
出手段は前記表示手段で表示された各メモリモジュール
のアクセススピードを検出することを特徴とするメモリ
I/F制御装置。
3. The memory I / F control device according to claim 1, wherein each of said extended memory modules has display means for displaying an access speed, and said access speed detection means has a memory displayed on said display means. A memory I / F control device for detecting an access speed of a module.
【請求項4】 請求項1記載のメモリI/F制御装置に
おいて、前記各拡張メモリモジュールの未使用メモリエ
リアを越える同一属性のデータの有無を判断する同一属
性データ有無判断手段と、該同一属性データ有無判断手
段でデータがあると判断したとき、前記データを連続し
てアクセスできるように他の拡張メモリモジュールに対
応するメモリエリアに移動させるデータ移動手段をさら
に有することを特徴とするメモリI/F制御装置。
4. The memory I / F control device according to claim 1, wherein said same attribute data presence / absence determining means for determining whether there is data having the same attribute exceeding an unused memory area of each of said extended memory modules, and said same attribute The memory I / F further comprises a data transfer means for transferring the data to a memory area corresponding to another extended memory module so that the data can be accessed continuously when the data presence / absence determination means determines that there is data. F control unit.
【請求項5】 請求項4記載のメモリI/F制御装置に
おいて、前記拡張メモリモジュール毎に拡張メモリモジ
ュールの未使用メモリエリアの容量をヘッドアドレスお
よびテールアドレスから検出する検出手段をさらに有
し、前記同一属性データ有無判断手段は前記検出手段で
検出した未使用メモリエリアの容量と追加データの容量
からデータの有無を判断することを特徴とするメモリI
/F制御装置。
5. The memory I / F control device according to claim 4, further comprising: detecting means for detecting a capacity of an unused memory area of the extended memory module from a head address and a tail address for each of the extended memory modules, The memory I, wherein the same attribute data presence / absence determining means determines presence / absence of data based on a capacity of an unused memory area detected by the detection means and a capacity of additional data.
/ F control device.
JP4715797A 1997-02-14 1997-02-14 Memory i/f controller Pending JPH10228415A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4715797A JPH10228415A (en) 1997-02-14 1997-02-14 Memory i/f controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4715797A JPH10228415A (en) 1997-02-14 1997-02-14 Memory i/f controller

Publications (1)

Publication Number Publication Date
JPH10228415A true JPH10228415A (en) 1998-08-25

Family

ID=12767262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4715797A Pending JPH10228415A (en) 1997-02-14 1997-02-14 Memory i/f controller

Country Status (1)

Country Link
JP (1) JPH10228415A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351653B1 (en) * 1998-09-30 2002-09-11 인터내셔널 비지네스 머신즈 코포레이션 Memory module identification
US8730741B2 (en) 2011-02-14 2014-05-20 Kabushiki Kaisha Toshiba Semiconductor memory system capable of suppressing consumption current
US8861298B2 (en) 2010-12-27 2014-10-14 Kabushiki Kaisha Toshiba Semiconductor storage system capable of suppressing peak current
US9244870B2 (en) 2011-04-12 2016-01-26 Kabushiki Kaisha Toshiba Semiconductor memory system with current consumption control

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351653B1 (en) * 1998-09-30 2002-09-11 인터내셔널 비지네스 머신즈 코포레이션 Memory module identification
US8861298B2 (en) 2010-12-27 2014-10-14 Kabushiki Kaisha Toshiba Semiconductor storage system capable of suppressing peak current
US8730741B2 (en) 2011-02-14 2014-05-20 Kabushiki Kaisha Toshiba Semiconductor memory system capable of suppressing consumption current
US9244870B2 (en) 2011-04-12 2016-01-26 Kabushiki Kaisha Toshiba Semiconductor memory system with current consumption control

Similar Documents

Publication Publication Date Title
US20030156129A1 (en) Information processing method and apparatus
JPH10228415A (en) Memory i/f controller
JP3049158B2 (en) Character processing device and character processing method of character processing device
JP3162929B2 (en) Output device and output method
JP2000267925A (en) Memory control device
JP3209858B2 (en) Print control device and print control method
JP3192563B2 (en) Information processing apparatus and information processing method
JP3197616B2 (en) Printer control method, printer control device, printer control system, information processing device, and data registration method
JP2003036149A (en) Output device, control method for output device, medium providing control program, and control program
JPH09188015A (en) Printer and printing control method
JPH09295432A (en) Printer and print controlling method
JPH08230251A (en) Expanding memory module and printer equipped therewith
JP3323680B2 (en) Output device and output method
JPH10283250A (en) Memory access controller, memory access control method and storage medium storing program readable by computer
JPH08164648A (en) Output unit and information processing system including the same
JP2000280528A (en) Method and apparatus for image process
JP3320229B2 (en) Image forming method and printer control system
JPH1086459A (en) Print controlling apparatus, print controlling method therefor, and memory medium stored with program readable by computer
JP3313919B2 (en) Output device and output method
JPH1063563A (en) Memory controller and method therefor
JPH0939299A (en) Printing control apparatus
JPH0816336A (en) Printer and state switching method for the same
JPH09327947A (en) Apparatus and method for output of image
JP2000322313A (en) Synchronous mask rom control circuit and its method
JP2000020452A (en) Memory access controller, printing controller, memory access method for memory access controller and memory access method for printing controller