JPH10228386A - Process event latency time measuring system - Google Patents

Process event latency time measuring system

Info

Publication number
JPH10228386A
JPH10228386A JP9044665A JP4466597A JPH10228386A JP H10228386 A JPH10228386 A JP H10228386A JP 9044665 A JP9044665 A JP 9044665A JP 4466597 A JP4466597 A JP 4466597A JP H10228386 A JPH10228386 A JP H10228386A
Authority
JP
Japan
Prior art keywords
event
waiting time
vewa
state
esma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9044665A
Other languages
Japanese (ja)
Inventor
Osamu Higuchi
治 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9044665A priority Critical patent/JPH10228386A/en
Publication of JPH10228386A publication Critical patent/JPH10228386A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PROBLEM TO BE SOLVED: To make it possible to measure the event latency time of a process. SOLUTION: At the transition of a process 100 from an execution waiting state to an executable state or an execution holding state, a VEWA judging means 21 judges whether a VEWA stored in an even latency time measuring information storing area 11 in a PCB 10 corresponding to the process 100 concerned is valid or not. At the time of judging that the VEWA is valid, an ESMA judging means 22 judges whether the address of an event semaphore linked when the process 100 is in the execution stand by state coincides with the ESMA stored in the storing area 11 or not. When the means 22 judges that both the addresses coincide with each other, an EWA adding means 23 adds the execution stand by time of the process 100 to an EWA stored in the storing area 11.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、情報処理システム
においてプロセスが実行待機状態(特定のイベント待ち
のためにそのイベントセマフォの待ち行列にリンクされ
ている状態)であった時間(当該プロセスのアイドル時
間)を測定するプロセスイベント待ち時間測定方式に関
する。
BACKGROUND OF THE INVENTION The present invention relates to an information processing system in which a process is in a waiting state (a state of being linked to a queue of an event semaphore to wait for a specific event). ) For measuring the process event waiting time.

【0002】[0002]

【従来の技術】情報処理システムにおいて、プロセスの
状態には、実行状態,実行可能状態,実行待機状態,お
よび実行保留状態がある(図5参照)。
2. Description of the Related Art In an information processing system, process states include an execution state, an executable state, an execution standby state, and an execution pending state (see FIG. 5).

【0003】また、情報処理システム上で実行されるプ
ロセスは、実行する命令のアドレスを指定するための命
令カウンタや汎用レジスタの値や実行時間などの制御情
報を格納しておくプロセス制御ブロック(PCB(Pr
ocess ControlBlock))を持ってい
る。プロセスが実行状態に遷移するときには、当該プロ
セスはこのPCBから命令カウンタや汎用レジスタの値
等をCPU(Central Processing
Unit)にロードして処理を実行する。
A process executed on the information processing system includes a process control block (PCB) for storing control information such as an instruction counter for specifying an address of an instruction to be executed, a general register value, and an execution time. (Pr
access ControlBlock)). When the process transits to the execution state, the process transmits the instruction counter, the value of the general-purpose register, and the like from the PCB to the CPU (Central Processing).
Unit) to execute the processing.

【0004】従来、このPCB内の情報における時間に
関する情報は、プロセスの実行時間,タイムスライスタ
イマの値,および現在状態移入時間(プロセスの状態が
現在の状態に遷移したときの実時間。CET(Curr
ent state Entry Time))等であ
った。
Conventionally, information relating to time in the information in the PCB includes a process execution time, a value of a time slice timer, and a current state entry time (real time when a process state transitions to a current state; CET ( Curr
ent state Entry Time)).

【0005】[0005]

【発明が解決しようとする課題】上述した従来の技術で
は、PCB内の情報における時間に関する情報が、プロ
セスの実行時間,タイムスライスタイマの値,およびC
ET等であり、プロセスが特定のイベント待ちのために
実行待機状態となっている時間、すなわちプロセスのア
イドル時間を知る手段がないので、OS(Operat
ing System)の中核プロセス等のビジー率ネ
ックによる情報処理システムの性能低下を知ることがで
きないという問題点があった。
In the prior art described above, the information on time in the information in the PCB includes the execution time of the process, the value of the time slice timer, and C
ET, etc., and there is no means for knowing the time during which the process is in the execution waiting state for waiting for a specific event, that is, the idle time of the process.
There is a problem in that it is not possible to know the performance degradation of the information processing system due to the busy rate bottleneck of the core process of the system.

【0006】本発明の目的は、上述の点に鑑み、情報処
理システム上で実行されるプロセスのイベント待ち時間
を測定可能とし、プロセスのビジー率を計算することに
よってOSの中核プロセス等のビジー率ネックによる性
能低下を知ることを可能ならしめるプロセスイベント待
ち時間測定方式を提供することにある。
In view of the above, an object of the present invention is to make it possible to measure the event waiting time of a process executed on an information processing system and calculate the busy ratio of a process to thereby calculate the busy ratio of a core process or the like of an OS. It is an object of the present invention to provide a process event waiting time measuring method which makes it possible to know the performance degradation due to a bottleneck.

【0007】[0007]

【課題を解決するための手段】本発明のプロセスイベン
ト待ち時間測定方式は、PCB内においてESMA,E
WA,およびVEWAを格納するイベント待ち時間測定
用情報格納領域と、プロセスが実行待機状態から実行可
能状態および実行保留状態のいずれかに遷移する際に、
当該プロセスに対応するPCB内の前記イベント待ち時
間測定用情報格納領域中のVEWAが有効であるか否か
をチェックするVEWA判定手段と、前記VEWA判定
手段によって「VEWAが有効である」と判定された場
合に、当該プロセスが実行待機状態の際にリンクされて
いたイベントセマフォのアドレスと当該プロセスに対応
するPCB内の前記イベント待ち時間測定用情報格納領
域中のESMAとが一致するか否かを判定するESMA
判定手段と、前記ESMA判定手段によって「両者が一
致する」と判定された場合に、当該プロセスが実行待機
状態であった時間を当該プロセスに対応するPCB内の
前記イベント待ち時間測定用情報格納領域中のEWAに
加算するEWA加算手段とを有する。
SUMMARY OF THE INVENTION A process event waiting time measuring method according to the present invention is a method for measuring ESMA,
An event waiting time measurement information storage area for storing WA and VEWA, and when a process transits from an execution standby state to any of an executable state and an execution pending state,
VEWA determining means for checking whether or not VEWA in the event waiting time measurement information storage area in the PCB corresponding to the process is valid, and the VEWA determining means determines that "VEWA is valid". In this case, it is determined whether or not the address of the event semaphore linked when the process is in the execution standby state matches the ESMA in the event waiting time measurement information storage area in the PCB corresponding to the process. ESMA to judge
When the determination unit and the ESMA determination unit determine that “they match”, the time during which the process is in the execution standby state is stored in the event waiting time measurement information storage area in the PCB corresponding to the process. EWA adding means for adding the EWA to the middle EWA.

【0008】また、本発明のプロセスイベント待ち時間
測定方式は、上記の構成要素に加えて、プロセスが実行
待機状態から実行可能状態に遷移する際に当該プロセス
に対応するPCB内の前記イベント待ち時間測定用情報
格納領域中のEVCに1を加算するEVC加算手段を有
するように構成した上で、イベント待ち時間測定用情報
格納領域内にEVCを加えるようにすることも可能であ
る。
Further, in addition to the above components, the process event waiting time measuring method according to the present invention further comprises, when the process transitions from the execution waiting state to the executable state, the event waiting time in the PCB corresponding to the process. It is also possible to provide an EVC adding means for adding 1 to the EVC in the measurement information storage area, and then add the EVC in the event waiting time measurement information storage area.

【0009】[0009]

【発明の実施の形態】次に、本発明のプロセスイベント
待ち時間測定方式について、図面を参照して詳細に説明
する。
Next, a process event waiting time measuring method according to the present invention will be described in detail with reference to the drawings.

【0010】図1は、本発明のプロセスイベント待ち時
間測定方式の第1の実施の形態を示すブロック図であ
る。
FIG. 1 is a block diagram showing a first embodiment of a process event waiting time measuring method according to the present invention.

【0011】このプロセスイベント待ち時間測定方式
は、各プロセス100に対応するPCB10と、イベン
ト待ち時間測定手段20と、ビジー率算出手段30と、
イベント平均時間算出手段40と、情報処理システム上
で実行される測定対象のプロセス100とを含んで構成
されている。
The process event waiting time measuring method includes a PCB 10 corresponding to each process 100, an event waiting time measuring means 20, a busy rate calculating means 30,
It is configured to include an average event time calculating unit 40 and a process 100 to be measured executed on the information processing system.

【0012】PCB10は、対応するプロセス100の
制御情報を格納している。本発明におけるPCB10に
おいては、従来からPCBに存在する制御情報(CET
が含まれる)に加えて、測定対象のイベントのイベント
セマフォアドレス(ESMA(Event SeMap
hore Address)),イベント待ち時間の総
合計時間(EWA(Event semaphore
Waiting time Accountin
g)),イベント待ち時間測定制御ビット(VEWA
(Valid bit of EWA)),およびイベ
ント発生回数のカウンタ(EVC(EVent Cou
nter))をそれぞれ格納する領域(図1中のイベン
ト待ち時間測定用情報格納領域11)が、定義されてい
る。
The PCB 10 stores control information of the corresponding process 100. In the PCB 10 according to the present invention, control information (CET) conventionally existing in the PCB is used.
), And an event semaphore address (ESMA (Event SeMap) of the event to be measured.
(hole address)), the total event wait time (EWA (Event semaphore)).
Waiting time Acccountin
g)), an event waiting time measurement control bit (VEWA)
(Valid bit of EWA)) and an event occurrence counter (EVC (Event Cou)).
nt)) are defined (the event waiting time measurement information storage area 11 in FIG. 1).

【0013】イベント待ち時間測定手段20は、あるプ
ロセス100のイベント待ち時間の測定を、当該プロセ
ス100に対応するPCB10内のイベント待ち時間測
定用情報格納領域11を使用して、当該プロセス100
が実行待機状態から他の状態(実行可能状態または実行
保留状態)に遷移するときに実行する。
The event waiting time measuring means 20 measures the event waiting time of a certain process 100 by using the event waiting time measuring information storage area 11 in the PCB 10 corresponding to the process 100.
Is executed when the state transitions from the execution standby state to another state (executable state or execution pending state).

【0014】実行待機状態から他の状態への状態遷移
は、以下のおよびに示す2つの場合に生じる。
A state transition from the execution standby state to another state occurs in the following two cases.

【0015】 待っていたイベントが発生し、実行待
機状態から実行可能状態に移る場合
When a waiting event occurs and the state shifts from the execution standby state to the executable state

【0016】 プロセスの実行を保留する命令によ
り、実行待機状態から実行保留状態に移る場合
When an instruction for suspending execution of a process causes a transition from an execution standby state to an execution pending state

【0017】イベント待ち時間測定手段20は、以上の
2つ場合において、前述のようにPCB10内のイベン
ト待ち時間測定用情報格納領域11を使用して、イベン
ト待ち時間の測定を行う。
In the above two cases, the event waiting time measuring means 20 measures the event waiting time using the event waiting time measuring information storage area 11 in the PCB 10 as described above.

【0018】イベント待ち時間測定手段20は、VEW
A判定手段21と、ESMA判定手段22と、EWA加
算手段23と、EVC加算手段24とを含んで構成され
ている。
The event waiting time measuring means 20 has a function of
It comprises A determining means 21, ESMA determining means 22, EWA adding means 23, and EVC adding means 24.

【0019】ビジー率算出手段30は、イベント待ち時
間測定用情報格納領域11を含むPCB10内の情報に
基づいて、後述するビジー率算出式を使用して、測定対
象のプロセス100のビジー率を算出する。なお、ビジ
ー率算出手段30については、本発明における必須な構
成要素とする必要はない。イベント待ち時間測定手段2
0によって測定された情報に基づく「ビジー率の算出」
を、手作業や一般的な計算ソフトウェアで実現できるこ
とはいうまでもない。
The busy rate calculating means 30 calculates the busy rate of the process 100 to be measured based on information in the PCB 10 including the event waiting time measurement information storage area 11 using a busy rate calculating formula described later. I do. The busy rate calculating means 30 does not need to be an essential component in the present invention. Event waiting time measuring means 2
"Calculation of busy rate" based on information measured by 0
Needless to say, this can be realized manually or by general calculation software.

【0020】イベント平均時間算出手段40は、イベン
ト待ち時間測定用情報格納領域11を含むPCB10内
の情報に基づいて、測定対象のプロセス100が1つの
イベントに要する平均時間を算出する。なお、イベント
平均時間算出手段40については、本発明における必須
な構成要素とする必要はない。イベント待ち時間測定手
段20によって測定された情報に基づく「イベント平均
時間の算出」を、手作業や一般的な計算ソフトウェアで
実現できることはいうまでもない。
The average event time calculating means 40 calculates the average time required by the process 100 to be measured for one event, based on the information in the PCB 10 including the event waiting time measurement information storage area 11. Note that the event average time calculation means 40 does not need to be an essential component in the present invention. It goes without saying that the “calculation of the average event time” based on the information measured by the event waiting time measuring means 20 can be realized manually or by general calculation software.

【0021】図2は、イベント待ち時間測定手段20の
処理を示す流れ図である。この処理は、VEWAチェッ
クステップ201と、セマフォアドレス取出しステップ
202と、セマフォアドレス比較ステップ203と、E
WA加算ステップ204と、状態遷移判定ステップ20
5と、EVC加算ステップ206とからなる。
FIG. 2 is a flowchart showing the processing of the event waiting time measuring means 20. This processing includes a VEWA check step 201, a semaphore address extraction step 202, a semaphore address comparison step 203,
WA addition step 204 and state transition determination step 20
5 and an EVC adding step 206.

【0022】図3は、本発明の第1の実施の形態を説明
するための図であり、プロセスの状態遷移の一例を示す
図である。
FIG. 3 is a diagram for explaining the first embodiment of the present invention, and shows an example of a state transition of a process.

【0023】次に、このような形態を有する本発明のプ
ロセスイベント待ち時間測定方式の動作について説明す
る。
Next, the operation of the process event waiting time measuring method of the present invention having such a configuration will be described.

【0024】本発明のプロセスイベント待ち時間測定方
式によって、各プロセス100のイベント待ち時間の測
定を行うためには、予め測定対象となるプロセス100
に対応するPCB10内のイベント待ち時間測定用情報
格納領域11中のESMA,EWA,VEWA,および
EVCの領域に以下の〜に示す処理によって所定の
値が設定される。
In order to measure the event waiting time of each process 100 by the process event waiting time measuring method of the present invention, the process 100 to be measured must be measured in advance.
A predetermined value is set in the ESMA, EWA, VEWA, and EVC areas in the event waiting time measurement information storage area 11 in the PCB 10 corresponding to.

【0025】 EWAおよびEVCの0クリア処理 測定対象のイベントのイベントセマフォアドレスを
ESMAに設定する処理 VEWA=1(VEWAが有効であることを示す情
報)の設定処理
EWA and EVC Clearing to 0 Processing for Setting Event Semaphore Address of Event to be Measured in ESMA Setting Processing for VEWA = 1 (Information indicating that VEWA is valid)

【0026】以上のような設定がなされていることを前
提として、イベント待ち時間測定手段20は、イベント
待ち時間の測定を、前記の〜の設定が行われたPC
B10に対応するプロセス100を対象として開始す
る。
On the premise that the above settings are made, the event waiting time measuring means 20 measures the event waiting time by the PC on which the above-mentioned settings are made.
The process is started for the process 100 corresponding to B10.

【0027】「イベント待ち時間」とは、第1の時点
(測定対象のプロセス100が測定対象のイベントのイ
ベントセマフォの待ち行列にリンクされて実行待機状態
になった時点)から、その後、第2の時点(イベント発
生または当該プロセス100の実行保留命令が実行され
ることによって実行待機状態から実行可能状態または実
行保留状態に遷移した時点)に至るまでの時間である。
The "event waiting time" is defined as a time from a first time point (a time point when the process 100 to be measured is linked to the queue of the event semaphore of the event to be measured and is in an execution waiting state), and then the second time. (The time from the execution standby state to the executable state or the execution pending state due to the occurrence of an event or execution of the execution pending instruction of the process 100).

【0028】したがって、状態遷移の度に、PCB10
内のCET(実時間で表現されている)が用いられて、
イベント待ち時間が求められる。すなわち、実行待機状
態から実行可能状態または実行保留状態に遷移するとき
に、ハードウェアによって管理されている実時間(TO
D(Time Of Day))が取り出され、この実
時間からCETによって示される実時間が減算されるこ
とにより、イベント待ち時間が求められる。
Therefore, each time a state transition occurs, the PCB 10
CET (expressed in real time) is used
Event waiting time is required. That is, when transitioning from the execution standby state to the executable state or the execution pending state, the real time (TO
D (Time Of Day)) is taken out, and the real time indicated by the CET is subtracted from this real time, thereby obtaining the event waiting time.

【0029】具体的には、イベント待ち時間測定手段2
0は、あるプロセス100が実行待機状態から実行可能
状態に遷移する際に、このような際に従来から行われて
いた処理(以下、「従来処理」という)に追加すべき処
理として、以下に示すような処理を行う(図2参照)。
More specifically, the event waiting time measuring means 2
0 is a process to be added to a process conventionally performed in such a case (hereinafter, referred to as “conventional process”) when a certain process 100 transitions from the execution standby state to the executable state. The following processing is performed (see FIG. 2).

【0030】イベント待ち時間測定手段20内のVEW
A判定手段21は、当該プロセス100に対応するPC
B10内のイベント待ち時間測定用情報格納領域11中
のVEWAのチェック処理(「VEWA=0(VEWA
が無効であることを示す情報)」であるか「VEWA=
1」であるかの判定)を行う(ステップ201)。
VEW in the event waiting time measuring means 20
A determining means 21 is a PC corresponding to the process 100
Check processing of VEWA in the event waiting time measurement information storage area 11 in B10 (“VEWA = 0 (VEWA
Is information indicating that is invalid) or “VEWA =
1 ") (step 201).

【0031】VEWA判定手段21は、ステップ201
で「VEWA=0である」と判定した場合には、従来処
理に制御を戻す。
The VEWA determination means 21 determines in step 201
If it is determined that “VEWA = 0”, the control is returned to the conventional processing.

【0032】一方、VEWA判定手段21は、ステップ
201で「VEWA=1である」と判定した場合には、
ESMA判定手段22に制御を渡す。ESMA判定手段
22は、当該プロセス100が実行待機状態のときにリ
ンクされていたイベントセマフォの待ち行列のセマフォ
アドレスと当該イベント待ち時間測定用情報格納領域1
1中のESMAとを取り出し(ステップ202)、当該
セマフォアドレスと当該ESMAとの比較(両者が一致
するか否かの判定)を行う(ステップ203)。
On the other hand, if the VEWA determination means 21 determines that “VEWA = 1” in step 201,
The control is passed to the ESMA determining means 22. The ESMA determining unit 22 determines the semaphore address of the queue of the event semaphore linked when the process 100 is in the standby state and the event waiting time measurement information storage area 1.
The semaphore address and the ESMA are extracted (step 202), and the semaphore address and the ESMA are compared (step 203).

【0033】ESMA判定手段22は、ステップ203
で「リンクされていたセマフォアドレスとESMAとが
一致しない」と判定した場合には、従来処理に制御を戻
す。
The ESMA determining means 22 determines in step 203
If it is determined that "the semaphore address linked does not match the ESMA", the control is returned to the conventional processing.

【0034】一方、ESMA判定手段22は、ステップ
203で「リンクされていたセマフォアドレスとESM
Aとが一致する」と判定した場合には、EWA加算手段
23に制御を渡す。EWA加算手段23は、当該PCB
10内のCETの値(当該プロセス100が実行待機状
態になった時の実時間)を取り出し、その値(実時間)
を現在の実時間(ハードウェアによって管理されている
TODの値)から減算して「実行待機状態でイベント待
ち状態であった時間」を取得し、この時間をEWAに加
算する(ステップ204)。
On the other hand, the ESMA determining means 22 determines in step 203 that “the semaphore address
When A is determined, the control is passed to the EWA adding means 23. The EWA adding means 23 calculates the PCB
The CET value in 10 (the actual time when the process 100 enters the execution standby state) is extracted, and the value (the actual time) is obtained.
Is subtracted from the current real time (the value of TOD managed by the hardware) to obtain “the time during which the device was in the event waiting state in the execution waiting state”, and this time is added to the EWA (step 204).

【0035】次に、EVC加算手段24は、今回の状態
遷移が「実行待機状態から実行可能状態への状態遷移」
であるか「実行待機状態から実行保留状態への状態遷
移」であるかを判定する(ステップ205)。
Next, the EVC adding means 24 determines that the current state transition is "state transition from the execution standby state to the executable state".
Or “state transition from execution standby state to execution pending state” is determined (step 205).

【0036】EVC加算手段24は、ステップ205で
「「実行待機状態から実行可能状態への状態遷移」であ
る」と判定した場合にのみ、当該イベント待ち時間測定
用情報格納領域11中のEVCに1を加算し(ステップ
206)、従来処理に制御を戻す。
The EVC adding means 24 adds the EVC in the event waiting time measurement information storage area 11 only when it is determined at step 205 that “the state transition is from the execution standby state to the executable state”. 1 is added (step 206), and control returns to the conventional processing.

【0037】なお、EVC加算手段24は、ステップ2
05で「「実行待機状態から実行保留状態への状態遷
移」であると判定した場合には、イベントが発生してい
ないので、ステップ206における「イベント発生回数
の計数処理」を行わない。
It should be noted that the EVC adding means 24 performs step 2
If it is determined in 05 that the state is “state transition from the execution standby state to the execution suspension state”, no event has occurred, and the “event occurrence count processing” in step 206 is not performed.

【0038】ビジー率算出手段30は、以上のようなイ
ベント待ち時間測定手段20の処理が行われていること
を前提として、上述のようにしてイベント待ち時間測定
用情報格納領域11に格納された情報を含むPCB10
内の情報に基づいて、以下の式(ビジー率算出式)を使
用して、ビジー率を算出する。
The busy rate calculating means 30 is stored in the event waiting time measurement information storage area 11 as described above, assuming that the processing of the event waiting time measuring means 20 is performed as described above. PCB10 containing information
The busy rate is calculated using the following equation (busy rate calculation equation) based on the information in the above.

【0039】 ビジー率=(経過時間−イベント待ち時間)/経過時間Busy rate = (elapsed time−event wait time) / elapsed time

【0040】例えば、図3に示すような状態遷移を行う
プロセス100に関しては、ビジー率は次のように算出
される。
For example, for a process 100 that makes a state transition as shown in FIG. 3, the busy rate is calculated as follows.

【0041】図3において、当該プロセス100(測定
対象のプロセス100)に関するおよびは測定対象
のイベントのイベントセマフォ上での実行待機状態の時
間を示している。また、およびは実行可能状態の時
間を示しており、およびは実行状態の時間を示して
いる。
FIG. 3 shows the time of the process 100 (process 100 to be measured) and the time of the event to be measured on the event semaphore in the event semaphore. Also, and indicates the time of the executable state, and indicates the time of the executable state.

【0042】したがって、当該プロセス100のビジー
率は、経過時間からイベント待ち時間を引いた時間であ
る「実行可能状態または実行状態であった時間」(=
+++)を、経過時間(=+++++
)で割れば求められる。
Therefore, the busy rate of the process 100 is obtained by subtracting the event waiting time from the elapsed time, ie, the “time in the executable state or the execution state” (=
+++) to the elapsed time (= ++++++)
Divided by).

【0043】また、イベント平均時間算出手段40は、
イベント待ち時間測定用情報格納領域11を含むPCB
10内の情報に基づいて、測定対象のプロセス100が
1つのイベントに要する平均時間を算出する。すなわ
ち、上記の経過時間をEVCの値で割って、当該平均時
間を算出する。
The event average time calculating means 40
PCB including event waiting time measurement information storage area 11
Based on the information in 10, the process 100 to be measured calculates an average time required for one event. That is, the average time is calculated by dividing the elapsed time by the EVC value.

【0044】なお、イベント待ち時間測定用情報格納領
域11におけるEVCの存在,図2中のステップ205
および206の処理,ならびにイベント平均時間算出手
段40の存在がなくても、本発明のプロセスイベント待
ち時間測定方式を実現することは可能である。
The existence of EVC in the event waiting time measurement information storage area 11, step 205 in FIG.
It is possible to realize the process event waiting time measuring method of the present invention without the processing of steps 206 and 206 and the absence of the event average time calculating means 40.

【0045】次に、本発明の第2の実施の形態につい
て、図4を参照して説明する。
Next, a second embodiment of the present invention will be described with reference to FIG.

【0046】図4を参照すると、本発明の第2の実施の
形態は、所定のプログラム(第1の実施の形態における
イベント待ち時間測定手段20(VEWA判定手段2
1,ESMA判定手段22,EWA加算手段23,およ
びEVC加算手段24を含むイベント待ち時間測定手段
20),ビジー率算出手段30,およびイベント平均時
間算出手段40を実現するためのプログラム)を記録し
た記録媒体50と、データ処理装置60とを備える。こ
の記録媒体50は、磁気ディスク、半導体メモリその他
の記録媒体であってよい。
Referring to FIG. 4, according to a second embodiment of the present invention, a predetermined program (event wait time measuring means 20 (VEWA determining means 2 in the first embodiment)
1, a program for realizing the event waiting time measuring means 20) including the ESMA judging means 22, the EWA adding means 23, and the EVC adding means 24, the busy rate calculating means 30, and the event average time calculating means 40). It includes a recording medium 50 and a data processing device 60. The recording medium 50 may be a magnetic disk, a semiconductor memory, or another recording medium.

【0047】当該所定のプログラムは、記録媒体50か
らデータ処理装置60に読み込まれ、データ処理装置6
0の動作を制御する。データ処理装置60は、当該所定
のプログラムの制御により、各プロセス100に対応し
て存在する各PCB10(従来からPCBに存在する制
御情報(CETが含まれる)に加えて、ESMA,EW
A,VEWA,およびEVCをそれぞれ格納するイベン
ト待ち時間測定用情報格納領域11が定義されているP
CB10)を使用して、第1の実施の形態で述べた処理
(イベント待ち時間測定手段20,ビジー率算出手段3
0,およびイベント平均時間算出手段40によって実現
される処理)を実行する。
The predetermined program is read from the recording medium 50 by the data processing device 60 and is read by the data processing device 6.
0 operation is controlled. Under the control of the predetermined program, the data processing device 60 controls the ESMA, EW, in addition to the control information (including the CET) existing in the PCB 10 corresponding to each process 100.
A P in which an event waiting time measurement information storage area 11 for storing A, VEWA, and EVC, respectively, is defined.
CB10), the processing described in the first embodiment (event waiting time measuring means 20, busy rate calculating means 3)
0, and the processing realized by the event average time calculation means 40).

【0048】なお、第2の実施の形態においても、イベ
ント待ち時間測定用情報格納領域11におけるEVCの
存在,図2中のステップ205および206の処理,な
らびにイベント平均時間算出手段40の処理の存在が任
意的なものであることは、第1の実施の形態で述べたと
同様である。
Also in the second embodiment, the existence of the EVC in the event waiting time measurement information storage area 11, the processing of steps 205 and 206 in FIG. Is optional, as described in the first embodiment.

【0049】また、記録媒体50に記録されたプログラ
ム中のビジー率算出手段30やイベント平均時間算出手
段40によって実現される処理を当該プログラムから削
除することができ、イベント待ち時間測定手段20によ
って測定された情報に基づく「ビジー率の算出」や「イ
ベント平均時間の算出」を手作業や一般的な計算ソフト
ウェアで実現できることも、第1の実施の形態で述べた
と同様である。
The processing realized by the busy rate calculating means 30 and the event average time calculating means 40 in the program recorded on the recording medium 50 can be deleted from the program. The “calculation of busy rate” and “calculation of average event time” based on the obtained information can be realized by manual work or general calculation software, as in the first embodiment.

【0050】[0050]

【発明の効果】以上説明したように、本発明によると、
各プロセスに対応するPCB内にイベント待ち時間測定
用情報格納領域を設けること等により、プロセスのイベ
ント待ち時間を容易に測定することができるので、その
イベント待ち時間を参照してビジー率算出式を使用する
ことによってビジー率を簡易に求めることができる。し
たがって、このビジー率算出式を用いてOSの中核プロ
セス等のビジー率を求めることで、情報処理システムの
性能低下の原因を特定することができ、OSの改善(性
能向上)を図ることができるという効果が生じる。
As described above, according to the present invention,
By providing an event waiting time measurement information storage area in the PCB corresponding to each process, etc., the event waiting time of a process can be easily measured. By using this, the busy rate can be easily obtained. Therefore, by calculating the busy rate of the core process or the like of the OS using the busy rate calculation formula, it is possible to identify the cause of the performance degradation of the information processing system and to improve the OS (improve the performance). This produces the effect.

【0051】また、イベント待ち時間測定用情報格納領
域にEVCを格納すること等により、測定対象のプロセ
スが1つのイベントに要する平均時間を算出することが
でき、情報処理システムのイベント処理性能を知ること
を可能ならしめ、当該情報処理システムの性能向上に益
をもたらすことができるという効果が生じる。
By storing the EVC in the event waiting time measurement information storage area, it is possible to calculate the average time required by the process to be measured for one event, and to know the event processing performance of the information processing system. This makes it possible to bring about an advantage in improving the performance of the information processing system.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のプロセスイベント待ち時間測定方式の
第1の実施の形態を示すブロック図である。
FIG. 1 is a block diagram showing a first embodiment of a process event waiting time measuring method according to the present invention.

【図2】図1中のイベント待ち時間測定手段の処理を示
す流れ図である。
FIG. 2 is a flowchart showing a process of an event waiting time measuring means in FIG. 1;

【図3】図1中のビジー率算出手段の具体的な動作を説
明するための図であり、プロセスの状態遷移の一例を示
す図である。
FIG. 3 is a diagram for explaining a specific operation of a busy rate calculation unit in FIG. 1, and is a diagram illustrating an example of a state transition of a process;

【図4】本発明の第2の実施の形態を示すブロック図で
ある。
FIG. 4 is a block diagram showing a second embodiment of the present invention.

【図5】プロセスの状態の種類および状態遷移の態様を
示す図である。
FIG. 5 is a diagram showing types of process states and aspects of state transition.

【符号の説明】[Explanation of symbols]

10 PCB 11 イベント待ち時間測定用情報格納領域 20 イベント待ち時間測定手段 21 VEWA判定手段 22 ESMA判定手段 23 EWA加算手段 24 EVC加算手段 30 ビジー率算出手段 40 イベント平均時間算出手段 50 記録媒体 60 データ処理装置 100 プロセス Reference Signs List 10 PCB 11 Event waiting time measurement information storage area 20 Event waiting time measuring means 21 VEWA judging means 22 ESMA judging means 23 EWA adding means 24 EVC adding means 30 Busy rate calculating means 40 Event average time calculating means 50 Recording medium 60 Data processing Apparatus 100 process

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 PCB内においてESMA,EWA,お
よびVEWAを格納するイベント待ち時間測定用情報格
納領域と、 プロセスが実行待機状態から実行可能状態および実行保
留状態のいずれかに遷移する際に、当該プロセスに対応
するPCB内の前記イベント待ち時間測定用情報格納領
域中のVEWAが有効であるか否かをチェックするVE
WA判定手段と、 前記VEWA判定手段によって「VEWAが有効であ
る」と判定された場合に、当該プロセスが実行待機状態
の際にリンクされていたイベントセマフォのアドレスと
当該プロセスに対応するPCB内の前記イベント待ち時
間測定用情報格納領域中のESMAとが一致するか否か
を判定するESMA判定手段と、 前記ESMA判定手段によって「両者が一致する」と判
定された場合に、当該プロセスが実行待機状態であった
時間を当該プロセスに対応するPCB内の前記イベント
待ち時間測定用情報格納領域中のEWAに加算するEW
A加算手段とを有することを特徴とするプロセスイベン
ト待ち時間測定方式。
1. An event waiting time measurement information storage area for storing ESMA, EWA, and VEWA in a PCB, and when a process transits from an execution standby state to one of an executable state and an execution pending state, VE for checking whether or not VEWA in the event waiting time measurement information storage area in the PCB corresponding to the process is valid
When the WAWA determination means determines that “VEWA is valid”, the address of the event semaphore linked when the process is in the execution standby state and the address in the PCB corresponding to the process are determined. ESMA determining means for determining whether or not ESMA in the event waiting time measurement information storage area matches, and when the ESMA determining means determines that "they match", the process waits for execution. EW that adds the time in the state to the EWA in the event waiting time measurement information storage area in the PCB corresponding to the process.
A process event waiting time measuring method, comprising: A adding means.
【請求項2】 EVCを含むイベント待ち時間測定用情
報格納領域と、 プロセスが実行待機状態から実行可能状態に遷移する際
に、当該プロセスに対応するPCB内の前記イベント待
ち時間測定用情報格納領域中のEVCに1を加算するE
VC加算手段とを有することを特徴とする請求項1記載
のプロセスイベント待ち時間測定方式。
2. An event waiting time measurement information storage area including an EVC, and the event waiting time measurement information storage area in a PCB corresponding to the process when the process transits from an execution standby state to an executable state. E that adds 1 to EVC inside
2. The process event waiting time measuring method according to claim 1, further comprising a VC adding means.
【請求項3】 プロセスが実行待機状態から実行可能状
態および実行保留状態のいずれかに遷移する際に、当該
プロセスに対応するPCB内においてESMA,EW
A,およびVEWAを格納するイベント待ち時間測定用
情報格納領域中のVEWAが有効であるか否かをチェッ
クするVEWA判定手段の処理と、 前記VEWA判定手段によって「VEWAが有効であ
る」と判定された場合に、当該プロセスが実行待機状態
の際にリンクされていたイベントセマフォのアドレスと
当該プロセスに対応するPCB内の前記イベント待ち時
間測定用情報格納領域中のESMAとが一致するか否か
を判定するESMA判定手段の処理と、 前記ESMA判定手段によって「両者が一致する」と判
定された場合に、当該プロセスが実行待機状態であった
時間を当該プロセスに対応するPCB内の前記イベント
待ち時間測定用情報格納領域中のEWAに加算するEW
A加算手段の処理とをコンピュータに実行させるための
プログラムを記録した記録媒体。
3. When a process transitions from an execution standby state to any of an executable state and an execution pending state, ESMA and EW are stored in a PCB corresponding to the process.
A, and processing of the VEWA determining means for checking whether or not the VEWA in the event waiting time measurement information storage area for storing the VEWA is valid; and the VEWA determining means determines that "VEWA is valid". In this case, it is determined whether or not the address of the event semaphore linked when the process is in the execution standby state matches the ESMA in the event waiting time measurement information storage area in the PCB corresponding to the process. The processing of the ESMA determining means for determining, and when the ESMA determining means determines that the two are the same, the time during which the process is in the execution waiting state is the event waiting time in the PCB corresponding to the process. EW to be added to EWA in the measurement information storage area
A recording medium on which a program for causing a computer to execute the processing of the A adding means is recorded.
【請求項4】 プロセスが実行待機状態から実行可能状
態および実行保留状態のいずれかに遷移する際に、当該
プロセスに対応するPCB内においてESMA,EW
A,VEWA,およびEVCを格納するイベント待ち時
間測定用情報格納領域中のVEWAが有効であるか否か
をチェックするVEWA判定手段の処理と、 前記VEWA判定手段によって「VEWAが有効であ
る」と判定された場合に、当該プロセスが実行待機状態
の際にリンクされていたイベントセマフォのアドレスと
当該プロセスに対応するPCB内の前記イベント待ち時
間測定用情報格納領域中のESMAとが一致するか否か
を判定するESMA判定手段の処理と、 前記ESMA判定手段によって「両者が一致する」と判
定された場合に、当該プロセスが実行待機状態であった
時間を当該プロセスに対応するPCB内の前記イベント
待ち時間測定用情報格納領域中のEWAに加算するEW
A加算手段の処理と、 プロセスが実行待機状態から実行可能状態に遷移する際
に、当該プロセスに対応するPCB内の前記イベント待
ち時間測定用情報格納領域中のEVCに1を加算するE
VC加算手段の処理とをコンピュータに実行させるため
のプログラムを記録した記録媒体。
4. When a process transits from an execution standby state to any of an executable state and an execution pending state, ESMA, EW and
The processing of the VEWA determining means for checking whether the VEWA in the event waiting time measurement information storage area for storing A, VEWA, and EVC is valid, and "VEWA is valid" by the VEWA determining means. When it is determined, whether the address of the event semaphore linked when the process is in the execution standby state matches the ESMA in the event waiting time measurement information storage area in the PCB corresponding to the process. The process of the ESMA judging means for judging whether the process is in the execution standby state when the ESMA judging device judges "they match" is the event in the PCB corresponding to the process. EW to be added to EWA in the waiting time measurement information storage area
A adding means for adding 1 to EVC in the event waiting time measurement information storage area in the PCB corresponding to the process when the process transits from the execution waiting state to the executable state.
A recording medium on which a program for causing a computer to execute the processing of the VC adding means is recorded.
JP9044665A 1997-02-13 1997-02-13 Process event latency time measuring system Pending JPH10228386A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9044665A JPH10228386A (en) 1997-02-13 1997-02-13 Process event latency time measuring system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9044665A JPH10228386A (en) 1997-02-13 1997-02-13 Process event latency time measuring system

Publications (1)

Publication Number Publication Date
JPH10228386A true JPH10228386A (en) 1998-08-25

Family

ID=12697753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9044665A Pending JPH10228386A (en) 1997-02-13 1997-02-13 Process event latency time measuring system

Country Status (1)

Country Link
JP (1) JPH10228386A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012133752A (en) * 2010-11-29 2012-07-12 Denso Corp Microcomputer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012133752A (en) * 2010-11-29 2012-07-12 Denso Corp Microcomputer

Similar Documents

Publication Publication Date Title
JP4094724B2 (en) Apparatus and method for identifying exceptions when debugging software
JP2006260542A (en) Determination of actual amount of time a processor consumes in executing code portion
US7398518B2 (en) Method and apparatus for measuring thread wait time
US6530031B1 (en) Method and apparatus for timing duration of initialization tasks during system initialization
US20050010908A1 (en) Method, apparatus and computer program product for implementing breakpoint based performance measurement
US6366969B1 (en) Method of determining data transfer rate of a device by measuring the transfer rate of data between a virtual drive and the device
JPH11110255A (en) Software debugging device and method
US6378013B1 (en) System for assessing performance of computer systems
US20040128654A1 (en) Method and apparatus for measuring variation in thread wait time
JPH10228386A (en) Process event latency time measuring system
CN113612661B (en) Method, device, computing equipment and storage medium for checking program stability
US20010051866A1 (en) Tracing circuit, tracing method and record medium for operation monitoring device
JPH11327927A (en) Cpu using rate measurement system
CN109522712B (en) Method, storage medium, device and system for detecting system acceleration
JP2595718B2 (en) In-circuit emulator
JP2002244888A (en) Multithread profiling method and profiling device, and computer program
JP2775830B2 (en) Instruction frequency measurement method
JPH0217552A (en) Performance data measuring system
JP2007241431A (en) Trace data recording device
JPH0573347A (en) Emulation device
JPS6063647A (en) Measuring method of run time of specified program
JPH1115704A (en) Emulation control method and emulator
JP2002116926A (en) Program processor and program processing method
JPH10133902A (en) Performance evaluating method for computer system
CN114253571A (en) Method and system for judging firmware refreshing process state