JPH1012283A - Battery pack and its control method - Google Patents

Battery pack and its control method

Info

Publication number
JPH1012283A
JPH1012283A JP8182778A JP18277896A JPH1012283A JP H1012283 A JPH1012283 A JP H1012283A JP 8182778 A JP8182778 A JP 8182778A JP 18277896 A JP18277896 A JP 18277896A JP H1012283 A JPH1012283 A JP H1012283A
Authority
JP
Japan
Prior art keywords
voltage value
battery cell
battery
internal voltage
pack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8182778A
Other languages
Japanese (ja)
Other versions
JP3894377B2 (en
Inventor
Yasuhito Eguchi
安仁 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18277896A priority Critical patent/JP3894377B2/en
Publication of JPH1012283A publication Critical patent/JPH1012283A/en
Application granted granted Critical
Publication of JP3894377B2 publication Critical patent/JP3894377B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a residual life of battery cell group in almost a fixed period, by detecting respective internal voltage value of each battery cell group, when the internal voltage value of a single battery cell is decreased to a discharge end voltage value, stopping operation of a battery pack. SOLUTION: At low power consumption mode time of a battery pack 1, a pack side CPU 12 is placed again in an operating condition from a standby condition, respective internal voltage of each battery cell 2A to 2D is detected in the pack side CPU 12. In this condition, when internal voltage of at least one battery cell 2A to 2D is decreased to a discharge end voltage value, D-FET 30 is controlled, supply of a DC current to an electronic equipment 5 is stopped. In addition to this operation, in the pack side CPU 12, a power down circuit 10 is controlled, all operations of the pack side CPU 12 are stopped. In this way, in the battery pack 1, a protection circuit 9 is switched from a low power consumption mode to a power down mode.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段(図1) 発明の実施の形態(図1) 発明の効果[Table of Contents] The present invention will be described in the following order. Technical Field to which the Invention pertains Related Art Problems to be Solved by the Invention Means for Solving the Problems (FIG. 1) Embodiments of the Invention (FIG. 1) Effects of the Invention

【0002】[0002]

【発明の属する技術分野】本発明はバツテリパツク及び
バツテリパツクの制御方法に関し、例えば2次電池とし
てリチウムイオン電池でなるバツテリセルが収納され、
例えば携帯型のパーソナルコンピユータでなる電子機器
に装填されることにより当該電子機器に直流電流を供給
するバツテリパツク及びその制御方法に適用して好適な
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a battery pack and a method for controlling the battery pack, for example, a battery pack comprising a lithium ion battery as a secondary battery.
For example, the present invention is suitably applied to a battery pack for supplying a direct current to the electronic device by being loaded into an electronic device including a portable personal computer and a control method therefor.

【0003】[0003]

【従来の技術】従来、この種のバツテリパツクにおいて
は、その内部に複数のバツテリセルが直列に接続されて
なるバツテリセル群が収納されると共に、CPU(Cent
ral Proccessor Unit )、電圧測定回路、電流測定回
路、温度センサ、充放電切替え回路及び動作停止回路が
基板上のそれぞれ所定位置に配置されてなる保護回路が
収納されて構成されている。
2. Description of the Related Art Conventionally, in a battery pack of this type, a battery cell group in which a plurality of battery cells are connected in series is housed therein, and a CPU (Cent
ral processor unit), a voltage measuring circuit, a current measuring circuit, a temperature sensor, a charge / discharge switching circuit, and a protection circuit in which an operation stop circuit is disposed at predetermined positions on a substrate.

【0004】この場合保護回路においては、バツテリセ
ル群からCPUに直流電流が供給されており、これによ
り当該CPUが動作して電圧測定回路、電流測定回路及
び温度センサを制御して各バツテリセル毎の端子電圧値
(以下、これをセル電圧値と呼ぶ)をそれぞれ個別に検
出すると共に、バツテリセル群の充放電電流値及び温度
を検出するようになされている。
In this case, in the protection circuit, a direct current is supplied from the battery cell group to the CPU, whereby the CPU operates to control the voltage measurement circuit, the current measurement circuit, and the temperature sensor, thereby controlling the terminal of each battery cell. A voltage value (hereinafter, referred to as a cell voltage value) is individually detected, and a charge / discharge current value and a temperature of a battery cell group are detected.

【0005】ここでバツテリセルにおいては、その内部
抵抗及びこれに接続されるCPU等の接続抵抗等により
本来バツテリセルが有する電圧値(以下、これを内部電
圧値と呼ぶ)よりもセル電圧値が低い値を示し、当該バ
ツテリセルに接続される負荷(電子機器の有する負荷)
が大きくなるとセル電圧値はさらに低い値を示す。また
セル電圧値は、バツテリセルに接続される負荷(例えば
電子機器においてフロツピーデイスクを回転させるドラ
イブ等)の動作状況等に応じて変動する。
Here, in the battery cell, the cell voltage value is lower than the voltage value originally possessed by the battery cell (hereinafter referred to as the internal voltage value) due to the internal resistance thereof and the connection resistance of the CPU and the like connected thereto. And the load connected to the battery cell (the load of the electronic device)
Becomes larger, the cell voltage value shows a lower value. In addition, the cell voltage value fluctuates according to the operation status of a load (for example, a drive for rotating a floppy disk in an electronic device) connected to the battery cell.

【0006】従つて保護回路では、CPUが各バツテリ
セルのセル電圧値を充放電電流値及び温度に基づいて補
正するようにして各バツテリセル毎のそれぞれ内部電圧
値を検出する。
Accordingly, in the protection circuit, the CPU detects the internal voltage value of each battery cell by correcting the cell voltage value of each battery cell based on the charge / discharge current value and the temperature.

【0007】このようにして保護回路においては、バツ
テリセル群の充電時、CPUにより各バツテリセル毎の
それぞれ内部電圧値を監視し、少なくとも1つのバツテ
リセルの内部電圧値が所定の電圧値に達したときに充放
電切替え回路を制御することにより、外部からバツテリ
セル群に供給される直流電流を遮断して当該バツテリセ
ル群の充電を停止させる。これにより保護回路は、各バ
ツテリセルを過充電から保護し得るようになされてい
る。
In this way, in the protection circuit, when charging the battery cell group, the CPU monitors the internal voltage value of each battery cell, and when the internal voltage value of at least one battery cell reaches a predetermined voltage value. By controlling the charge / discharge switching circuit, a direct current supplied from the outside to the battery cell group is interrupted to stop charging the battery cell group. Thus, the protection circuit can protect each battery cell from overcharging.

【0008】またこの保護回路においては、バツテリセ
ル群から電子機器に直流電流を供給する動作モードで
は、CPUにより各バツテリセル毎の内部電圧値に基づ
いてバツテリセル群の残存容量を検出して当該検出した
残存容量を電子機器に送出する。これにより電子機器
は、入力された残存容量を監視して当該残存容量が所定
の値まで低下したときにその動作を停止する。なお電子
機器は、通常、その動作を停止してもデータのバツクア
ツプ機能等のように最低限必要な動作をしている。
In this protection circuit, in an operation mode in which a direct current is supplied from the battery cell group to the electronic device, the CPU detects the remaining capacity of the battery cell group based on the internal voltage value of each battery cell, and detects the detected remaining capacity. Send the capacity to the electronic device. Thereby, the electronic device monitors the input remaining capacity and stops the operation when the remaining capacity decreases to a predetermined value. Note that the electronic equipment normally performs at least a minimum required operation such as a data backup function even if the operation is stopped.

【0009】この後保護回路は、CPUによる電圧測定
回路、電流測定回路及び温度センサ等の制御を停止させ
るようにして当該CPUを必要最低限の動作以外を停止
させて待機状態にする。これにより保護回路は、バツテ
リセル群から電子機器及びCPU等に供給される放電電
流値を低下させ(数〔μA〕〜数〔mA〕程度)、かく
してバツテリセル群の消費電力を低減させる低消費電力
モードになる。
After that, the protection circuit stops the control of the voltage measurement circuit, the current measurement circuit, the temperature sensor, and the like by the CPU, and stops the CPU except for the minimum required operation, thereby putting the CPU into a standby state. Accordingly, the protection circuit reduces the discharge current value supplied from the battery cell group to the electronic device and the CPU (about several [μA] to several [mA]), and thus reduces the power consumption of the battery cell group. become.

【0010】ところでこの低消費電力モードにおいて
は、バツテリセル群から電子機器及びCPU等に僅かで
はあるが直流電流が供給されているにもかかわらずに、
当該CPUが各バツテリセル毎の内部電圧値を監視しな
いために動作停止回路により各バツテリセルの過放電を
防止するようになされている。
In this low power consumption mode, although a small amount of direct current is supplied from the battery cell group to the electronic device and the CPU, etc.
Since the CPU does not monitor the internal voltage value of each battery cell, an operation stop circuit prevents overdischarge of each battery cell.

【0011】すなわち動作停止回路は、バツテリセル群
の端子電圧値(以下、これをトータル電圧値と呼ぶ)を
測定し、当該測定したトータル電圧値が所定のトータル
電圧値(以下、これを動作停止電圧値と呼ぶ)まで低下
したとき、バツテリセル群からCPUに直流電流を供給
する入力ラインを遮断して当該CPUの動作を停止させ
ると共に、充放電切替え回路を制御してバツテリセル群
から電子機器への直流電流の供給を停止させる。これに
より保護回路は、低消費電力モードから当該保護回路の
動作が停止するパワーダウンモードに切り替わり、各バ
ツテリセルを過放電から保護し得るようになされてい
る。
That is, the operation stop circuit measures a terminal voltage value (hereinafter, referred to as a total voltage value) of a battery cell group, and the measured total voltage value is a predetermined total voltage value (hereinafter, referred to as an operation stop voltage). Value, the input line for supplying a direct current from the battery cell group to the CPU is stopped to stop the operation of the CPU, and the charge / discharge switching circuit is controlled to control the direct current from the battery cell group to the electronic device. Stop supplying current. As a result, the protection circuit switches from the low power consumption mode to the power down mode in which the operation of the protection circuit is stopped, and can protect each battery cell from overdischarge.

【0012】[0012]

【発明が解決しようとする課題】ところでかかる構成の
バツテリパツクにおいては、保護回路の充放電切替え回
路がFET(Field Effect Transistor )等で構成され
ており、当該充放電切替え回路はバツテリセル群の入出
力ラインを物理的に遮断せずに電気的に遮断する。この
ためこのバツテリパツクにおいては、通常、パワーダウ
ンモードにおいてバツテリセル群から充放電切替え回路
を介して僅かではあるが漏れ電流(例えば、数〔μA〕
程度)が流れている。
In the battery pack having such a configuration, the charge / discharge switching circuit of the protection circuit is constituted by an FET (Field Effect Transistor) or the like, and the charge / discharge switching circuit is used for input / output lines of a battery cell group. Is electrically cut off without being physically cut off. For this reason, in this battery pack, a small amount of leakage current (for example, several [μA]) is usually supplied from the battery cell group via the charge / discharge switching circuit in the power down mode.
Degree) is flowing.

【0013】すなわちバツテリパツクにおいては、パワ
ーダウンモードになつた後、そのまま放置されることに
よりバツテリセル群が過放電となり劣化することにな
る。従つてこのバツテリパツクにおいては、通常、パワ
ーダウンモードに切り替わつた直後からバツテリセル群
を劣化させずに回復(すなわち、充電)し得る放置期間
を残存余命として、当該残存余命が一定の期間となるよ
うに設定されている。
That is, in the battery pack, the battery cell group is over-discharged and deteriorated by being left as it is after entering the power down mode. Therefore, in this battery pack, a remaining period in which the battery cell group can be recovered (that is, charged) without deteriorating the battery cell group immediately after switching to the power down mode is set as a remaining life, and the remaining life is fixed. Is set to

【0014】ところがこのバツテリパツクにおいては、
低消費電力モードにおいて電子機器で動作する負荷(バ
ツクアツプ機能)が比較的大きい場合、バツテリセル群
のトータル電圧値が動作停止電圧値まで低下したときの
内部電圧値は当該動作停止電圧値よりも比較的大きな値
となり、また電子機器で動作する負荷(バツクアツプ機
能)が比較的小さい場合には、バツテリセル群のトータ
ル電圧値が動作停止電圧値まで低下したときの内部電圧
値は動作停止電圧値に比較的近い値となる。
However, in this battery pack,
When the load (backup function) operated by the electronic device in the low power consumption mode is relatively large, the internal voltage value when the total voltage value of the battery cell group drops to the operation stop voltage value is relatively higher than the operation stop voltage value. When the load (back-up function) operated by the electronic device is relatively small, the internal voltage value when the total voltage value of the battery cell group drops to the operation stop voltage value is relatively small. It will be a close value.

【0015】従つてパワーダウンモードに切り替わつた
直後のバツテリセル群の内部電圧値は、低消費電力モー
ドにおいて電子機器で動作する負荷(バツクアツプ機
能)の大きさに応じて異なる値になり、この結果バツテ
リセル群の残存余命がばらつくことなる。すなわちこの
バツテリパツクにおいては、バツテリセル群の残存余命
の期間が低消費電力モードにおいて電子機器で動作する
負荷(バツクアツプ機能)の大きさに影響され、当該バ
ツテリセル群の性能を安定させ難い問題があつた。
Accordingly, the internal voltage value of the battery cell group immediately after switching to the power down mode has a different value according to the magnitude of the load (backup function) operated by the electronic device in the low power consumption mode. The life expectancy of the battery cells varies. That is, in this battery pack, there is a problem that it is difficult to stabilize the performance of the battery cell group because the remaining life of the battery cell group is affected by the size of the load (backup function) operated by the electronic device in the low power consumption mode.

【0016】またこのバツテリパツクにおいては、動作
停止回路が動作モード及び低消費電力モードの双方にお
いて動作するようになされている。ところがこのバツテ
リパツクでは、これに接続される電子機器が比較的大き
な電流負荷(ドライブ等)を有する場合、当該電子機器
のその負荷が動作モードにおいて動作することにより、
バツテリセル群その内部抵抗により電圧降下が生じて当
該バツテリセル群のトータル電圧値が動作停止電圧値よ
りも低い値になることがある。
Further, in this battery pack, the operation stop circuit operates in both the operation mode and the low power consumption mode. However, in this battery pack, when an electronic device connected thereto has a relatively large current load (drive or the like), the load of the electronic device operates in the operation mode,
A voltage drop may occur due to the internal resistance of the battery cell group, and the total voltage value of the battery cell group may be lower than the operation stop voltage value.

【0017】従つてこのような場合には、動作停止回路
が動作モードにおいてバツテリセル群のトータル電圧値
が動作停止電圧値まで低下したことを検出することによ
り、動作中の電子機器に対する直流電流の供給を停止さ
せ、当該電子機器を故障させる問題があった。
Therefore, in such a case, when the operation stop circuit detects that the total voltage value of the battery cell group has decreased to the operation stop voltage value in the operation mode, the supply of DC current to the operating electronic equipment is performed. And the electronic device breaks down.

【0018】このためこのように問題を解決する方法と
して、電子機器が比較的大きな電流負荷を有する場合に
は、動作停止回路により検出される動作停止電圧値を比
較的低い値に設定する方法が考えられる。
Therefore, as a method of solving such a problem, a method of setting the operation stop voltage value detected by the operation stop circuit to a relatively low value when the electronic device has a relatively large current load. Conceivable.

【0019】ところがこの方法においては、低消費電力
モードからパワーダウンモードに切り替わつた直後のバ
ツテリセル群の内部電圧値が著しく低い値となり、この
結果当該バツテリセル群の残存余命も著しく短くなる。
従つてこの方法では、バツテリセル群の残存余命がバツ
テリパツクに接続される電子機器の負荷の大きさに影響
され、当該バツテリセル群の性能を安定させ難い問題が
あつた。
However, in this method, the internal voltage value of the battery cell group immediately after switching from the low power consumption mode to the power down mode becomes extremely low, and as a result, the remaining life of the battery cell group is significantly shortened.
Therefore, in this method, the remaining life of the battery cell group is affected by the load of the electronic device connected to the battery pack, and there is a problem that it is difficult to stabilize the performance of the battery cell group.

【0020】さらにこのバツテリパツクにおいては、低
消費電力モードにおいて動作停止回路によりバツテリセ
ル群の内部電圧値を検出し、当該検出した内部電圧値が
所定の内部電圧値まで低下したときにパワーダウンモー
ドに切り替える方法が考えられる。ところがこの場合に
は、動作停止回路をCPU、電圧測定回路、電流測定回
路及び温度センサ等から構成して、バツテリセル群の内
部電圧値を検出させるようにする必要があり、当該バツ
テリセル内の回路構成が煩雑になる問題があつた。
Further, in this battery pack, the internal voltage value of the battery cell group is detected by the operation stop circuit in the low power consumption mode, and the mode is switched to the power down mode when the detected internal voltage value decreases to the predetermined internal voltage value. There is a method. However, in this case, it is necessary to configure the operation stop circuit with a CPU, a voltage measurement circuit, a current measurement circuit, a temperature sensor, and the like so as to detect the internal voltage value of the battery cell group. There was a problem that was complicated.

【0021】本発明は以上の点を考慮してなされたもの
で、バツテリセルの性能を安定し得るバツテリパツク及
びバツテリパツクの制御方法を提案しようとするもので
ある。
The present invention has been made in view of the above points, and it is an object of the present invention to propose a battery pack and a battery pack control method capable of stabilizing battery cell performance.

【0022】[0022]

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、各バツテリセル毎のそれぞれ内部
電圧値を検出する内部電圧検出手段と、当該内部電圧検
出手段が各バツテリセル毎のそれぞれ内部電圧値の検出
を停止した待機状態にある低消費電力モード時に、バツ
テリセル群の端子電圧値又は各バツテリセル毎のそれぞ
れ端子電圧値を測定し、各バツテリセル群の端子電圧値
が所定の第1の端子電圧値まで低下したとき、又は少な
くとも1つのバツテリセルの端子電圧値が所定の第2の
端子電圧値まで低下したときに内部電圧検出手段を起動
させる起動手段と、少なくとも1つのバツテリセルの内
部電圧値が所定の第1の内部電圧値まで低下したときに
内部電圧検出手段から得られる制御信号に基づいて内部
電圧検出手段の動作を停止させる停止手段とを設けるよ
うにする。
According to the present invention, there is provided an internal voltage detecting means for detecting an internal voltage value for each battery cell, and an internal voltage detecting means for detecting an internal voltage value for each battery cell. In the low power consumption mode in the standby state in which the detection of the value is stopped, the terminal voltage value of the battery cell group or the terminal voltage value of each battery cell is measured, and the terminal voltage value of each battery cell group is set to the predetermined first terminal voltage. Starting means for activating the internal voltage detecting means when the internal voltage value has decreased to a predetermined value or when the terminal voltage value of the at least one battery cell has decreased to a predetermined second terminal voltage value; Of the internal voltage detecting means based on a control signal obtained from the internal voltage detecting means when the internal voltage has decreased to the first internal voltage value. The to be provided with a stop means for stopping.

【0023】また本発明においては、基板に形成された
保護回路を待機状態にする低消費電力モード時に、バツ
テリセル群の端子電圧値、又は各バツテリセル毎のそれ
ぞれ端子電圧値を測定し、バツテリセル群の端子電圧値
が所定の第1の端子電圧値まで低下したとき、又は少な
くとも1つのバツテリセルの端子電圧値が所定の第2の
端子電圧値まで低下したときに保護回路を起動させて各
バツテリセル毎のそれぞれ内部電圧値を検出する第1の
ステツプと、少なくとも1つのバツテリセルの内部電圧
値が所定の第1の内部電圧値まで低下したときに保護回
路の動作を停止させる第2のステツプとを設けるように
する。
In the present invention, the terminal voltage value of the battery cell group or the terminal voltage value of each battery cell is measured in the low power consumption mode in which the protection circuit formed on the substrate is in a standby state. When the terminal voltage value decreases to a predetermined first terminal voltage value, or when the terminal voltage value of at least one battery cell decreases to a predetermined second terminal voltage value, the protection circuit is activated to activate the protection circuit for each battery cell. A first step for detecting the internal voltage value and a second step for stopping the operation of the protection circuit when the internal voltage value of at least one battery cell decreases to a predetermined first internal voltage value. To

【0024】従つて本発明では、各バツテリセル毎のそ
れぞれ内部電圧値を検出する内部電圧検出手段と、当該
内部電圧検出手段の低消費電力モード時に、バツテリセ
ル群の端子電圧値又は各バツテリセル毎のそれぞれ端子
電圧値を測定し、各バツテリセル群の端子電圧値が所定
の第1の端子電圧値まで低下したとき、又は少なくとも
1つのバツテリセルの端子電圧値が所定の第2の端子電
圧値まで低下したときに内部電圧検出手段を起動させる
起動手段と、少なくとも1つのバツテリセルの内部電圧
値が所定の第1の内部電圧値まで低下したときに内部電
圧検出手段から得られる制御信号に基づいて内部電圧検
出手段の動作を停止させる停止手段とを設けるようにし
たことにより、簡易な回路構成でバツテリセル群の残存
余命のばらつきを低減させて当該残存余命をほぼ一定の
期間にすることができる。
Therefore, according to the present invention, there is provided an internal voltage detecting means for detecting an internal voltage value for each battery cell, and a terminal voltage value of a battery cell group or each battery cell when the internal voltage detecting means is in a low power consumption mode. The terminal voltage value is measured, and when the terminal voltage value of each battery cell group decreases to a predetermined first terminal voltage value, or when the terminal voltage value of at least one battery cell decreases to a predetermined second terminal voltage value Activating means for activating internal voltage detecting means, and internal voltage detecting means based on a control signal obtained from the internal voltage detecting means when the internal voltage value of at least one battery cell drops to a predetermined first internal voltage value. And a stopping means for stopping the operation of the battery cell group. Gensa allowed can be made substantially constant period the remaining life expectancy by.

【0025】また本発明では、低消費電力モード時に、
バツテリセル群の端子電圧値又は各バツテリセル毎のそ
れぞれ端子電圧値を測定し、バツテリセル群の端子電圧
値が第1の端子電圧値まで低下してとき、又は少なくと
も1つのバツテリセルの端子電圧値が第2の端子電圧値
まで低下したときに保護回路を起動させて各バツテリセ
ル毎のそれぞれ内部電圧値を検出し、次いで少なくとも
1つのバツテリセルの内部電圧値が第1の内部電圧値ま
で低下したときに保護回路の動作を停止させるようにし
たことにより、低消費電力モードにおける電子機器の動
作状況に影響されずにバツテリセル群の内部電圧値が常
にほぼ同じ値になつたときにパワーダウンモードに切り
替えることができ、これによりバツテリセル群の残存余
命のばらつきを低減させて当該残存余命をほぼ一定の期
間にすることができる。
In the present invention, in the low power consumption mode,
The terminal voltage value of the battery cell group or the terminal voltage value of each battery cell is measured, and when the terminal voltage value of the battery cell group decreases to the first terminal voltage value, or when the terminal voltage value of at least one battery cell becomes the second terminal voltage value. When the internal voltage value of each battery cell decreases to a first internal voltage value, the protection circuit is activated when the internal voltage value decreases to the first internal voltage value. By stopping the operation of the electronic device in the low power consumption mode, it is possible to switch to the power down mode when the internal voltage value of the battery cell group becomes almost the same value without being affected by the operation state of the electronic device in the low power consumption mode. Thus, the variation in the remaining life of the battery cell group can be reduced, and the remaining life can be made substantially constant. That.

【0026】[0026]

【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings.

【0027】図1において、バツテリパツク1は、例え
ば4本のバツテリセル2A、2B、2C及び2Dが直列
に接続されてなるバツテリセル群2が収納されており、
当該バツテリセル群2はそのプラス側が外部接続用のプ
ラス端子(以下、これをパツク側プラス端子と呼ぶ)3
に接続されていると共に、マイナス側が外部接続用のマ
イナス端子(以下、これをパツク側マイナス端子と呼
ぶ)4に接続されている。
In FIG. 1, a battery pack 1 houses a battery cell group 2 in which, for example, four battery cells 2A, 2B, 2C and 2D are connected in series.
The battery cell group 2 has a plus terminal for external connection (hereinafter referred to as a pack-side plus terminal) 3 on the plus side.
The negative side is connected to a negative terminal 4 for external connection (hereinafter referred to as a pack side negative terminal).

【0028】この場合バツテリパツク1は、電子機器5
の装填部(図示せず)内に装填されることにより、パツ
ク側プラス端子3が電子機器5の外部接続用のプラス端
子(以下、これを機器側プラス端子と呼ぶ)6に接続さ
れると共に、パツク側マイナス端子4が電子機器5の外
部接続用のマイナス端子(以下、これを機器側マイナス
端子と呼ぶ)7に接続される。
In this case, the battery pack 1 is
Of the electronic device 5 (hereinafter, referred to as a device-side positive terminal) 6 while the pack-side positive terminal 3 is connected to a loading portion (not shown). The negative terminal 4 on the pack side is connected to a negative terminal 7 for external connection of the electronic device 5 (hereinafter referred to as a negative terminal on the device side).

【0029】またこれに加えてこのバツテリパツク1
は、パツク側プラス端子3が機器側プラス端子6を介し
て電子機器5に設けられた電源回路8のプラス側に接続
されると共に、パツク側マイナス端子4が機器側マイナ
ス端子7を介して電源回路8のマイナス側に接続され
る。これによりバツテリパツク1においては、バツテリ
セル群2から電子機器5に直流電流を供給すると共に、
当該電子機器5の電源回路8からバツテリセル群2に直
流電流が供給されて充電されるようになされている。
In addition to this, the battery pack 1
The pack-side plus terminal 3 is connected to the plus side of the power supply circuit 8 provided in the electronic device 5 via the device-side plus terminal 6, and the pack-side minus terminal 4 is connected to the power supply via the device-side minus terminal 7. It is connected to the negative side of the circuit 8. As a result, in the battery pack 1, a direct current is supplied from the battery cell group 2 to the electronic device 5, and
A direct current is supplied from the power supply circuit 8 of the electronic device 5 to the battery cell group 2 to be charged.

【0030】ここでこのバツテリパツク1においては、
各バツテリセル2A〜2Dを過充電及び過放電から保護
する保護回路9が収納されている。保護回路9において
は、バツテリセル群2のプラス側にパワーダウン回路
(PD回路)10の入力端子が接続されており、当該パ
ワーダウン回路10はバツテリセル群2から直流電流が
供給されると共に、当該直流電流を出力側から内部電圧
検出部11に供給する。
Here, in the battery pack 1,
A protection circuit 9 for protecting each of the battery cells 2A to 2D from overcharge and overdischarge is housed. In the protection circuit 9, an input terminal of a power down circuit (PD circuit) 10 is connected to the plus side of the battery cell group 2. The power down circuit 10 is supplied with a DC current from the battery cell group 2 and receives the DC current. The current is supplied to the internal voltage detector 11 from the output side.

【0031】この場合内部電圧検出部11は、バツテリ
セル群2からパワーダウン回路10を介して供給される
直流電流がCPU(以下、これをパツク側CPUと呼
ぶ)12の電流入力端子(IN)12Aに供給される。こ
れによりこの内部電圧検出部11は、パツク側CPU1
2を動作させると共に、当該パツク側CPU12により
電圧測定回路13、電流測定回路14及び温度センサ1
5を制御する。
In this case, the internal voltage detecting section 11 supplies a direct current supplied from the battery cell group 2 via the power down circuit 10 to a current input terminal (IN) 12A of a CPU (hereinafter referred to as a pack side CPU) 12. Supplied to As a result, the internal voltage detecting unit 11 is configured to
2 is operated, and the voltage measurement circuit 13, the current measurement circuit 14 and the temperature sensor 1 are controlled by the pack-side CPU 12.
5 is controlled.

【0032】電圧測定回路13は、ラインセレクタ及び
オペアンプ等から構成されており、その入力側に各バツ
テリセル2A〜2D毎のそれぞれプラス端子及びマイナ
ス端子が接続されている。電圧測定回路13は、各バツ
テリセル2A〜2D毎のセル電圧値をそれぞれ個別に測
定し、当該測定した各セル電圧値をそれぞれ電圧値測定
信号S1として、その出力端子に接続されたパツク側C
PU12のアナログデジタル変換端子(A/D )12Bに
送出する。
The voltage measuring circuit 13 is composed of a line selector, an operational amplifier, and the like, and its input side is connected to a positive terminal and a negative terminal of each of the battery cells 2A to 2D. The voltage measurement circuit 13 individually measures the cell voltage value of each of the battery cells 2A to 2D, and uses each of the measured cell voltage values as a voltage value measurement signal S1 to connect a pack C connected to its output terminal.
The signal is sent to the analog-to-digital conversion terminal (A / D) 12B of the PU 12.

【0033】また電流測定回路14は、オペアンプOP
及び所定の抵抗値を有する抵抗R1から構成されてお
り、オペアンプOPの一方の入力端子と抵抗R1の一端
とがバツテリセル群2のマイナス側に接続されていると
共に、オペアンプOPの他方の入力端子と抵抗R1の他
端とがパツク側マイナス端子4に接続されている。この
電流測定回路14は、バツテリセル郡2の充放電電流値
を測定し、当該測定した充放電電流値を電流値測定信号
S2としてオペアンプOPの出力端子に接続れさたパツ
ク側CPU12の電流値入力端子(I-IN)12Cに送出
する。
The current measuring circuit 14 includes an operational amplifier OP
And one input terminal of the operational amplifier OP and one end of the resistor R1 are connected to the minus side of the battery cell group 2, and the other input terminal of the operational amplifier OP is connected to the other input terminal of the operational amplifier OP. The other end of the resistor R1 is connected to the pack side minus terminal 4. The current measuring circuit 14 measures the charge / discharge current value of the battery cell group 2, and uses the measured charge / discharge current value as a current value measurement signal S2 to input the current value of the pack-side CPU 12 connected to the output terminal of the operational amplifier OP. Send it to terminal (I-IN) 12C.

【0034】さらに温度センサ15は、サーミスタ等で
なり、その一端がバツテリセル群2のマイナス側と、電
流測定回路14の抵抗R1の一端との間に接続されてい
る。この温度センサ15は、バツテリセル群2の温度を
測定し、当該測定した温度を温度測定信号S3として、
その他端に接続されたパツク側CPU12の温度入力端
子(T-IN)12Dに送出する。
The temperature sensor 15 is composed of a thermistor or the like, and one end thereof is connected between the minus side of the battery cell group 2 and one end of the resistor R1 of the current measuring circuit 14. The temperature sensor 15 measures the temperature of the battery cell group 2 and uses the measured temperature as a temperature measurement signal S3.
It is sent to the temperature input terminal (T-IN) 12D of the pack side CPU 12 connected to the other end.

【0035】これにより内部電圧検出部11においてパ
ツク側CPU12は、入力される電圧値測定信号S1、
電流値測定信号S2及び温度測定信号S3に基づいて各
バツテリセル2A〜2D毎のそれぞれセル電圧値並びに
バツテリセル郡2の充放電電流値及び温度を監視し得る
ようになされている。またこのパツク側CPU12は、
各セル電圧値及び充放電電流値並びに温度に基づいて各
バツテリセル2A〜2D毎のそれぞれ内部電圧値を検出
すると共に、このようにして得られる各内部電圧値に基
づいてバツテリセル群2の残存容量を検出するようにな
されている。
Thus, the pack-side CPU 12 in the internal voltage detector 11 receives the input voltage value measurement signal S1,
Based on the current value measurement signal S2 and the temperature measurement signal S3, the cell voltage value of each battery cell 2A to 2D and the charge / discharge current value and temperature of the battery cell group 2 can be monitored. The pack side CPU 12
The internal voltage value of each of the battery cells 2A to 2D is detected based on each cell voltage value, charge / discharge current value, and temperature, and the remaining capacity of the battery cell group 2 is determined based on the internal voltage values obtained in this manner. It has been made to detect.

【0036】ここでパツク側CPU12は、通信用出力
端子(T1)12Eがバツテリパツク1の外部通信用出力
端子(以下、これをパツク側外部側通信用出力端子と呼
ぶ)20に接続されていると共に、通信用入力端子(T
2)12Fがバツテリパツク1の外部通信用入力端子
(以下、これをパツク側外部通信用入力端子と呼ぶ)2
1に接続されている。
Here, in the pack-side CPU 12, the communication output terminal (T1) 12E is connected to an external communication output terminal (hereinafter, referred to as a pack-side external communication output terminal) 20 of the battery pack 1. , Communication input terminal (T
2) 12F is an external communication input terminal of the battery pack 1 (hereinafter referred to as a pack-side external communication input terminal) 2
1 connected.

【0037】この場合バツテリパツク1は、電子機器5
の装填部に装填された状態において、パツク側外部通信
用出力端子20が電子機器5の外部通信用入力端子(以
下、これを機器側外部通信用入力端子と呼ぶ)22に接
続されると共に、パツク側外部通信用入力端子21が電
子機器5の外部通信用出力端子(以下、これを機器側外
部通信用出力端子と呼ぶ)23に接続される。また機器
側外部通信用入力端子22及び機器側外部通信用出力端
子23はそれぞれ当該電子機器5内に設けられた図示し
ないCPU(以下、これを機器側CPUと呼ぶ)に接続
されている。
In this case, the battery pack 1 is
In this state, the pack-side external communication output terminal 20 is connected to an external communication input terminal (hereinafter, referred to as a device-side external communication input terminal) 22 of the electronic device 5, and The pack-side external communication input terminal 21 is connected to an external communication output terminal (hereinafter referred to as a device-side external communication output terminal) 23 of the electronic device 5. The device-side external communication input terminal 22 and the device-side external communication output terminal 23 are connected to a CPU (not shown) provided in the electronic device 5 (hereinafter, referred to as a device-side CPU).

【0038】これによりパツク側CPU12は、通信用
出力端子12Eからパツク側外部通信用出力端子20及
び機器側外部通信用入力端子22を順次介して機器側C
PUにバツテリセル群2の残存容量を容量信号S4とし
て送出するようになされている。
Thus, the pack-side CPU 12 sends the device-side C from the communication output terminal 12E through the pack-side external communication output terminal 20 and the device-side external communication input terminal 22 in this order.
The remaining capacity of the battery cell group 2 is sent to the PU as a capacity signal S4.

【0039】一方、機器側CPUは、必要に応じて機器
側外部通信用出力端子23、パツク側外部通信用入力端
子21及び通信用入力端子12Fを順次介してパツク側
CPU12に制御信号S5を送出することにより、当該
パツク側CPU12から各バツテリセル2A〜2D毎の
それぞれセル電圧値及び内部電圧値並びにバツテリセル
群2の充放電電流値及び温度等のような各種状態を状態
信号S6として得るようになされている。かくして電子
機器5の機器側CPUは、バツテリパツク1のバツテリ
セル群2及び又は各バツテリセル2A〜2Dの各種状態
を監視し得るようになされている。
On the other hand, the device-side CPU sends a control signal S5 to the pack-side CPU 12 via the device-side external communication output terminal 23, the pack-side external communication input terminal 21, and the communication input terminal 12F as necessary. By doing so, various states such as the cell voltage value and the internal voltage value of each battery cell 2A to 2D and the charge / discharge current value and temperature of the battery cell group 2 are obtained from the pack side CPU 12 as the state signal S6. ing. Thus, the device-side CPU of the electronic device 5 can monitor various states of the battery cell group 2 of the battery pack 1 and / or each of the battery cells 2A to 2D.

【0040】パワーダウン回路10の入力端子と、パツ
ク側プラス端子3との間には、パツク側CPU12によ
り制御されることにより当該バツテリセル群2の充電及
び放電を切り替える2つのFET30及び31が設けら
れている。
Two FETs 30 and 31 are provided between the input terminal of the power-down circuit 10 and the pack-side plus terminal 3 to switch between charging and discharging of the battery cell group 2 under the control of the pack-side CPU 12. ing.

【0041】実際には、パワーダウン回路10の入力端
子に放電用のFET(以下、これをD−FETと呼ぶ)
30のドレイン(D)が接続されており、当該D−FE
T30のソース(S)には充電用のFET(以下、これ
をC−FETと呼ぶ)31のソース(S)が接続され、
このC−FET31のドレイン(D)がパツク側プラス
端子3に接続されている。
In practice, a discharge FET (hereinafter referred to as a D-FET) is connected to the input terminal of the power down circuit 10.
30 are connected to the drain (D) of the D-FE.
The source (S) of a charging FET (hereinafter referred to as a C-FET) 31 is connected to the source (S) of T30,
The drain (D) of the C-FET 31 is connected to the pack-side plus terminal 3.

【0042】D−FET30のソースにはダイオード3
0Aのアノード側が接続されていると共に、当該D−F
ET30のドレインにはダイオード30Aのカソード側
が接続されている。またC−FET31のソースには、
ダイオード31Aのアノード側が接続されていると共
に、当該C−FET31のドレインにはダイオード31
Aのカソード側が接続されている。
A diode 3 is connected to the source of the D-FET 30.
0A is connected to the anode side and the DF
The cathode of the diode 30A is connected to the drain of the ET 30. Also, the source of the C-FET 31
The anode side of the diode 31A is connected and the drain of the C-FET 31 is connected to the diode 31A.
The cathode side of A is connected.

【0043】この場合パツク側CPU12は、まずバツ
テリセル群2の充電時、そのC−FET制御端子(C-FE
T )12Gからドライバ(以下、これをC−ドライバと
呼ぶ)32に制御信号S10を送出する。C−ドライバ
32は、入力された制御信号S10に基づいて論理
「H」レベルに応じた制御電圧V1をC−FET31の
ゲート(G)に印加し、当該C−FET31をオン状態
にする。なおこのときD−FET30はオフ状態となつ
ている。
In this case, the pack-side CPU 12 first charges the C-FET control terminal (C-FE) when the battery cell group 2 is charged.
T) A control signal S10 is transmitted from 12G to a driver (hereinafter referred to as C-driver) 32. The C-driver 32 applies a control voltage V1 corresponding to the logic “H” level to the gate (G) of the C-FET 31 based on the input control signal S10, and turns on the C-FET 31. At this time, the D-FET 30 is off.

【0044】これによりバツテリパツク1においては、
電子機器5の電源回路8から供給される充電電流が機器
側プラス端子6、パツク側プラス端子3、C−FET3
1、ダイオード30A、バツテリセル群2、パツク側マ
イナス端子4及び機器側マイナス端子7を順次介して通
電され、かくしてバツテリセル群2が充電される。
Thus, in battery pack 1,
The charging current supplied from the power supply circuit 8 of the electronic device 5 is a device-side plus terminal 6, a pack-side plus terminal 3, and a C-FET 3.
1, the battery 30A, the battery cell group 2, the pack-side minus terminal 4, and the device-side minus terminal 7 are successively energized, thus charging the battery cell group 2.

【0045】ただしパツク側CPU12は、充電中、各
バツテリセル2A〜2D毎のそれぞれセル電圧値並びに
バツテリセル群2の充電電流値及び温度を監視すると共
に、各バツテリセル2A〜2D毎のそれぞれ内部電圧値
を検出して監視する。
However, during charging, the pack-side CPU 12 monitors the cell voltage value of each of the battery cells 2A to 2D, the charging current value and the temperature of the battery cell group 2, and the internal voltage value of each of the battery cells 2A to 2D. Detect and monitor.

【0046】この状態においてパツク側CPU12は、
各バツテリセル2A〜2Dがそれぞれ過充電になる内部
電圧値よりも低い所定の内部電圧値(以下、これを充電
終止電圧値と呼ぶ)を検出するように予め設定されてお
り、少なくとも1つのバツテリセル2A〜、又は2Dの
内部電圧値が充電終止電圧値に達したとき、D−FET
制御端子(D-FET )12Hからドライバ(以下、これを
D−ドライバと呼ぶ)33に制御信号S11を送出する
と共に、C−FET制御端子12GからC−ドライバ3
2に制御信号S12を送出する。
In this state, the pack-side CPU 12
Each of the battery cells 2A to 2D is preset to detect a predetermined internal voltage value (hereinafter, referred to as a charge termination voltage value) lower than an internal voltage value at which overcharging is performed, and at least one battery cell 2A is detected. Or when the 2D internal voltage value reaches the end-of-charge voltage value, the D-FET
A control signal (S11) is transmitted from a control terminal (D-FET) 12H to a driver (hereinafter referred to as a D-driver) 33, and a C-driver 3 is transmitted from a C-FET control terminal 12G.
2 to send a control signal S12.

【0047】D−ドライバ33は、入力された制御信号
S11に基づいて論理「H」レベルに応じた制御電圧V
2をD−FET30のゲート(G)に印加し、当該D−
FET30をオン状態にする。またC−ドライバ32は
入力された制御信号S12に基づいて論理「L」レベル
に応じた制御電圧V3をC−FET31のゲートに印加
して当該C−FET31をオフ状態にする。これにより
保護回路9は、各バツテリセル2A〜2Dを過充電から
保護し得るようになされている。
The D-driver 33 controls the control voltage V according to the logic "H" level based on the input control signal S11.
2 is applied to the gate (G) of the D-FET 30,
The FET 30 is turned on. Further, the C-driver 32 applies a control voltage V3 corresponding to the logic “L” level to the gate of the C-FET 31 based on the input control signal S12 to turn off the C-FET 31. Thus, the protection circuit 9 can protect each of the battery cells 2A to 2D from overcharging.

【0048】一方、このパツク側CPU12において
は、動作モード時、D−FET制御端子12HからD−
ドライバ33に制御信号S11を送出すると共に、C−
FET制御端子12GからC−ドライバ32に制御信号
S12を送出する。
On the other hand, in the pack-side CPU 12, in the operation mode, the D-FET
A control signal S11 is sent to the driver 33, and C-
The control signal S12 is sent from the FET control terminal 12G to the C-driver 32.

【0049】D−ドライバ33は、入力された制御信号
S11に基づいて論理「H」レベルに応じた制御電圧V
2をD−FET30のゲートに印加して当該D−FET
30をオン状態にする。またC−ドライバ32は、入力
された制御信号S12に基づいて論理「L」レベルに応
じた制御電圧V3をC−FET31のゲートに印加して
当該C−FET31をオフ状態にする。
The D-driver 33 controls the control voltage V according to the logic "H" level based on the input control signal S11.
2 to the gate of the D-FET 30
30 is turned on. Further, the C-driver 32 applies a control voltage V3 corresponding to the logic “L” level to the gate of the C-FET 31 based on the input control signal S12 to turn off the C-FET 31.

【0050】この状態においてバツテリパツク1におい
ては、バツテリセル群2からD−FET30、ダイオー
ド31A、パツク側プラス端子3、機器側プラス端子
6、電子機器5、機器側マイナス端子7及びパツク側マ
イナス端子4の経路で放電電流を通電させるようにして
当該電子機器5に直流電流を供給し得るようになされて
いる。
In this state, in the battery pack 1, the D-FET 30, the diode 31 A, the pack-side plus terminal 3, the device-side plus terminal 6, the electronic device 5, the device-side minus terminal 7, and the pack-side minus terminal 4 from the battery cell group 2. A direct current can be supplied to the electronic device 5 by passing a discharge current through the path.

【0051】ただしパツク側CPU12は、動作モード
時、各バツテリセル2A〜2D毎のそれぞれセル電圧値
並びにバツテリセル群2の放電電流値及び温度を監視す
ると共に、各バツテリセル2A〜2D毎のそれぞれ内部
電圧値を検出して監視する。これに加えてパツク側CP
U12は、各バツテリセル2A〜2D毎のそれぞれ内部
電圧値に基づいてバツテリセル群2の残存容量を検出
し、当該検出した残存容量を容量信号S4として機器側
CPUに送出する。
In the operation mode, the pack-side CPU 12 monitors the cell voltage value of each of the battery cells 2A to 2D, the discharge current value and the temperature of the battery cell group 2, and the internal voltage value of each of the battery cells 2A to 2D. Is detected and monitored. In addition to this, the pack side CP
U12 detects the remaining capacity of the battery cell group 2 based on the internal voltage value of each of the battery cells 2A to 2D, and sends the detected remaining capacity to the device-side CPU as a capacity signal S4.

【0052】電子機器5の機器側CPUは、入力された
容量信号S4に基づいて放電途中のバツテリセル群2の
残存容量を監視し、当該残存容量が所定の値まで低下し
たときに電子機器5をデータのバツクアツプ機能等のよ
うな最低限必要な機能だけを動作させるようにしてその
ほとんどの動作を停止させる。またこの機器側CPU
は、電子機器の動作を停止させる際、この動作を停止さ
せることを表す停止信号S15をパツク側CPU12に
送出する。
The device-side CPU of the electronic device 5 monitors the remaining capacity of the battery cell group 2 in the course of discharging based on the input capacity signal S4, and switches the electronic device 5 when the remaining capacity decreases to a predetermined value. Only the minimum necessary functions such as the data backup function are operated, and most of the operations are stopped. Also, this device side CPU
Sends a stop signal S15 to the pack-side CPU 12 indicating that the operation of the electronic device should be stopped.

【0053】パツク側CPU12は、入力された停止信
号S15に基づいて電子機器5の動作が停止したことを
検知し、電圧測定回路13、電流測定回路14及び温度
センサ15の制御を停止すると共に、当該パツク側CP
U12自身もその必要最低限の動作以外を停止する待機
状態になる。これによりパツク側CPU12は低消費電
力モードになり、かくして保護回路9が低消費電力モー
ドとなる。
The pack-side CPU 12 detects that the operation of the electronic device 5 has stopped based on the input stop signal S15, stops the control of the voltage measurement circuit 13, the current measurement circuit 14, and the temperature sensor 15, and The CP on the pack side
U12 itself enters a standby state in which it stops operations other than the minimum required operation. As a result, the pack-side CPU 12 enters the low power consumption mode, and thus the protection circuit 9 enters the low power consumption mode.

【0054】ここでこの保護回路9には、起動電圧検出
回路40が設けられており、当該起動電圧検出回路40
はそのプラス側の入力端子がパワーダウン回路10の入
力端子とD−FET30のドレインとの間に接続されて
いると共に、そのマイナス側の入力端子が電流検出回路
14の抵抗R1の他端とパツク側マイナス端子4との間
に接続されている。
Here, the protection circuit 9 is provided with a start-up voltage detection circuit 40.
The input terminal on the plus side is connected between the input terminal of the power down circuit 10 and the drain of the D-FET 30, and the input terminal on the minus side is connected to the other end of the resistor R1 of the current detection circuit 14. It is connected between the side minus terminal 4.

【0055】この場合起動電圧検出回路40は、バツテ
リセル群2のトータル電圧値を測定し、この状態におい
て当該トータル電圧値が例えば各バツテリセル2A〜2
Dがそれぞれ2.75〜 3.0〔V〕程度のセル電圧値を有す
るときの11〜12〔V〕程度の値(以下、これを起動電圧
値と呼ぶ)まで低下したときに、これを検出するように
予め設定されている。
In this case, the starting voltage detecting circuit 40 measures the total voltage value of the battery cell group 2, and in this state, the total voltage value is, for example, each of the battery cells 2A to 2B.
When D falls to a value of about 11 to 12 [V] (hereinafter referred to as a starting voltage value) when each has a cell voltage value of about 2.75 to 3.0 [V], this is detected. It is set in advance.

【0056】このようにして起動電圧検出回路40は、
トータル電圧値が起動電圧値まで低下したことを検出し
たとき、当該検出結果に基づいて論理「L」レベルに応
じた検出信号S20をその出力端子からパツク側CPU
12のインターラプト端子(INT )12Iに送出する。
Thus, the starting voltage detecting circuit 40
When detecting that the total voltage value has decreased to the starting voltage value, a detection signal S20 corresponding to a logic "L" level is output from its output terminal to the pack-side CPU based on the detection result.
12 to an interrupt terminal (INT) 12I.

【0057】パツク側CPU12は、入力された検出信
号S20に基づいて起動して再び動作状態となり、電圧
測定回路13、電流測定回路14及び温度センサ15に
より各バツテリセル2A〜2D毎のセル電圧値をそれぞ
れ個別に測定すると共に、バツテリセル群2の放電電流
値及び温度をそれぞれ測定する。これに加えてパツク側
CPU12は、各セル電圧値、放電電流値及び温度に基
づいて各バツテリセル2A〜2D毎のそれぞれ内部電圧
値を検出して監視する。
The pack-side CPU 12 is activated based on the input detection signal S20 and is again in the operating state. The voltage measurement circuit 13, the current measurement circuit 14 and the temperature sensor 15 determine the cell voltage value of each of the battery cells 2A to 2D. The discharge current value and the temperature of the battery cell group 2 are measured individually and separately. In addition, the pack-side CPU 12 detects and monitors the internal voltage value of each of the battery cells 2A to 2D based on each cell voltage value, discharge current value and temperature.

【0058】この状態においてパツク側CPU12は、
各バツテリセル2A〜2Dが過放電になる内部電圧値よ
りも高い所定の内部電圧値(以下、これを放電終止電圧
値と呼び、この実施例の場合には、例えば 2.4〔V〕程
度)を検出するように予め設定されている。このように
してパツク側CPU12は、少なくとも1つのバツテリ
セル2A〜、又は2Dの内部電圧値が放電終止電圧値ま
で低下したとき、D−FET制御端子12HからD−ド
ライバ33に制御信号S21を送出する。
In this state, the pack-side CPU 12
A predetermined internal voltage value higher than the internal voltage value at which each of the battery cells 2A to 2D becomes overdischarged (hereinafter referred to as a discharge end voltage value, and in this embodiment, for example, about 2.4 [V]) is detected. Is set in advance. Thus, when the internal voltage value of at least one of the battery cells 2A to 2D decreases to the discharge end voltage value, the pack-side CPU 12 sends the control signal S21 from the D-FET control terminal 12H to the D-driver 33. .

【0059】これによりD−ドライバ33は入力された
制御信号S21に基づいて論理「L」レベルに応じた制
御電圧V4をD−FET30のゲートに印加して当該D
−FET30をオフ状態にする。これによりバツテリパ
ツク1においては、電子機器5に対する直流電流の供給
を全て停止させる。
As a result, the D-driver 33 applies the control voltage V4 corresponding to the logic "L" level to the gate of the D-FET 30 based on the input control signal S21, and
-Turn FET 30 off. Thus, in the battery pack 1, the supply of the direct current to the electronic device 5 is all stopped.

【0060】またこのときパツク側CPU12は、パワ
ーダウン(PD)12Jからパワーダウン回路10にパ
ワーダウン信号S22を送出する。パワーダウン回路1
0は、入力されたパワーダウン信号S22に基づいてパ
ツク側CPU12への直流電流の入力ラインを遮断して
当該パツク側CPU12の全動作を停止させる。これに
よりパツク側CPU12は低消費電力モードからパワー
ダウンモードに切り替わり、すなわち保護回路9も低消
費電力モードからパワーダウンモードに切り替わる。
At this time, the pack CPU 12 sends a power down signal S22 to the power down circuit 10 from the power down (PD) 12J. Power down circuit 1
In the case of 0, the DC current input line to the pack side CPU 12 is cut off based on the input power down signal S22, and the entire operation of the pack side CPU 12 is stopped. As a result, the pack-side CPU 12 switches from the low power consumption mode to the power down mode, that is, the protection circuit 9 also switches from the low power consumption mode to the power down mode.

【0061】かくしてバツテリパツク1においては、低
消費電力モード時、保護回路9において少なくとも1つ
のバツテリセル2A〜、又は2Dの内部電圧値が放電終
止電圧値まで低下したとき、バツテリセル群2から流れ
る直流電流をほぼ遮断(D−FET30から2〔μA〕
程度以下の漏れ電流があり、当該漏れ電流はほとんど0
〔A〕の場合もある)することにより、電子機器5にお
けるデータのバツクアツプ機能等の動作状況に影響され
ずに保護回路9内部においてバツテリセル群2の内部電
圧値が常にほぼ同じ値になつたときにパワーダウンモー
ドに切り替えることができるようになされている。
Thus, in the battery pack 1, in the low power consumption mode, when the internal voltage value of at least one of the battery cells 2A to 2D decreases to the discharge termination voltage value in the protection circuit 9, the DC current flowing from the battery cell group 2 is reduced. Almost cut off (2 [μA] from D-FET 30)
Leakage current is less than or equal to
(A). When the internal voltage value of the battery cell group 2 always becomes almost the same value inside the protection circuit 9 without being affected by the operation state of the data backup function or the like in the electronic device 5. It can be switched to power down mode.

【0062】なおこの実施例の場合起動電圧検出回路4
0は、動作モード時及び低消費電力モード時に関わらず
に、常時、バツテリセル群2のトータル電圧値を測定
し、この状態において起動電圧値を検出することにより
パツク側CPU12に検出信号S20を送出する。ただ
しパツク側CPU12では、動作モード時、検出信号S
20が入力されても上述した動作モード時と同様に通常
の動作を続けるようになされている。
In this embodiment, the starting voltage detecting circuit 4
0 means that the total voltage value of the battery cell group 2 is constantly measured regardless of the operation mode and the low power consumption mode, and the start-up voltage value is detected in this state to transmit the detection signal S20 to the pack-side CPU 12. . However, in the pack side CPU 12, in the operation mode, the detection signal S
Even if 20 is input, normal operation is continued as in the above-described operation mode.

【0063】以上の構成において、このバツテリパツク
1では、低消費電力モード時、パツク側CPU12を待
機状態から再び動作状態にして当該パツク側CPU12
において各バツテリセル2A〜2D毎のそれぞれ内部電
圧値を検出し、この状態において少なくとも1つのバツ
テリセル2A〜、又は2Dの内部電圧値が放電終止電圧
値まで低下したとき、D−FET30を制御することに
より電子機器5への直流電流の供給を停止する。これに
加えてパツク側CPU12においてパワーダウン回路1
0を制御することにより当該パツク側CPU12の全動
作を停止する。これによりバツテリパツク1では、保護
回路9を低消費電力モードからパワーダウンモードに切
り替える。
In the above configuration, in the battery pack 1, in the low power consumption mode, the pack CPU 12 is changed from the standby state to the operating state again, and
In this state, the internal voltage value of each of the battery cells 2A to 2D is detected, and when the internal voltage value of at least one of the battery cells 2A to 2D decreases to the discharge end voltage value in this state, the D-FET 30 is controlled. The supply of the direct current to the electronic device 5 is stopped. In addition to this, the power-down circuit 1
By controlling 0, all operations of the pack side CPU 12 are stopped. Thus, in the battery pack 1, the protection circuit 9 is switched from the low power consumption mode to the power down mode.

【0064】従つてこのバツテリパツク1においては、
各バツテリパツク2A〜2D毎のそれぞれ内部電圧値を
測定し、少なくとも1つのバツテリセル2A〜、又は2
Dの内部電圧値が放電終止電圧値まで低下したときにバ
ツテリパツク1の動作を停止させるようにしたことによ
り、電子機器5におけるデータのバツクアツプ機能等の
動作状況に影響されずにバツテリセル群2の内部電圧値
が常にほぼ同じ値になつたときにパワーダウンモードに
切り替えることができ、かくしてバツテリセル群2の残
存余命のばらつきを低減させて当該残存余命をほぼ一定
の期間にすることができる。
Therefore, in this battery pack 1,
The internal voltage value of each battery pack 2A to 2D is measured, and at least one battery cell 2A to 2B or 2B is measured.
By stopping the operation of the battery pack 1 when the internal voltage value of D drops to the discharge end voltage value, the inside of the battery cell group 2 is not affected by the operation status of the electronic device 5 such as the data backup function. It is possible to switch to the power-down mode when the voltage value always becomes substantially the same, and thus the variation in the remaining life of the battery cell group 2 can be reduced, and the remaining life can be made substantially constant.

【0065】またこのバツテリパツク1においては、起
動電圧検出回路40において起動電圧値(11〜12
〔V〕)を、各バツテリセル2A〜2Dのそれぞれ内部
電圧値が放電終止電圧値とほぼ同じ値になつたときのバ
ツテリセル群2の例えば 9.6〔V〕程度の内部電圧値よ
りも比較的高い値に設定するようにしたことにより、電
子機器5におけるデータのバツクアツプ機能等の負荷が
比較的大きく、バツテリセル群2のトータル電圧値がそ
の内部電圧値に比べて低い場合でも、ほぼ確実にパツク
側CPU12により、少なくとも1つのバツテリセル2
A〜、又は2Dの内部電圧値が放電終止電圧値まで低下
したときにパワーダウンモードに切り替えることができ
る。
In the battery pack 1, the starting voltage value (11 to 12) is detected by the starting voltage detecting circuit 40.
[V]) is a value that is relatively higher than the internal voltage value of, for example, about 9.6 [V] of the battery cell group 2 when the internal voltage value of each of the battery cells 2A to 2D becomes substantially the same as the discharge end voltage value. With this setting, even if the load of the data backup function in the electronic device 5 is relatively large and the total voltage value of the battery cell group 2 is lower than its internal voltage value, the pack-side CPU 12 is almost surely set. At least one battery cell 2
The power down mode can be switched when the internal voltage value of A to 2D decreases to the discharge end voltage value.

【0066】従つてこのバツテリパツク1においては、
電子機器5におけるデータのバツクアツプ機能等の負荷
が比較的大きい場合でも、バツテリセル群2の残存余命
を従来のバツテリパツクのバツテリセル群の残存余命に
比べて大幅に伸ばすことができる。
Therefore, in this battery pack 1,
Even when the load of the data backup function or the like in the electronic device 5 is relatively large, the remaining life of the battery cell group 2 can be greatly extended as compared with the remaining life of the battery cell group of the conventional battery pack.

【0067】さらにこのバツテリパツク1においては、
パツク側CPU12によりD−FET30を制御してバ
ツテリセル群2から電子機器5への直流電流の供給を停
止させるようにしたことにより、当該電子機器5が大電
流負荷を有し、当該大電流負荷が動作することによりバ
ツテリセル群2のトータル電圧値が著しく低下した場合
でも、従来のバツテリパツクのように電子機器を停止さ
せて当該電子機器が故障することを防止することができ
る。
Further, in the battery pack 1,
By controlling the D-FET 30 by the pack-side CPU 12 to stop the supply of the direct current from the battery cell group 2 to the electronic device 5, the electronic device 5 has a large current load, and the large current load is reduced. Even when the total voltage value of the battery cell group 2 is significantly reduced by the operation, the electronic device can be stopped as in the conventional battery pack to prevent the electronic device from being broken.

【0068】さらにこのバツテリパツク1においては、
内部電圧検出部11に加えてパワーダウン回路10と起
動電圧検出回路40とを設けるようにしたことにより、
簡易な回路構成で電子機器5におけるデータのバツクア
ツプ機能等の動作状況に影響されずにバツテリセル群2
の内部電圧値が常にほぼ同じ値になつたときにパワーダ
ウンモードに切り替えることができる。これによりバツ
テリセル群2の残存余命のばらつきを低減させて当該残
存余命をほぼ一定の期間にすることができる。
Further, in the battery pack 1,
By providing the power down circuit 10 and the starting voltage detection circuit 40 in addition to the internal voltage detection unit 11,
With a simple circuit configuration, the battery cell group 2 is not affected by the operation status of the data backup function or the like in the electronic device 5.
Can be switched to the power-down mode when the internal voltage value of each of them becomes almost the same value. As a result, the variation in the remaining life of the battery cell group 2 can be reduced, and the remaining life can be made substantially constant.

【0069】以上の構成によれば、低消費電力モード
時、バツテリセル群2のトータル電圧値を測定し、当該
測定したトータル電圧値が起動電圧値まで低下したとき
に検出信号S20を出力する起動電圧検出回路40と、
当該検出信号S20が入力されることにより起動して各
バツテリセル2A〜2D毎のそれぞれ内部電圧値を検出
して監視し、この状態において少なくとも1つのバツテ
リセル2A〜、又は2Dの内部電圧値が放電終止電圧値
まで低下したときにパワーダウン信号S22を出力する
内部電圧検出部11と、当該パワーダウン信号S22が
入力されることにより内部電圧検出部11への直流電流
の入力ラインを遮断して当該内部電圧検出部11の動作
を停止させるパワーダウン回路10とを設けるようにし
たことにより、簡易な回路構成でバツテリセル群2の残
存余命のばらつきを低減させて当該残存余命をほぼ一定
の期間にすることができ、かくしてバツテリセルの性能
を安定し得るバツテリパツクを実現することができる。
According to the above configuration, in the low power consumption mode, the total voltage value of the battery cell group 2 is measured, and when the measured total voltage value decreases to the starting voltage value, the starting voltage that outputs the detection signal S20 is output. A detection circuit 40;
When the detection signal S20 is input, the battery is activated to detect and monitor the internal voltage value of each battery cell 2A to 2D. In this state, the internal voltage value of at least one battery cell 2A to 2D is terminated. An internal voltage detection unit 11 that outputs a power-down signal S22 when the voltage drops to a voltage value; and an input line for direct current to the internal voltage detection unit 11 that is cut off by receiving the power-down signal S22. By providing the power-down circuit 10 for stopping the operation of the voltage detection unit 11, the variation in the remaining life of the battery cell group 2 can be reduced with a simple circuit configuration, and the remaining life can be made substantially constant. Thus, a battery pack capable of stabilizing the performance of a battery cell can be realized.

【0070】また低消費電力モード時、バツテリセル群
2のトータル電圧値を測定し、当該測定したトータル電
圧値が起動電圧値まで低下したときに内部電圧検出部1
1を起動させ、当該内部電圧検出部11において各バツ
テリセル2A〜2D毎のそれぞれ内部電圧値を検出し、
この状態において少なくとも1つのバツテリセル2A
〜、又は2Dの内部電圧値が放電終止電圧値まで低下し
たときに当該内部電圧検出部11への直流電流の供給路
を遮断するようにしたことにより、低消費電力モードに
おける電子機器5の動作状況に影響されずにバツテリセ
ル群2の内部電圧値が常にほぼ同じ値になつたときにパ
ワーダウンモードに切り替えることができ、これにより
バツテリセル群2の残存余命のばらつきを低減させて当
該残存余命をほぼ一定の期間にすることができ、かくし
てバツテリセルの性能を安定し得るバツテリパツクの制
御方法を実現することができる
In the low power consumption mode, the total voltage value of the battery cell group 2 is measured, and when the measured total voltage value falls to the starting voltage value, the internal voltage detecting unit 1
1 and the internal voltage detector 11 detects the internal voltage value of each of the battery cells 2A to 2D,
In this state, at least one battery cell 2A
Or the operation of the electronic device 5 in the low power consumption mode by shutting off the DC current supply path to the internal voltage detection unit 11 when the internal voltage value of 2 to 2D decreases to the discharge end voltage value. The power-down mode can be switched when the internal voltage value of the battery cell group 2 always becomes almost the same value without being affected by the situation, thereby reducing the variation in the remaining life of the battery cell group 2 and reducing the remaining life. A battery pack control method that can keep the battery cell performance for a substantially constant period and thus stabilize battery cell performance can be realized.

【0071】なお上述の実施例においては、本発明をリ
チウムイオン電池でなる複数のバツテリセル2A〜2D
が収納されたバツテリパツク1に適用するようにした場
合について述べたが、本発明はこれに限らず、バツテリ
セル2A〜2Dに変えて、例えばニツケル水素電池でな
るバツテリセルや、NiCd電池でなるバツテリセルの
ようにこの他種々のバツテリセルが収納されたバツテリ
パツクに適用させるようにしても良い。
In the above embodiment, the present invention is applied to a plurality of battery cells 2A to 2D comprising a lithium ion battery.
The present invention is not limited to this but is applied to the battery pack 1 in which the battery is stored. However, the present invention is not limited to the battery cells 2A to 2D, and may be, for example, a battery cell made of a nickel hydrogen battery or a battery cell made of a NiCd battery. Alternatively, the present invention may be applied to a battery pack in which various battery cells are stored.

【0072】また上述の実施例においては、4本のバツ
テリセル2A〜2Dを直列に接続してなるバツテリセル
群2を用いるようにした場合について述べたが、本発明
はこれに限らず、複数のバツテリセルを直列及び又は並
列に接続してなるバツテリセル群を用いるようにしても
良い。
In the above-described embodiment, a case has been described in which the battery cell group 2 formed by connecting four battery cells 2A to 2D in series is used. However, the present invention is not limited to this. May be used in series and / or in parallel.

【0073】さらに上述の実施例においては、起動電圧
検出回路40においてバツテリセル群2のトータル電圧
値を測定し、当該トータル電圧値が起動電圧値まで低下
したときに検出信号S20をパツク側CPU12に送出
するようにした場合についてのべたが、本発明はこれに
限らず、起動電圧検出回路40において各バツテリセル
2A〜2D毎のそれぞれセル電圧値を測定し、少なくと
も1つのバツテリセル2A〜、又は2Dのセル電圧値が
所定の起動電圧値(例えば2.75〜 3.0〔V〕程度)まで
低下したときに検出信号S20をパツク側CPU12に
送出してこれを起動させるようにしても良い。
Further, in the above embodiment, the total voltage value of the battery cell group 2 is measured by the starting voltage detecting circuit 40, and when the total voltage value decreases to the starting voltage value, a detection signal S20 is sent to the pack side CPU 12. However, the present invention is not limited to this, and the starting voltage detection circuit 40 measures the cell voltage value of each of the battery cells 2A to 2D and determines at least one battery cell 2A to 2D or 2D cell. When the voltage value decreases to a predetermined starting voltage value (for example, about 2.75 to 3.0 [V]), the detection signal S20 may be sent to the pack-side CPU 12 to be activated.

【0074】さらに上述の実施例においては、本発明の
低消費電力モードからパワーダウンモードへの切替え動
作を、電子機器5が残存容量を監視して当該残存容量が
所定の値まで低下したときに動作を停止させることによ
り動作モードから低消費電力モードに切り替わつた保護
回路9に適用するようにした場合について述べたが、本
発明はこれに限らず、電子機器5がユーザによりその動
作を停止させた場合、又はバツテリセル群2の放電にお
いてパツク側CPU12が各バツテリセル2A〜2D毎
のそれぞれ内部電圧値を監視し、少なくとも1つのバツ
テリセル2A〜、又は2Dの内部電圧値が放電終止電圧
値まで低下したときにD−FET30によりバツテリセ
ル群2から電子機器5への直流電流の供給を停止させる
ことにより当該電子機器5がその動作を停止させた場合
等、この他種々の状況によりその電子機器5がその動作
を停止させることにより動作モードから低消費電力モー
ドに切り替わつた保護回路9に適用するようにしても良
い。
Further, in the above-described embodiment, the switching operation from the low power consumption mode to the power down mode of the present invention is performed when the electronic device 5 monitors the remaining capacity and the remaining capacity decreases to a predetermined value. A case has been described in which the operation is stopped and the protection circuit 9 is switched from the operation mode to the low power consumption mode. However, the present invention is not limited to this, and the electronic device 5 stops the operation by the user. In this case, or when the battery cell group 2 is discharged, the pack-side CPU 12 monitors the internal voltage value of each of the battery cells 2A to 2D, and the internal voltage value of at least one of the battery cells 2A to 2D decreases to the discharge end voltage value. When the supply of DC current from the battery cell group 2 to the electronic device 5 is stopped by the D-FET 30 when the When the electronic device 5 stops its operation due to various other situations, such as when the device 5 stops its operation, the electronic device 5 is applied to the protection circuit 9 switched from the operation mode to the low power consumption mode. Is also good.

【0075】さらに上述の実施例においては、低消費電
力モードからパワーダウンモードへの切替え時、パワー
ダウン回路10によりパツク側CPU12への直流電流
の供給を停止させるようにした場合について述べたが、
本発明はこれに限らず、低消費電力モードからパワーダ
ウンモードへの切替え時、パワーダウン回路10により
パツク側CPU12と電子器機5との双方への直流電流
の供給を停止させるようにしても良い。
Further, in the above-described embodiment, the case where the supply of the DC current to the pack-side CPU 12 is stopped by the power-down circuit 10 at the time of switching from the low power consumption mode to the power-down mode has been described.
The present invention is not limited to this, and the supply of the direct current to both the pack-side CPU 12 and the electronic device 5 may be stopped by the power-down circuit 10 when switching from the low power consumption mode to the power down mode. .

【0076】さらに上述の実施例においては、各バツテ
リセル2A〜2D毎のそれぞれ内部電圧値を測定する内
部電圧検出手段として内部電圧検出部11を適用するよ
うにした場合について述べたが、本発明はこれに限ら
ず、要は、各バツテリセル2A〜2D毎のそれぞれセル
電圧値並びにバツテリセル群2の充放電電流値及び温度
を測定すると共に、各セル電圧値、充放電電流値及び温
度に基づいて各バツテリセル2A〜2D毎のそれぞれ内
部電圧値を検出することができるものであれば、各バツ
テリセル2A〜2D毎のそれぞれ内部電圧値を検出する
内部電圧検出手段としては、この他種々の構成のものを
適用することができる。
Further, in the above-described embodiment, the case where the internal voltage detecting section 11 is applied as the internal voltage detecting means for measuring the internal voltage value of each of the battery cells 2A to 2D has been described. Not limited to this, the point is that the cell voltage value of each of the battery cells 2A to 2D and the charge / discharge current value and the temperature of the battery cell group 2 are measured, and based on the cell voltage value, the charge / discharge current value and the temperature. As long as it can detect the internal voltage value of each of the battery cells 2A to 2D, the internal voltage detecting means for detecting the internal voltage value of each of the battery cells 2A to 2D may have various other configurations. Can be applied.

【0077】さらに上述の実施例においては、少なくと
も1つのバツテリセル2A〜、又は2Dの内部電圧値が
放電終止電圧値まで低下したときに内部電圧検出部11
から得られるパワーダウン信号S22に基づいて内部電
圧検出部11の動作を停止させる停止手段としてパワー
ダウン回路10を適用するようにした場合について述べ
たが、本発明はこれに限らず、要は、パワーダウン信号
S22が入力されることにより内部電圧検出部11への
直流電流の供給を遮断することができれば、停止手段と
しては、この他種々の構成のものを適用することができ
る。
Further, in the above-described embodiment, when the internal voltage value of at least one of the battery cells 2A to 2D decreases to the discharge end voltage value, the internal voltage detecting unit 11
Has been described in the case where the power-down circuit 10 is applied as the stopping means for stopping the operation of the internal voltage detecting unit 11 based on the power-down signal S22 obtained from the above, but the present invention is not limited to this, As long as the supply of the DC current to the internal voltage detection unit 11 can be cut off by inputting the power down signal S22, various other configurations can be applied as the stopping means.

【0078】さらに上述の実施例においては、内部電圧
検出部11が各バツテリセル2A〜2D毎のそれぞれ内
部電圧値の検出を停止した待機状態にある低消費電力モ
ード時に、バツテリセル群2のトータル電圧値又は各バ
ツテリセル2A〜2D毎のセル電圧値をそれぞれ測定
し、バツテリセル群2のトータル電圧値が所定のトータ
ル電圧値まで低下したとき、又は少なくとも1つのバツ
テリセル2A〜、又は2Dのセル電圧値が所定のセル電
圧値まで低下したときに内部電圧検出部11を起動させ
る起動手段として起動電圧検出回路40を適用するよう
にした場合について述べたが、本発明はこれに限らず、
要は、低消費電力モード時、バツテリセル群2のトータ
ル電圧値を測定し、又は各バツテリセル2A〜2D毎の
セル電圧値をそれぞれ測定し、バツテリセル群2のトー
タル電圧値が所定のトータル電圧値まで低下してとき、
又は少なくとも1つのバツテリセル2A〜、又は2Dの
セル電圧値が所定のセル電圧値まで低下したときに内部
電圧検出部11を起動させることができれば、起動手段
としては、この他種々の構成のものを適用することがで
きる。
Furthermore, in the above-described embodiment, the total voltage value of the battery cell group 2 is in the low power consumption mode in the standby state in which the internal voltage detector 11 stops detecting the internal voltage value for each of the battery cells 2A to 2D. Alternatively, the cell voltage value of each of the battery cells 2A to 2D is measured, and when the total voltage value of the battery cell group 2 has decreased to a predetermined total voltage value, or when the cell voltage value of at least one battery cell 2A to 2D has reached a predetermined value. Although the description has been given of the case where the activation voltage detection circuit 40 is applied as activation means for activating the internal voltage detection unit 11 when the cell voltage value decreases to the cell voltage value described above, the present invention is not limited thereto.
In short, in the low power consumption mode, the total voltage value of the battery cell group 2 is measured, or the cell voltage value of each of the battery cells 2A to 2D is measured, and the total voltage value of the battery cell group 2 is reduced to a predetermined total voltage value. When it drops,
Alternatively, if the internal voltage detection unit 11 can be activated when the cell voltage value of at least one of the battery cells 2A to 2D decreases to a predetermined cell voltage value, the activation unit may have any of various other configurations. Can be applied.

【0079】さらに上述の実施例においては、保護回路
9として図1に示すバツテリパツク1のバツテリセル群
2を除いた構成部分を適用するようにした場合について
述べたが、本発明はこれに限らず、バツテリセル群2を
用いて実施例により上述したような動作をするバツテリ
パツク1を構成することがでれば、保護回路9としては
この他種々の構成のものを適用することができる。
Further, in the above-described embodiment, a case has been described in which the components other than the battery cell group 2 of the battery pack 1 shown in FIG. 1 are applied as the protection circuit 9, but the present invention is not limited to this. If the battery pack 1 that operates as described above can be configured by using the battery cell group 2 according to the embodiment, various other configurations can be applied as the protection circuit 9.

【0080】さらに上述の実施例においては、本発明の
バツテリパツク1を電子機器として携帯型のパーソナル
コンピユータに用いるようにした場合について述べた
が、本発明はこれに限らず、電子機器としてはビデオカ
メラ及び携帯電話等のこの他種々の電子機器に用いるよ
うにしても良い。
Further, in the above-described embodiment, a case has been described in which the battery pack 1 of the present invention is used as an electronic device in a portable personal computer. However, the present invention is not limited to this, and a video camera may be used as the electronic device. It may be used for various other electronic devices such as a mobile phone.

【0081】[0081]

【発明の効果】上述のように本発明によれば、各バツテ
リセル毎のそれぞれ内部電圧値を検出する内部電圧検出
手段と、当該内部電圧検出手段の低消費電力モード時
に、バツテリセル群の端子電圧値又は各バツテリセル毎
のそれぞれ端子電圧値を測定し、各バツテリセル群の端
子電圧値が所定の第1の端子電圧値まで低下したとき、
又は少なくとも1つのバツテリセルの端子電圧値が所定
の第2の端子電圧値まで低下したときに内部電圧検出手
段を起動させる起動手段と、少なくとも1つのバツテリ
セルの内部電圧値が所定の第1の内部電圧値まで低下し
たときに内部電圧検出手段から得られる制御信号に基づ
いて内部電圧検出手段の動作を停止させる停止手段とを
設けるようにしたことにより、簡易な回路構成でバツテ
リセル群の残存余命のばらつきを低減させて当該残存余
命をほぼ一定の期間にすることができ、かくしてバツテ
リセルの性能を安定し得るバツテリパツクを実現するこ
とができる。
As described above, according to the present invention, the internal voltage detecting means for detecting the internal voltage value of each battery cell, and the terminal voltage value of the battery cell group in the low power consumption mode of the internal voltage detecting means. Or, when the terminal voltage value of each battery cell is measured, and the terminal voltage value of each battery cell group decreases to a predetermined first terminal voltage value,
Alternatively, starting means for activating the internal voltage detecting means when the terminal voltage value of at least one battery cell decreases to a predetermined second terminal voltage value, and when the internal voltage value of the at least one battery cell is the predetermined first internal voltage And a stopping means for stopping the operation of the internal voltage detecting means based on a control signal obtained from the internal voltage detecting means when the voltage drops to a value, the variation in the remaining life of the battery cell group with a simple circuit configuration. , The remaining life can be made substantially constant, and a battery pack capable of stabilizing the performance of the battery cell can be realized.

【0082】また低消費電力モード時に、バツテリセル
群の端子電圧値又は各バツテリセル毎のそれぞれ端子電
圧値を測定し、バツテリセル群の端子電圧値が第1の端
子電圧値まで低下してとき、又は少なくとも1つのバツ
テリセルの端子電圧値が第2の端子電圧値まで低下した
ときに保護回路を起動させて各バツテリセル毎のそれぞ
れ内部電圧値を検出し、次いで少なくとも1つのバツテ
リセルの内部電圧値が第1の内部電圧値まで低下したと
きに保護回路の動作を停止させるようにしたことによ
り、低消費電力モードにおける電子機器の動作状況に影
響されずにバツテリセル群の内部電圧値が常にほぼ同じ
値になつたときにパワーダウンモードに切り替えること
ができ、これによりバツテリセル群の残存余命のばらつ
きを低減させて当該残存余命をほぼ一定の期間にするこ
とができ、かくしてバツテリセルの性能を安定し得るバ
ツテリパツクの制御方法を実現することができる。
In the low power consumption mode, the terminal voltage value of the battery cell group or the terminal voltage value of each battery cell is measured, and when the terminal voltage value of the battery cell group drops to the first terminal voltage value, or at least When the terminal voltage value of one battery cell drops to the second terminal voltage value, the protection circuit is activated to detect the internal voltage value of each battery cell, and then the internal voltage value of at least one battery cell becomes the first voltage value. By stopping the operation of the protection circuit when the voltage drops to the internal voltage value, the internal voltage value of the battery cell group always becomes almost the same value without being affected by the operation state of the electronic device in the low power consumption mode. Sometimes it is possible to switch to the power down mode, which reduces the variation in the remaining life of the battery cell group and The presence life expectancy substantially can be a period of time, thus the performance of the Batsuteriseru can realize a control method for stable may Batsuteripatsuku.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるバツテリパツクの一実施例を示す
ブロツク図である。
FIG. 1 is a block diagram showing an embodiment of a battery pack according to the present invention.

【符号の説明】[Explanation of symbols]

1……バツテリパツク、2……バツテリセル群、2A、
2B、2C、2D……バツテリセル、5……電子機器、
9……保護回路、10……パワーダウン回路、11……
内部電圧検出部、12……パツク側CPU、13……電
圧測定回路、14……電流測定回路、15……温度セン
サ、40……起動電圧検出回路。
1 ... battery pack, 2 ... battery cell group, 2A,
2B, 2C, 2D: battery cell, 5: electronic equipment,
9 protection circuit 10 power down circuit 11
Internal voltage detecting section, 12: CPU on the pack side, 13: Voltage measuring circuit, 14: Current measuring circuit, 15: Temperature sensor, 40: Starting voltage detecting circuit.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】複数のバツテリセルからなるバツテリセル
群が収納され、電子機器に装填されることにより当該電
子機器に電流を供給するバツテリパツクにおいて、 各上記バツテリセル毎のそれぞれ内部電圧値を検出する
内部電圧検出手段と、 上記内部電圧検出手段が各上記バツテリセル毎のそれぞ
れ上記内部電圧値の検出を停止した待機状態にある低消
費電力モード時に、上記バツテリセル群の端子電圧値又
は各上記バツテリセル毎のそれぞれ端子電圧値を測定
し、各上記バツテリセル群の上記端子電圧値が所定の第
1の端子電圧値まで低下したとき、又は少なくとも1つ
の上記バツテリセルの上記端子電圧値が所定の第2の端
子電圧値まで低下したときに上記内部電圧検出手段を起
動させる起動手段と、 少なくとも1つの上記バツテリセルの上記内部電圧値が
所定の第1の内部電圧値まで低下したときに上記内部電
圧検出手段から得られる制御信号に基づいて上記内部電
圧検出手段の動作を停止させる停止手段とを具えること
を特徴とするバツテリパツク。
1. A battery pack in which a battery cell group including a plurality of battery cells is housed and is supplied to an electronic device by being loaded into the electronic device, wherein an internal voltage detection for detecting an internal voltage value for each of the battery cells is provided. And a terminal voltage value of the battery cell group or a terminal voltage of each battery cell in a low power consumption mode in a standby state in which the internal voltage detecting means has stopped detecting the internal voltage value for each battery cell. The terminal voltage value of each battery cell group decreases to a predetermined first terminal voltage value, or the terminal voltage value of at least one battery cell decreases to a predetermined second terminal voltage value. Activating means for activating the internal voltage detecting means when the battery voltage rises, and at least one battery Stopping means for stopping the operation of the internal voltage detecting means based on a control signal obtained from the internal voltage detecting means when the internal voltage value decreases to a predetermined first internal voltage value. Battery pack that features.
【請求項2】上記内部電圧検出手段は、 少なくとも1つの上記バツテリセルの上記内部電圧値が
上記第1の内部電圧値まで低下したときに上記電子機器
に対する上記電流の供給を停止させることを特徴とする
請求項1に記載のバツテリパツク。
2. The internal voltage detecting means stops supply of the current to the electronic device when the internal voltage value of at least one battery cell decreases to the first internal voltage value. The battery pack according to claim 1.
【請求項3】複数のバツテリセルからなるバツテリセル
群、及び各上記バツテリセルをそれぞれ過充電及び過放
電から保護する保護回路が形成されてなる基板が収納さ
れ、電子機器に装填されることにより当該電子機器に電
流を供給するバツテリパツクの制御方法において、 上記基板に形成された上記保護回路を待機状態にする低
消費電力モード時に、上記バツテリセル群の端子電圧
値、又は各上記バツテリセル毎のそれぞれ端子電圧値を
測定し、上記バツテリセル群の上記端子電圧値が所定の
第1の端子電圧値まで低下したとき、又は少なくとも1
つの上記バツテリセルの上記端子電圧値が所定の第2の
端子電圧値まで低下したときに上記保護回路を起動させ
て各上記バツテリセル毎のそれぞれ内部電圧値を検出す
る第1のステツプと、 少なくとも1つの上記バツテリセルの上記内部電圧値が
所定の第1の内部電圧値まで低下したときに上記保護回
路の動作を停止させる第2のステツプとを具えることを
特徴とするバツテリパツクの制御方法。
3. A battery cell group comprising a plurality of battery cells and a substrate on which a protection circuit for protecting each of the battery cells from overcharging and overdischarging are housed and loaded in the electronic device, In the battery pack control method for supplying current to the battery, the terminal voltage value of the battery cell group or the terminal voltage value of each battery cell is set in a low power consumption mode in which the protection circuit formed on the substrate is in a standby state. Measuring the terminal voltage value of the battery cell group to a predetermined first terminal voltage value, or
A first step of activating the protection circuit and detecting an internal voltage value of each of the battery cells when the terminal voltage values of the two battery cells decrease to a predetermined second terminal voltage value; A second step of stopping the operation of the protection circuit when the internal voltage value of the battery cell decreases to a predetermined first internal voltage value.
【請求項4】上記第2のステツプでは、 少なくとも1つの上記バツテリセルの上記内部電圧値が
上記第1の内部電圧値まで低下したときに、上記電子機
器に対する上記電流の供給を停止させることを特徴とす
る請求項3に記載のバツテリパツクの制御方法。
4. In the second step, when the internal voltage value of at least one battery cell decreases to the first internal voltage value, the supply of the current to the electronic device is stopped. 4. The battery pack control method according to claim 3, wherein:
JP18277896A 1996-06-24 1996-06-24 BATTERY PACK AND BATTERY PACK CONTROL METHOD Expired - Fee Related JP3894377B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18277896A JP3894377B2 (en) 1996-06-24 1996-06-24 BATTERY PACK AND BATTERY PACK CONTROL METHOD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18277896A JP3894377B2 (en) 1996-06-24 1996-06-24 BATTERY PACK AND BATTERY PACK CONTROL METHOD

Publications (2)

Publication Number Publication Date
JPH1012283A true JPH1012283A (en) 1998-01-16
JP3894377B2 JP3894377B2 (en) 2007-03-22

Family

ID=16124260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18277896A Expired - Fee Related JP3894377B2 (en) 1996-06-24 1996-06-24 BATTERY PACK AND BATTERY PACK CONTROL METHOD

Country Status (1)

Country Link
JP (1) JP3894377B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283677A (en) * 1998-03-27 1999-10-15 Fuji Film Celltec Kk Battery pack and method for controlling its state monitoring operation mode
JP2007087949A (en) * 2005-09-20 2007-04-05 Samsung Sdi Co Ltd Lithium ion battery and method of long-term storage of lithium ion battery
JP2009148099A (en) * 2007-12-14 2009-07-02 Panasonic Electric Works Co Ltd Battery system
EP2244350A2 (en) 2009-04-24 2010-10-27 Panasonic Electric Works Power Tools Co., Ltd. Battery pack
JP2011142055A (en) * 2010-01-08 2011-07-21 Seiko Instruments Inc Battery pack
JP2013135479A (en) * 2011-12-24 2013-07-08 Sanyo Electric Co Ltd Threshold voltage decision method for detection circuit, overvoltage detection circuit, and battery pack
JP2014138508A (en) * 2013-01-17 2014-07-28 Mitsubishi Heavy Ind Ltd Control device and method for power storage device, and power storage system comprising the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283677A (en) * 1998-03-27 1999-10-15 Fuji Film Celltec Kk Battery pack and method for controlling its state monitoring operation mode
JP2007087949A (en) * 2005-09-20 2007-04-05 Samsung Sdi Co Ltd Lithium ion battery and method of long-term storage of lithium ion battery
JP4629012B2 (en) * 2005-09-20 2011-02-09 三星エスディアイ株式会社 Lithium ion battery and method for long-term storage of lithium ion battery
US8264206B2 (en) 2005-09-20 2012-09-11 Samsung Sdi Co., Ltd. Battery and method of power conservation for the same
JP2009148099A (en) * 2007-12-14 2009-07-02 Panasonic Electric Works Co Ltd Battery system
EP2244350A2 (en) 2009-04-24 2010-10-27 Panasonic Electric Works Power Tools Co., Ltd. Battery pack
US8384353B2 (en) 2009-04-24 2013-02-26 Panasonic Electric Works Power Tools Co., Ltd. Battery pack
JP2011142055A (en) * 2010-01-08 2011-07-21 Seiko Instruments Inc Battery pack
JP2013135479A (en) * 2011-12-24 2013-07-08 Sanyo Electric Co Ltd Threshold voltage decision method for detection circuit, overvoltage detection circuit, and battery pack
JP2014138508A (en) * 2013-01-17 2014-07-28 Mitsubishi Heavy Ind Ltd Control device and method for power storage device, and power storage system comprising the same

Also Published As

Publication number Publication date
JP3894377B2 (en) 2007-03-22

Similar Documents

Publication Publication Date Title
JP3618472B2 (en) Battery unit and device using battery unit
US7830121B2 (en) Battery pack
US6885168B2 (en) Battery unit having means for preventing over-discharge
TWI418109B (en) Battery apparatus, integrated circuit for battery system and battery protection method
US5739596A (en) Power supply for an electronic device and power delivery method therefor
US7391184B2 (en) Systems and methods for integration of charger regulation within a battery system
US5963015A (en) External battery charger for use with a battery powered electronic device and an extra battery
JP2001190032A (en) Power supply control circuit and power supply control method
JPH11308776A (en) Battery state monitoring circuit and battery device
JPH11341689A (en) Battery performance monitoring circuit and battery apparatus
JP3859608B2 (en) Battery pack, electronic device, remaining battery level prediction system, and semiconductor device
US6920341B2 (en) Secondary battery control circuit
JP3405525B2 (en) Battery pack control device
US20050088147A1 (en) Battery protection circuit
JP3249261B2 (en) Battery pack
JP3894377B2 (en) BATTERY PACK AND BATTERY PACK CONTROL METHOD
JPH11234910A (en) Method and apparatus for diagnosing fault in battery pack
JP3883183B2 (en) Secondary battery device
JPH1198702A (en) Battery abnormality detector and battery pack
JP2001177998A (en) Protective device and recharging device of module battery
JPH06311668A (en) Uninterruptible power-supply device
US20040207363A1 (en) Method of charging a battery
JP4598947B2 (en) Differential amplifier
JPH09320641A (en) Rechargeable battery pack
JPH10243573A (en) Backup battery charging discharging circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees