JPH09289178A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH09289178A
JPH09289178A JP4705397A JP4705397A JPH09289178A JP H09289178 A JPH09289178 A JP H09289178A JP 4705397 A JP4705397 A JP 4705397A JP 4705397 A JP4705397 A JP 4705397A JP H09289178 A JPH09289178 A JP H09289178A
Authority
JP
Japan
Prior art keywords
metal
film
semiconductor device
silicide film
compound layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4705397A
Other languages
Japanese (ja)
Inventor
Mitsuru Sekiguchi
満 関口
Michinari Yamanaka
通成 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4705397A priority Critical patent/JPH09289178A/en
Publication of JPH09289178A publication Critical patent/JPH09289178A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent generation of junction leak or the like which are to be caused by reaction between a metal silicide and a metal layer thereon at the time of thermal treatment, in a semiconductor device. SOLUTION: After connection holes 8 is formed or before an insulating film 7 is deposited, a semiconductor device is fixed on a cathode 11 of a plasma generating equipment. For example, the surface of a metal silicide layer such as a titanium silicide film 6 is exposed to plasma of gas containing nitrogen at a temperature lower than or equal to 550 deg.C. By this treatment, a barrier compound layer 14 composed of nitrogen-oxygen-metal-intersilicon compound is formed in a region in the vicinity of the surface of the metal silicide film such as the titanium silicide film 6. Reaction between the metal silicide layer and a buried layer in the later thermal treatment can be obstructed, while the buried layer is formed by using material having excellent step-difference coverage, e.g. an Al-Ti compound layer 15 and an aluminum alloy film 16, without depositing barrier metal such as titanium nitride . a nitride film on the connection holes 8. Thereby contact resistance, sheet resistance, and junction leak are reduced, and reliability can be improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、シリサイド層を有
する半導体装置及びその製造方法に係り、特にシリサイ
ド層の上層配線や上部低抵抗金属膜との間におけるコン
タクト部の構造の改良に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a silicide layer and a method of manufacturing the same, and more particularly to improvement of a structure of a contact portion between the silicide layer upper wiring and an upper low resistance metal film. .

【0002】[0002]

【従来の技術】近年、超LSIの高集積化、高密度化に
ともない、超LSIに搭載されるMOS型トランジスタ
のゲート電極、ソース・ドレイン領域の表面に自己整合
的に金属シリサイド層を形成し、ゲート電極、ソース・
ドレイン領域のシート抵抗を小さくすると共にコンタク
ト抵抗や拡散抵抗等の寄生抵抗を低減し、半導体素子の
動作速度を向上させる技術(サリサイド技術)が用いら
れている。
2. Description of the Related Art In recent years, with higher integration and higher density of VLSI, metal silicide layers are formed on the surfaces of gate electrodes and source / drain regions of MOS transistors mounted on VLSI in a self-aligned manner. , Gate electrode, source
A technique (salicide technique) is used that reduces the sheet resistance of the drain region and reduces parasitic resistance such as contact resistance and diffusion resistance to improve the operation speed of the semiconductor element.

【0003】ところで、上記金属シリサイド層の上にア
ルミニウム,タングステン,銅からなる埋込層を形成す
る方法として、例えば高温におけるアルミニウム合金の
流動性を利用した高温スパッタ法、あるいは、被覆性に
優れる化学気相堆積(以下CVDと記す)法により選択
的に接続孔内にアルミニウムやタングステン、銅等の金
属を堆積して、信頼性の高い埋込層を形成する方法が知
られている。その場合、埋込層を構成するこれらの金属
と金属シリサイド層とが接する部分において、両者間で
反応が生じ問題となることがある。すなわち、高温スパ
ッタや選択CVDあるいは上層の配線を形成するCVD
において450〜600℃程度の熱履歴が生じるので、
金属シリサイドと埋込層を構成する金属とが反応し、こ
の反応生成物によってシリコン基板が浸食されて、接合
リークを発生する虞れがある。そのため、両者間におけ
る反応を抑制すべく、埋込層と金属シリサイド層との間
に窒化チタン等のバリアメタルを形成することが一般的
に行なわれている。
By the way, as a method for forming a buried layer made of aluminum, tungsten, and copper on the metal silicide layer, for example, a high temperature sputtering method utilizing the fluidity of an aluminum alloy at a high temperature, or a chemistry excellent in coating property. A method is known in which a metal such as aluminum, tungsten, or copper is selectively deposited in a contact hole by a vapor deposition (hereinafter referred to as CVD) method to form a highly reliable buried layer. In that case, a reaction may occur between the metal composing the buried layer and the metal silicide layer, which may cause a problem. That is, high temperature sputtering, selective CVD, or CVD for forming an upper wiring.
Since a thermal history of about 450 to 600 ° C occurs at
The metal silicide and the metal forming the buried layer react with each other, and the reaction product may erode the silicon substrate to cause a junction leak. Therefore, in order to suppress the reaction between the two, a barrier metal such as titanium nitride is generally formed between the buried layer and the metal silicide layer.

【0004】以下、図15(a)〜(d)を参照しなが
ら、高温スパッタ法を用いて金属シリサイド層上の埋込
層を形成する従来の方法について説明する。
A conventional method for forming a buried layer on a metal silicide layer using a high temperature sputtering method will be described below with reference to FIGS. 15 (a) to 15 (d).

【0005】まず、図15(a)に示すように、シリコ
ン基板1上のフィールド酸化膜2により取り囲まれる活
性領域の上に、シリコン酸化膜からなるゲート酸化膜3
と、ポリシリコン膜からなるゲート電極5と、シリコン
酸化膜からなるサイドウォール9と、シリコン基板1内
に不純物を導入してなるソース・ドレイン領域4とを備
えたMOSトランジスタを形成する。そして、MOSト
ランジスタのソース・ドレイン領域4とゲート電極5と
の上に、スパッタ法により例えばチタン膜を堆積し、6
00〜900℃で熱処理した後、H2 SO4 −H2 O2
混合液で未反応チタン膜を除去することにより、ソース
・ドレイン領域4とゲート電極5との上にのみチタンシ
リサイド膜6を選択的に形成する。
First, as shown in FIG. 15A, a gate oxide film 3 made of a silicon oxide film is formed on an active region surrounded by a field oxide film 2 on a silicon substrate 1.
Then, a MOS transistor including a gate electrode 5 made of a polysilicon film, a sidewall 9 made of a silicon oxide film, and a source / drain region 4 made by introducing impurities into the silicon substrate 1 is formed. Then, for example, a titanium film is deposited on the source / drain region 4 and the gate electrode 5 of the MOS transistor by a sputtering method, and 6
After heat treatment at 00-900 ° C, H2SO4-H2O2
By removing the unreacted titanium film with the mixed solution, the titanium silicide film 6 is selectively formed only on the source / drain regions 4 and the gate electrode 5.

【0006】次に,図15(b)に示すように、基板の
全面上に絶縁膜7を形成し、絶縁膜7にソース・ドレイ
ン領域4のチタンシリサイド膜6に到達する接続孔8を
開口する。
Next, as shown in FIG. 15B, an insulating film 7 is formed on the entire surface of the substrate, and a contact hole 8 reaching the titanium silicide film 6 in the source / drain region 4 is opened in the insulating film 7. To do.

【0007】次に、図15(c)に示すように、接続孔
8内及び絶縁膜7の上にソース・ドレイン領域4上のチ
タンシリサイド膜6との接触特性を良好にするためのチ
タン膜、バリアメタルとしての窒化チタン膜をスパッタ
法により堆積し、窒化チタン・チタン膜19を形成す
る。
Next, as shown in FIG. 15C, a titanium film for improving the contact characteristics with the titanium silicide film 6 on the source / drain region 4 in the connection hole 8 and on the insulating film 7. A titanium nitride film as a barrier metal is deposited by a sputtering method to form a titanium nitride / titanium film 19.

【0008】次に、図15(d)に示すように、チタン
をスパッタした後その上にアルミニウム合金を500℃
でスパッタすることにより、アルミニウム合金とチタン
とが化合してなるAl−Ti化合物層15と、その上の
アルミニウム合金膜16とを形成する。その際、Al−
Ti間の反応熱を利用することにより、接続孔8内をア
ルミニウム合金で埋め込む。そして、フォトリソグラフ
ィ法により、窒化チタン・チタン膜19、Al−Ti化
合物層15、アルミニウム合金16をパターニングし
て、金属配線を形成する。
Next, as shown in FIG. 15 (d), titanium is sputtered and then an aluminum alloy is deposited thereon at 500.degree.
Then, the Al—Ti compound layer 15 formed by combining the aluminum alloy and titanium and the aluminum alloy film 16 thereon are formed by sputtering. At that time, Al-
The inside of the connection hole 8 is filled with an aluminum alloy by utilizing the reaction heat between Ti. Then, the titanium nitride / titanium film 19, the Al—Ti compound layer 15, and the aluminum alloy 16 are patterned by photolithography to form metal wiring.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、半導体
装置の微細化に応じて接続孔の径が微細化が進行する
と、上記従来の方法において、図15(c)に示す工程
で、窒化チタン・チタン膜19をスパッタ法により堆積
することは、以下の理由により好ましくない。
However, when the diameter of the connection hole is further miniaturized in accordance with the miniaturization of the semiconductor device, in the above-mentioned conventional method, titanium nitride / titanium nitride is used in the step shown in FIG. 15 (c). It is not preferable to deposit the film 19 by the sputtering method for the following reasons.

【0010】 一般的に、スパッタ法で成膜した窒化
チタン膜は段差被覆性がよくないので、接続孔上部の角
でオーバーハング形状が形成されやすい。そのため、高
温スパッタ時の接続孔内へのアルミニウム合金の流動を
妨げ、接続孔が埋め込みにくくなる(例えばY.Takegawa
他 Ext. Abst. SSDM,p.558, 1993)。
In general, since the titanium nitride film formed by the sputtering method does not have good step coverage, an overhang shape is likely to be formed at the upper corner of the connection hole. Therefore, the aluminum alloy is prevented from flowing into the connection hole during high-temperature sputtering, making it difficult to fill the connection hole (for example, Y. Takegawa
Ext. Abst. SSDM, p.558, 1993).

【0011】 そこで、窒化チタン膜を形成する際
に、N2 ガスを流しながらハニカム状のフィルタ(コリ
メータ)を通してチタンをスパッタすることによりオー
バーハング形状の形成を抑制する方法もあるが、コリメ
ータを使用するとパーティクルを発生しやすい。
Therefore, when forming a titanium nitride film, there is a method of suppressing the formation of an overhang shape by sputtering titanium through a honeycomb filter (collimator) while flowing N 2 gas. Easy to generate particles.

【0012】 また、図15(b)に示す工程で、接
続孔8以外の部分(絶縁膜7上の部分 )も窒化チタン
・チタン膜19で覆われてしまうため、下地の違いを利
用した選択CVD法により接続孔8内にのみ選択的にア
ルミニウムやタングステン、銅等の金属を堆積するとい
う方法を用いることができない。
Further, in the step shown in FIG. 15B, the titanium nitride / titanium film 19 covers the portion other than the connection hole 8 (the portion on the insulating film 7), so that the selection using the difference in the underlying layer is performed. It is not possible to use a method of selectively depositing a metal such as aluminum, tungsten, or copper only in the connection hole 8 by the CVD method.

【0013】一方、上述のような問題を回避するため
に、絶縁膜に接続孔を形成した後、窒化チタン・チタン
膜19を堆積せずに、850℃程度のNH3 雰囲気中で
熱処理を行うことにより、チタンシリサイド膜の表面に
窒化チタン膜を形成した後、選択CVD法により接続孔
内にのみ、選択的にアルミニウムを堆積する技術が提案
されている(例えばH.Shinriki他 Ext. Abst. SSDM,p.9
68, 1994)。
On the other hand, in order to avoid the above-mentioned problems, after forming the contact hole in the insulating film, heat treatment is performed in an NH3 atmosphere at about 850 ° C. without depositing the titanium nitride / titanium film 19. Proposes a technique of forming a titanium nitride film on the surface of a titanium silicide film and then selectively depositing aluminum only in the contact holes by a selective CVD method (eg, H. Shinriki et al. Ext. Abst. SSDM. , p.9
68, 1994).

【0014】しかし、800℃以上の熱処理をチタンシ
リサイド膜に加えると、ソース・ドレイン領域中のボロ
ンがチタンシリサイド膜中に吸い上げられ、Pチャネル
トランジスタの飽和電流値が低下するという虞れがあ
る。また、金属シリサイドの種類によっては、高温で熱
処理を行なうとシリサイドの凝集がおこり、ソース・ド
レインのシート抵抗が増大する。そのため、上記従来の
方法を適用し得るシリサイドの種類が限定される。
However, if heat treatment at 800 ° C. or higher is applied to the titanium silicide film, boron in the source / drain regions may be absorbed in the titanium silicide film, and the saturation current value of the P-channel transistor may be reduced. Further, depending on the type of metal silicide, when heat treatment is performed at a high temperature, the silicide agglomerates to increase the sheet resistance of the source / drain. Therefore, the types of silicide to which the above conventional method can be applied are limited.

【0015】また、以上のような不具合は、接続孔内の
埋込層とシリサイド膜との間だけでなく、シリサイド膜
の上に低抵抗の金属膜を形成しようとするときにも同じ
ように生じるので、シリサイド膜と金属膜との積層構造
における信頼性を悪化させる原因となっている。
Further, the above-mentioned problems are not limited to between the buried layer in the connection hole and the silicide film, and also when a low resistance metal film is formed on the silicide film. Since it occurs, it becomes a cause of deteriorating the reliability in the laminated structure of the silicide film and the metal film.

【0016】本発明は、金属シリサイド層とその上の金
属膜との境界付近に窒素−酸素−金属−シリコン間化合
物からなる化合物層が形成されると、半導体基板中に接
合リークの原因となるような化合物の侵入が生じないと
いう事実の発見に基づきなされたものであり、その目的
は、このようなバリアとなる化合物層を形成することに
より、バリアメタルを不要として埋込層やシリサイド膜
と金属膜の積層構造における信頼性の向上を図りつつ、
金属シリサイド膜全体のシート抵抗値を低く保ち、かつ
接合リークの発生を防止し得る半導体装置およびその製
造方法を提供することにある。
According to the present invention, when a compound layer made of a nitrogen-oxygen-metal-silicon compound is formed in the vicinity of the boundary between the metal silicide layer and the metal film on the metal silicide layer, it causes a junction leak in the semiconductor substrate. It was made based on the discovery of the fact that such compounds do not invade, and the purpose is to form a compound layer that serves as such a barrier, thereby eliminating the need for a barrier metal and forming a buried layer or a silicide film. While improving the reliability in the laminated structure of the metal film,
It is an object of the present invention to provide a semiconductor device capable of keeping the sheet resistance value of the entire metal silicide film low and preventing the occurrence of a junction leak, and a manufacturing method thereof.

【0017】[0017]

【課題を解決するための手段】上記目的を達成するため
に、本発明では、請求項1〜9に記載されている半導体
装置に関する手段と、請求項12〜23に記載されてい
る半導体装置の製造方法に関する手段とを講じている。
In order to achieve the above object, in the present invention, the means relating to the semiconductor device described in claims 1-9 and the semiconductor device described in claims 12-23 are provided. Measures related to the manufacturing method are taken.

【0018】本発明の半導体装置は、請求項1に記載さ
れているように、半導体基板と、上記半導体基板の一部
に形成され第1の金属がシリサイド化されてなる金属シ
リサイド膜と、上記金属シリサイド膜の上に形成された
第2の金属からなる金属膜と、上記金属シリサイド膜の
表面付近の領域に形成され、窒素−酸素−第1の金属−
シリコン間化合物からなるバリア化合物層とを備えてい
る。
According to another aspect of the present invention, there is provided a semiconductor device comprising: a semiconductor substrate; a metal silicide film formed on a part of the semiconductor substrate and having a first metal silicided; A metal film made of a second metal formed on the metal silicide film, and nitrogen-oxygen-first metal-formed in a region near the surface of the metal silicide film.
And a barrier compound layer made of an inter-silicon compound.

【0019】これにより、金属シリサイド膜の表面に窒
素−酸素−金属−シリコン間化合物からなるバリア化合
物層が形成されているので、金属膜を堆積する際などの
製造工程中における高温履歴があっても、金属シリサイ
ド膜を構成する第1の金属と金属膜を構成する第2の金
属との反応が抑制されている。すなわち、窒化チタン・
窒化膜等のバリアメタルを介在させなくても、接合リー
クの発生やゲート酸化膜の特性の劣化が抑制される。し
たがって、バリアメタルの段差被覆性や抵抗特性がよく
ないことに起因する不具合、例えば信頼性の低下やシー
ト抵抗の増大を回避できる。
As a result, since the barrier compound layer made of the nitrogen-oxygen-metal-silicon compound is formed on the surface of the metal silicide film, there is a history of high temperature during the manufacturing process such as when depositing the metal film. Also, the reaction between the first metal forming the metal silicide film and the second metal forming the metal film is suppressed. That is, titanium nitride
The occurrence of junction leakage and the deterioration of the characteristics of the gate oxide film are suppressed without interposing a barrier metal such as a nitride film. Therefore, it is possible to avoid problems caused by poor step coverage and resistance characteristics of the barrier metal, such as a decrease in reliability and an increase in sheet resistance.

【0020】請求項2に記載されているように、請求項
1において、上記金属シリサイド膜全体の表面付近の領
域に上記バリア化合物層が形成されていることが好まし
い。
As described in claim 2, in claim 1, it is preferable that the barrier compound layer is formed in a region near the surface of the entire metal silicide film.

【0021】これにより、半導体装置の製造工程が簡略
化され、かつ金属シリサイド層の耐薬品性が向上するの
で、その結果製造コストも低減できることになる。
As a result, the manufacturing process of the semiconductor device is simplified and the chemical resistance of the metal silicide layer is improved, so that the manufacturing cost can be reduced.

【0022】請求項3,4に記載されているように、請
求項1又は2において、上記バリア化合物層の厚みは、
上記第2の金属の上記バリア化合物層への拡散を阻止す
るのに十分な厚み以上で上記金属シリサイド膜の厚みの
30%以下であることが好ましく、或いは別の観点から
すると、2〜20nmの範囲であることが好ましい。
As described in claims 3 and 4, in claim 1 or 2, the thickness of the barrier compound layer is
It is preferable that the thickness is at least a thickness sufficient to prevent the diffusion of the second metal into the barrier compound layer and 30% or less of the thickness of the metal silicide film, or from another viewpoint, a thickness of 2 to 20 nm. It is preferably in the range.

【0023】これにより、あまりに厚いバリア化合物層
が形成されることによるコンタクト抵抗やシート抵抗の
増大が可及的に抑制されることになる。
As a result, the increase in contact resistance and sheet resistance due to the formation of a too thick barrier compound layer can be suppressed as much as possible.

【0024】請求項5に記載されているように、請求項
1,2又は3において、上記バリア化合物層内における
上記窒素の濃度が最大となる位置を上記酸素の濃度が最
大となる位置よりも奥方に位置させることが好ましい。
As described in claim 5, in claim 1, 2, or 3, the position where the concentration of nitrogen in the barrier compound layer is maximized is higher than the position where the concentration of oxygen is maximized. It is preferable to locate it at the back.

【0025】これにより、窒素濃度が高くなる位置では
相対的に酸素濃度が低くなっていくので、特にコンタク
ト抵抗やシート抵抗の増大を招く酸化物層の濃度の高い
領域をごく表面近傍に抑制することができる。したがっ
て、金属膜とシリサイド膜との接触部におけるシート抵
抗等の増大が可及的に抑制されることになる。
As a result, the oxygen concentration becomes relatively low at the position where the nitrogen concentration becomes high, so that the region where the concentration of the oxide layer is high, which causes an increase in contact resistance and sheet resistance, is suppressed near the surface. be able to. Therefore, an increase in sheet resistance or the like at the contact portion between the metal film and the silicide film can be suppressed as much as possible.

【0026】請求項6に記載されているように、請求項
1において、上記金属シリサイド膜の上に形成された絶
縁膜と、上記絶縁膜の一部に形成され上記金属シリサイ
ド膜に到達する接続孔とをさらに備え、上記金属膜を上
記接続孔内に堆積された第2の金属からなる埋込層とす
ることができる。
According to a sixth aspect of the present invention, in the first aspect, the insulating film formed on the metal silicide film and the connection formed on a part of the insulating film and reaching the metal silicide film. A hole may be further provided, and the metal film may be a buried layer made of the second metal deposited in the connection hole.

【0027】これにより、金属膜の表面付近の領域に第
1の金属と第2の金属との反応を抑制するバリア化合物
が存在しているので、接続孔にバリアメタルを形成する
必要がなくなる。したがって、特に段差被覆性が要求さ
れる接続孔内の埋込層を構成する第2の金属としてカバ
レージの良好なものを選択することができ、半導体装置
の信頼性が向上する。
Thus, since the barrier compound that suppresses the reaction between the first metal and the second metal exists in the region near the surface of the metal film, it is not necessary to form the barrier metal in the connection hole. Therefore, it is possible to select a second metal having a good coverage as the second metal forming the burying layer in the connection hole, which is particularly required to have the step coverage, and the reliability of the semiconductor device is improved.

【0028】請求項7に記載されているように、請求項
1において、上記金属シリサイド膜の上に形成された絶
縁膜と、上記絶縁膜の一部に形成され上記金属シリサイ
ド膜に到達する接続孔と、上記接続孔内に堆積された第
3の金属からなる埋込層とをさらに備えることができ
る。
According to a seventh aspect of the present invention, in the first aspect, the insulating film formed on the metal silicide film and the connection formed on a part of the insulating film and reaching the metal silicide film. The method may further include a hole and a buried layer made of the third metal deposited in the connection hole.

【0029】これにより、第2の金属で構成される金属
膜として電気抵抗の小さい材料を選択して埋込層と金属
シリサイド膜との間に低抵抗層を介在させることができ
るので、コンタクト抵抗の小さい微細化に適した半導体
装置が得られることになる。
As a result, a material having a low electric resistance can be selected as the metal film made of the second metal and the low resistance layer can be interposed between the buried layer and the metal silicide film. Thus, a semiconductor device suitable for miniaturization can be obtained.

【0030】請求項8に記載されているように、請求項
1,2,3,4,5,6又は7において、上記第1の金
属を、チタン,コバルト,ニッケル,タンタル,タング
ステン,ニオブ,パラジウム,白金及びモリブデンのう
ち少なくともいずれか1つで構成することが好ましい。
As described in claim 8, in claim 1, 2, 3, 4, 5, 6 or 7, said first metal is titanium, cobalt, nickel, tantalum, tungsten, niobium, It is preferably composed of at least one of palladium, platinum and molybdenum.

【0031】請求項9に記載されているように、請求項
1,2,3,4,5,6又は7において、上記第2の金
属を、アルミニウムを含む金属,銅を含む金属及びタン
グステンを含む金属のうち少なくともいずれか1つで構
成することが好ましい。
As described in claim 9, in claim 1, 2, 3, 4, 5, 6 or 7, the second metal is a metal containing aluminum, a metal containing copper and tungsten. It is preferable to be composed of at least one of the included metals.

【0032】本発明の半導体装置の製造方法は、請求項
10に記載されているように、半導体基板上に、第1の
金属とシリコンとの化合物からなる金属シリサイド膜を
形成する第1の工程と、中性ないし酸化雰囲気下で、上
記金属シリサイド膜の表面に窒素を含むイオンを照射し
て、上記金属シリサイド膜の表面付近の領域に窒素−酸
素−第1の金属−シリコン間化合物からなるバリア化合
物層を形成する第2の工程と、上記金属シリサイド膜の
上記バリア化合物層の上に第2の金属を堆積して金属膜
を形成する第3の工程とを備えている。
According to a tenth aspect of the method of manufacturing a semiconductor device of the present invention, a first step of forming a metal silicide film made of a compound of a first metal and silicon on a semiconductor substrate. And irradiating the surface of the metal silicide film with ions containing nitrogen under a neutral or oxidizing atmosphere to form a region near the surface of the metal silicide film with nitrogen-oxygen-first metal-silicon compound. The method includes a second step of forming a barrier compound layer and a third step of depositing a second metal on the barrier compound layer of the metal silicide film to form a metal film.

【0033】この方法により、第2の工程において金属
シリサイド膜の表面にバリア化合物層が形成されるの
で、第3の工程において、バリアメタルを形成すること
なく金属膜を形成することが可能となる。したがって、
第2の金属として段差被覆性のよい材料を適宜選択して
用いることにより、金属膜の下地に対する段差被覆性が
向上し、信頼性の高い半導体装置を形成することができ
る。
According to this method, since the barrier compound layer is formed on the surface of the metal silicide film in the second step, it is possible to form the metal film in the third step without forming the barrier metal. . Therefore,
By appropriately selecting and using a material having a good step coverage as the second metal, the step coverage with respect to the base of the metal film is improved, and a highly reliable semiconductor device can be formed.

【0034】請求項11に記載されているように、請求
項10において、上記第1の工程の後かつ上記第2の工
程の前に、上記金属シリサイド膜の上に絶縁膜を形成す
る工程と、上記絶縁膜の一部を選択的に除去して上記金
属シリサイド膜に到達する接続孔を形成する工程とをさ
らに備え、上記第2の工程では、上記金属シリサイド膜
の表面付近の領域のうち上記接続孔の底部に露出した領
域に上記バリア化合物層を形成し、上記第3の工程で
は、上記接続孔内を上記第2の金属で埋め込むことがで
きる。
As described in claim 11, in claim 10, a step of forming an insulating film on the metal silicide film after the first step and before the second step. And a step of selectively removing a part of the insulating film to form a connection hole reaching the metal silicide film. In the second step, in the region near the surface of the metal silicide film, The barrier compound layer may be formed in a region exposed at the bottom of the contact hole, and in the third step, the inside of the contact hole may be filled with the second metal.

【0035】この方法により、バリア化合物層の形成領
域が特に必要な領域に限定されるので、金属シリサイド
膜のシート抵抗の増大が抑制される。
According to this method, the region where the barrier compound layer is formed is limited to a particularly required region, so that the increase in sheet resistance of the metal silicide film is suppressed.

【0036】請求項12に記載されているように、請求
項10において、上記第2の工程の後に、上記金属シリ
サイド膜の上記バリア化合物層の上に絶縁膜を形成する
工程と、上記絶縁膜の一部を選択的に除去して上記バリ
ア化合物層に到達する接続孔を形成する工程とをさらに
備え、上記第3の工程では、上記接続孔内に上記第2の
金属を堆積することができる。
According to a twelfth aspect, in the tenth aspect, after the second step, a step of forming an insulating film on the barrier compound layer of the metal silicide film; and the insulating film. A step of selectively removing a part of the above to form a connection hole reaching the barrier compound layer, and in the third step, the second metal may be deposited in the connection hole. it can.

【0037】この方法により、金属シリサイド膜の任意
の場所に各配線層からコンタクトを形成する際に、どの
部位においてもバリア化合物層が形成されていることか
ら、接続孔を形成するごとにバリア化合物層を形成する
必要がないので、工程が簡略化される。また、金属シリ
サイド膜のHF等の薬品に対する耐性も向上するので、
後の工程上の制限が緩和されることになる。
According to this method, since the barrier compound layer is formed at any portion when the contact is formed from each wiring layer at an arbitrary position of the metal silicide film, the barrier compound layer is formed every time the contact hole is formed. The process is simplified as no layers need to be formed. Further, the resistance of the metal silicide film to chemicals such as HF is also improved,
The restrictions on the subsequent steps will be relaxed.

【0038】請求項13に記載されているように、請求
項12において、上記第3の工程の後に、上記金属シリ
サイド膜の上記バリア化合物層の上に絶縁膜を形成する
工程と、上記絶縁膜の一部を選択的に除去して上記バリ
ア化合物層に到達する接続孔を形成する工程と、上記接
続孔内に第3の金属を堆積して埋込層を形成する工程と
をさらに備えることができる。
As described in claim 13, in claim 12, after the third step, a step of forming an insulating film on the barrier compound layer of the metal silicide film; and the insulating film. Further comprising the step of selectively removing a part of the above to form a connection hole reaching the barrier compound layer, and the step of depositing a third metal in the connection hole to form a buried layer. You can

【0039】この方法により、第2の金属として電気抵
抗の小さい材料を選択すれば、金属シリサイド膜の上に
低抵抗層が形成され、その上に埋込層が形成されるの
で、コンタクト抵抗の小さい特性の良好な半導体装置が
得られることになる。
By this method, when a material having a low electric resistance is selected as the second metal, a low resistance layer is formed on the metal silicide film and a buried layer is formed on the low resistance layer. A semiconductor device having good characteristics can be obtained.

【0040】請求項14に記載されているように、請求
項10,11,12又は13において、上記第2の工程
では、チャンバ内に陰極である下部電極と陽極である上
部電極とを配置したプラズマ発生装置を用い、上記チャ
ンバ内において、上記半導体基板を上記下部電極上に載
置した状態で上記金属シリサイド膜を窒素を含むガスの
プラズマにさらすことにより上記バリア化合物層を形成
することができる。
As described in claim 14, in claim 10, 11, 12 or 13, in the second step, a lower electrode as a cathode and an upper electrode as an anode are arranged in the chamber. The barrier compound layer can be formed by exposing the metal silicide film to plasma of a gas containing nitrogen while the semiconductor substrate is placed on the lower electrode in the chamber using a plasma generator. .

【0041】この方法により、陰極上に半導体基板を設
置することで窒素プラズマ中でプラスイオンとなってい
る窒素が効率的に金属シリサイド中に取り込まれる。
By this method, by placing a semiconductor substrate on the cathode, nitrogen, which is a positive ion in nitrogen plasma, is efficiently taken into the metal silicide.

【0042】請求項15に記載されているように、請求
項10,11,12又は13において、上記第2の工程
では、上記金属シリサイド膜の表面を窒素を含むガスに
さらしながら紫外線及び電離放射線のうちいずれか一方
を照射することにより、上記バリア化合物層を形成する
ことができる。
According to a fifteenth aspect, in the tenth, the eleventh, the twelfth, or the thirteenth aspect, in the second step, the surface of the metal silicide film is exposed to a gas containing nitrogen and ultraviolet rays and ionizing radiations are applied. The barrier compound layer can be formed by irradiating either one of them.

【0043】請求項16に記載されているように、請求
項10,11,12又は13において、上記第2の工程
では、上記金属シリサイド膜の表面を窒素を含むイオン
ビームにさらすことにより、上記バリア化合物層を形成
することができる。
As described in claim 16, in claim 10, 11, 12 or 13, in the second step, the surface of the metal silicide film is exposed to an ion beam containing nitrogen. A barrier compound layer can be formed.

【0044】請求項17に記載されているように、請求
項10,11,12,13,14,15又は16におい
て、上記第2の工程を550℃以下で行なうことが好ま
しい。
As described in claim 17, in claim 10, 11, 12, 13, 14, 15 or 16, the second step is preferably performed at 550 ° C. or lower.

【0045】この方法により、550℃以下の低温条件
でプラズマ処理等が行なわれるので、チタンシリサイド
などを用いた場合でも金属シリサイドの凝集を招くこと
がなく、金属シリサイドの種類の選択幅が拡大される。
By this method, plasma treatment or the like is performed under a low temperature condition of 550 ° C. or less, so that even if titanium silicide or the like is used, aggregation of metal silicide is not caused, and the selection range of metal silicide types is expanded. It

【0046】請求項18に記載されているように、請求
項10,11,12,13,14,15又は16におい
て、上記第2の工程では、上記窒素を含むガスとしてN
2 ガスを用いることができる。
As described in claim 18, in claim 10, 11, 12, 13, 14, 15 or 16, in the second step, the nitrogen-containing gas is N 2.
Two gases can be used.

【0047】この方法により、バリア化合物層を形成す
る際に、金属シリサイド膜の表面に存在する自然酸化膜
を利用して、窒素−酸素−金属−シリコン間化合物から
なるバリア化合物層が容易に形成される。
According to this method, when forming the barrier compound layer, the barrier compound layer composed of the nitrogen-oxygen-metal-silicon compound is easily formed by utilizing the natural oxide film existing on the surface of the metal silicide film. To be done.

【0048】請求項19に記載されているように、請求
項10,11,12,13,14,15,16,17又
は18において、上記第2の工程の前に、水素を含むガ
スを流すことにより、上記金属シリサイド膜上の自然酸
化膜を除去する工程をさらに備え、上記第2の工程で
は、酸素を含むガスを添加することができる。
As described in claim 19, in claim 10, 11, 12, 13, 14, 15, 16, 17 or 18, a gas containing hydrogen is flowed before the second step. Thus, the method further includes the step of removing the natural oxide film on the metal silicide film, and the gas containing oxygen can be added in the second step.

【0049】この方法により、バリア化合物層内におけ
る酸素濃度が制御されるので、各元素の分布状態をより
好ましい状態に調整することが可能となる。
By this method, the oxygen concentration in the barrier compound layer is controlled, so that the distribution state of each element can be adjusted to a more preferable state.

【0050】請求項20に記載されているように、請求
項10,11,12,13,14,15又は16におい
て、上記第2の工程では、窒素を含むイオンを3keV
以下のイオンエネルギーで上記金属シリサイド膜内に導
入することが好ましい。
As described in claim 20, in claim 10, 11, 12, 13, 14, 15 or 16, in the second step, ions containing nitrogen are added at 3 keV.
It is preferable to introduce into the metal silicide film with the following ion energy.

【0051】この方法により、バリア化合物層が形成さ
れる領域が金属シリサイド膜の表面から20nm程度の
深さまでに限定されるので、形成される半導体装置のコ
ンタクト抵抗やシート抵抗の増大が抑制されることにな
る。
According to this method, the region where the barrier compound layer is formed is limited to the depth of about 20 nm from the surface of the metal silicide film, so that the increase in contact resistance and sheet resistance of the formed semiconductor device is suppressed. It will be.

【0052】請求項21に記載されているように、請求
項10,11,12,13,14,15,16,17,
18,19又は20において、上記第1の工程では、金
属シリサイド膜として、チタン,コバルト,ニッケル,
タンタル,タングステン,パラジウム,白金及びモリブ
デンのうちいずれか1つのシリサイド膜を形成すること
が好ましい。
As described in claim 21, claims 10, 11, 12, 13, 14, 15, 16, 17,
18, 19, or 20, in the first step, titanium, cobalt, nickel,
It is preferable to form a silicide film of any one of tantalum, tungsten, palladium, platinum and molybdenum.

【0053】請求項22に記載されているように、請求
項10,11,12,13,14,15,16,17,
18,19又は20において、上記第3の工程では、C
VD法を用いてアルミニウムを含む金属,銅を含む金属
及びタングステンを含む金属のうちいずれか1つを堆積
することが好ましい。
As described in claim 22, claims 10, 11, 12, 13, 14, 15, 16, 17,
18, 19, or 20, in the third step, C
It is preferable to deposit one of a metal containing aluminum, a metal containing copper, and a metal containing tungsten by a VD method.

【0054】請求項23に記載されているように、請求
項10,11,12,13,14,15,16,17,
18,19又は20において、上記第3の工程では、チ
タン及びアルミニウム合金を連続的にスパッタすること
により、上記金属膜をAl−Ti化合物層及びアルミニ
ウム合金膜により構成することができる。
As described in claim 23, claim 10, 11, 12, 13, 14, 15, 16, 17,
18, 19, or 20, in the third step, the metal film can be formed of an Al—Ti compound layer and an aluminum alloy film by continuously sputtering titanium and an aluminum alloy.

【0055】これらの方法により、半導体装置の種類や
金属シリサイド膜の上に形成される配線層の相違に応じ
た金属膜及び配線の形成方法の選択が可能となる。
By these methods, it is possible to select the method of forming the metal film and the wiring according to the type of the semiconductor device and the difference in the wiring layer formed on the metal silicide film.

【0056】[0056]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(第1の実施形態)図1(a)〜(d)は、第1の実施
形態に係る半導体装置の製造工程を示す断面図である。
(First Embodiment) FIGS. 1A to 1D are sectional views showing manufacturing steps of a semiconductor device according to the first embodiment.

【0057】まず、図1(a)に示すように、シリコン
基板1上のフィールド酸化膜2により取り囲まれる活性
領域の上に、シリコン酸化膜からなるゲート酸化膜3
と、ポリシリコン膜からなるゲート電極5と、シリコン
酸化膜からなるサイドウォール9と、シリコン基板1内
に不純物を導入してなるソース・ドレイン領域4とを備
えたMOSトランジスタを形成する。そして、スパッタ
法により、基板上に例えばチタン膜を堆積し、650℃
で熱処理した後、H2 SO4 −H2 O2 混合液で未反応
チタン膜を除去することにより、ソース・ドレイン領域
4とゲート電極5との上にのみ、厚みが70nm程度の
チタンシリサイド膜6を選択的に形成する。その後、8
50℃で熱処理を行いチタンシリサイド膜を低抵抗化す
る。
First, as shown in FIG. 1A, a gate oxide film 3 made of a silicon oxide film is formed on an active region surrounded by a field oxide film 2 on a silicon substrate 1.
Then, a MOS transistor including a gate electrode 5 made of a polysilicon film, a sidewall 9 made of a silicon oxide film, and a source / drain region 4 made by introducing impurities into the silicon substrate 1 is formed. Then, for example, a titanium film is deposited on the substrate by a sputtering method, and the temperature is 650 ° C.
After the heat treatment is performed in the above step, the unreacted titanium film is removed with a mixed solution of H2 SO4 and H2 O2 to selectively form the titanium silicide film 6 having a thickness of about 70 nm only on the source / drain region 4 and the gate electrode 5. To form. Then 8
Heat treatment is performed at 50 ° C. to reduce the resistance of the titanium silicide film.

【0058】次に,図1(b)に示すように、上記基板
の全面上に厚みが800nm程度の絶縁膜7を形成し、
絶縁膜7にソース・ドレイン領域4のチタンシリサイド
膜6に到達する接続孔8を開口する。
Next, as shown in FIG. 1B, an insulating film 7 having a thickness of about 800 nm is formed on the entire surface of the substrate,
A contact hole 8 reaching the titanium silicide film 6 in the source / drain region 4 is opened in the insulating film 7.

【0059】次に、図1(c)に示すように、平行平板
電極を構成する陽極10及び陰極11と、ブロッキング
コンデンサー12と、高周波電源13とを有するプラズ
マ発生装置を用い、プラズマ発生装置の反応室(図示せ
ず)内に配置される陰極11上に、図1(b)までの工
程を経た半導体装置を載置し、チタンシリサイド膜6の
表面を窒素含有ガスのプラズマにさらす。例えば、温度
50℃にて、圧力80mTorr の下で、100%のN2
ガスを導入し、平行平板型電極10,11間に電力30
0W程度の高周波電力を300sec の間印加する。この
とき、反応室内に窒素プラズマPlzが発生する。この窒
素プラズマPlz中の窒素はN+ ,N2+等の陽イオンにな
っており、陰極11方向にプラズマ電位約60Vと自己
バイアス電圧約240Vとを加算した合計300Vの電
位が発生する。そして、窒素イオンがこの電位で半導体
装置の表面に引かれる。つまり、平行平板型電極10,
11のうち陰極11の上に半導体装置を設置すること
で、チタンシリサイド膜6表面への窒素の導入が促進さ
れることとなる。この時、チタンシリサイド膜6の表面
に形成されている自然酸化層中の酸素もチタンシリサイ
ド層6内に取り込まれ、窒素−酸素−チタン−シリコン
間化合物からなるバリア化合物層14がチタンシリサイ
ド膜6の表面付近に形成される。
Next, as shown in FIG. 1C, a plasma generator having an anode 10 and a cathode 11 forming a parallel plate electrode, a blocking capacitor 12 and a high frequency power source 13 is used. A semiconductor device that has undergone the steps up to FIG. 1B is placed on a cathode 11 arranged in a reaction chamber (not shown), and the surface of the titanium silicide film 6 is exposed to plasma of a nitrogen-containing gas. For example, 100% N2 at a temperature of 50 ° C and a pressure of 80 mTorr.
A gas is introduced to generate an electric power of 30 between the parallel plate electrodes 10 and 11.
A high frequency power of about 0 W is applied for 300 seconds. At this time, nitrogen plasma Plz is generated in the reaction chamber. Nitrogen in the nitrogen plasma Plz has become positive ions such as N + and N2 +, and a total potential of 300V is generated in the direction of the cathode 11 by adding the plasma potential of about 60V and the self-bias voltage of about 240V. Then, nitrogen ions are attracted to the surface of the semiconductor device at this potential. That is, the parallel plate type electrode 10,
By disposing the semiconductor device on the cathode 11 of 11, the introduction of nitrogen to the surface of the titanium silicide film 6 is promoted. At this time, oxygen in the natural oxide layer formed on the surface of the titanium silicide film 6 is also taken into the titanium silicide layer 6, and the barrier compound layer 14 made of the nitrogen-oxygen-titanium-silicon compound is formed into the titanium silicide film 6. Formed near the surface of the.

【0060】次に、図1(d)に示すように、チタンを
75nm程度の厚み分だけスパッタした後、シリコン1
%と銅0.5%を含むアルミニウム合金を500℃で9
00nm程度の厚み分だけスパッタすることにより、ア
ルミニウム合金とチタンとが化合してなるAl−Ti化
合物層15と、その上のアルミニウム合金膜16とを形
成する。その際、Al−Ti間の反応熱を利用すること
により、接続孔8内をアルミニウム合金で埋め込んで埋
込層を形成する。そして、フォトリソグラフィ法によ
り、Al−Ti化合物層15、アルミニウム合金膜16
をパターニングして、金属配線を形成する。
Next, as shown in FIG. 1D, titanium is sputtered to a thickness of about 75 nm, and then silicon 1 is deposited.
% Aluminum and 0.5% copper alloy at 500 ° C
By sputtering a thickness of about 00 nm, an Al—Ti compound layer 15 formed by combining an aluminum alloy and titanium and an aluminum alloy film 16 thereon are formed. At this time, the reaction heat between Al and Ti is utilized to fill the inside of the connection hole 8 with an aluminum alloy to form a buried layer. Then, the Al—Ti compound layer 15 and the aluminum alloy film 16 are formed by photolithography.
Is patterned to form metal wiring.

【0061】なお、ゲート電極5上にも同時に接続孔を
形成し(図1(a)〜(d)に示す断面とは別の断面
で)、ゲート電極5上のチタンシリサイド膜6の表面付
近にバリア化合物層14を形成した後、Al−Ti化合
物層15、アルミニウム合金膜16を堆積して埋込層及
び金属配線を形成するようにしてもよい。
A contact hole is also formed on the gate electrode 5 at the same time (in a section different from the section shown in FIGS. 1A to 1D), and the vicinity of the surface of the titanium silicide film 6 on the gate electrode 5 is formed. After forming the barrier compound layer 14 in the above, the Al—Ti compound layer 15 and the aluminum alloy film 16 may be deposited to form the buried layer and the metal wiring.

【0062】図2は、上述の製造方法によって形成され
た半導体装置の断面構造を示すものである。すなわち、
シリコン基板1上に、ゲート酸化膜3と、ポリシリコン
膜からなるゲート電極5と、ソース・ドレイン領域4
と、ソース・ドレイン領域4及びゲート電極5上に形成
されたチタンシリサイド膜6と、サイドウォール9とを
備えたMOSトランジスタが形成されている。そして、
基板上に形成された絶縁膜7にはソース・ドレイン領域
4上のチタンシリサイド膜6に到達する接続孔8が形成
されており、この接続孔8内及び絶縁膜7の上に埋込層
及び金属配線を構成するAl−Ti化合物層15とアル
ミニウム合金膜16とが形成されている。そして、本実
施形態に係る半導体装置の特徴として、アルミニウム合
金膜16の下に窒化チタン・窒化膜等のバリアメタルは
形成されておらず、代わりに、ソース・ドレイン領域4
上のチタンシリサイド膜6のうち接続孔8の底面となる
領域の表面のみに、窒素−酸素−チタン−シリコン間化
合物からなるバリア化合物層14が形成されている。
FIG. 2 shows a sectional structure of a semiconductor device formed by the above-mentioned manufacturing method. That is,
A gate oxide film 3, a gate electrode 5 made of a polysilicon film, and a source / drain region 4 are formed on a silicon substrate 1.
And a titanium silicide film 6 formed on the source / drain region 4 and the gate electrode 5 and a sidewall 9 are formed. And
A connection hole 8 reaching the titanium silicide film 6 on the source / drain region 4 is formed in the insulating film 7 formed on the substrate, and a buried layer and a buried layer are formed in the connection hole 8 and on the insulating film 7. An Al—Ti compound layer 15 and an aluminum alloy film 16 which form a metal wiring are formed. As a characteristic of the semiconductor device according to the present embodiment, a barrier metal such as titanium nitride / nitride film is not formed under the aluminum alloy film 16, and instead the source / drain region 4 is formed.
A barrier compound layer 14 made of a nitrogen-oxygen-titanium-silicon compound is formed only on the surface of a region of the upper titanium silicide film 6 which will be the bottom surface of the connection hole 8.

【0063】次に、本実施形態で得られる半導体装置の
バリア化合物層14の構造の詳細と本実施形態の半導体
装置におけるコンタクト抵抗等等の詳細とについて説明
する。
Next, the details of the structure of the barrier compound layer 14 of the semiconductor device obtained in this embodiment and the details of the contact resistance and the like in the semiconductor device of this embodiment will be described.

【0064】図9は、本実施形態における図1(c)に
示す工程を経た後のチタンシリサイド膜6の表面付近の
領域をオージェ電子分光法によって分析した結果得られ
た各元素の濃度プロファイルを示す図である。ただし、
オージェ電子分光法による分析の際各元素に対する感度
が異なっているので、図9は各元素の組成比を正確に示
すものではなく、各元素個々の濃度分布を示しているに
過ぎない。図9に示されるように、表面から2〜3nm
まではシリコンと酸素が特に多く存在しており、これは
分析する過程でチタンシリサイド膜の表面に自然酸化膜
としてSiO2膜が形成されたことによるものと考えら
れる。そして,SiO2 膜の下方に8nm程度の範囲で
窒素−酸素−チタン−シリコン間化合物からなるバリア
化合物層が形成されている。そして、表面付近のSiO
2 膜を除外してみると、表面のごく近傍に酸素濃度のピ
ークが見られ、さらにSiO2 膜の下方4〜5nm程度
の深さ位置に窒素濃度のピークが見られる。
FIG. 9 shows the concentration profile of each element obtained as a result of analyzing the region near the surface of the titanium silicide film 6 after the step shown in FIG. 1C in this embodiment by Auger electron spectroscopy. FIG. However,
Since the sensitivities to the respective elements are different in the analysis by Auger electron spectroscopy, FIG. 9 does not accurately show the composition ratio of the respective elements, but merely shows the concentration distribution of each individual element. As shown in FIG. 9, 2-3 nm from the surface
Up to the present, particularly large amounts of silicon and oxygen exist, and it is considered that this is because the SiO2 film was formed as a natural oxide film on the surface of the titanium silicide film in the analysis process. A barrier compound layer made of a nitrogen-oxygen-titanium-silicon compound is formed below the SiO2 film in a range of about 8 nm. And SiO near the surface
When the 2 film is excluded, a peak of oxygen concentration is seen in the immediate vicinity of the surface, and a peak of nitrogen concentration is seen at a depth of about 4 to 5 nm below the SiO2 film.

【0065】このバリア化合物層14内における各元素
間の結合状態については、反応層が薄いため分析するこ
とはできなかったが、TiN,TiO2 ,Si3 N4 ,
SiO2 の標準生成熱は、順に、−73.0kcal/
mol、−218.0kcal/mol、−179.
3、−202.5kcal/molであるところから、
本実施形態のようにチタンシリサイド膜を用いた場合
は、酸素はチタン、シリコンと結合しており、窒素は主
としてシリコンと結合していると考えられる。
The bond state between the elements in the barrier compound layer 14 could not be analyzed because the reaction layer was thin, but TiN, TiO2, Si3 N4,
The standard heat of formation of SiO2 is -73.0 kcal /
mol, -218.0 kcal / mol, -179.
3, from -202.5 kcal / mol,
When a titanium silicide film is used as in this embodiment, it is considered that oxygen is bonded to titanium and silicon and nitrogen is bonded mainly to silicon.

【0066】このバリア化合物層14を形成した結果、
シート抵抗は2.6Ω/□から2.9Ω/□に増加した
が、増加の割合は10%程度であり、トランジスタ動作
等には特に問題のない十分低い値である。本実施形態で
は、接続孔8内のチタンシリサイド膜表面のみに、窒素
−酸素−チタン−シリコン間化合物からなるバリア化合
物層14が形成されているだけなので、チタンシリサイ
ド6の上記窒素プラズマ処理によるシート抵抗の上昇率
はさらに小さくなる。
As a result of forming this barrier compound layer 14,
The sheet resistance increased from 2.6 Ω / □ to 2.9 Ω / □, but the rate of increase was about 10%, which is a sufficiently low value that does not cause any particular problem in transistor operation or the like. In the present embodiment, since the barrier compound layer 14 made of the nitrogen-oxygen-titanium-silicon compound is formed only on the surface of the titanium silicide film in the contact hole 8, the sheet of titanium silicide 6 obtained by the above-mentioned nitrogen plasma treatment is used. The rate of resistance increase is even smaller.

【0067】図10は、図1(c)に示す窒素プラズマ
処理を行なわない試料、本実施形態の処理を行なった試
料、及び図15に示す従来の方法で製造されたリファレ
ンスの試料(TiN・Ti膜からなるバリアメタルを有
し高温スパッタを行なっていない試料)についての接合
リーク特性を比較する図である。ただし、面積が800
0μm2 のN+ P接合部に5.5Vの逆方向電圧を印加
したときの接合リーク特性を示す。同図に示されるよう
に、窒素プラズマ処理を行わなかった試料では接合リー
クが大きい。これは、図1(d)に示す工程で、500
℃でアルミニウム合金をスパッタする際に、アルミニウ
ム合金膜16ないしはAl−Ti化合物層15がチタン
シリサイド膜6と反応して,シリコン基板1中にアルミ
ニウムが侵入し、接合リークが発生しているものと考え
られる。これに対し、本実施形態による窒素プラズマ処
理を行った試料の接合リークは、バリアメタルを有しな
いにも拘らず、バリアメタルを有し高温スパッタを行わ
なかったリファレンスの試料の接合リークと同等である
ことがわかる。これは、アルミニウム合金を500℃で
スパッタする際に、アルミニウム合金膜16ないしはA
l−Ti化合物層15がチタンシリサイド膜6と反応す
るのをバリア化合物層14が阻止しているためと考えら
れる。
FIG. 10 shows a sample not subjected to the nitrogen plasma treatment shown in FIG. 1C, a sample subjected to the treatment of this embodiment, and a reference sample (TiN.multidot. It is a figure which compares the junction leak characteristic about the sample which has the barrier metal which consists of Ti film, and has not performed high temperature sputtering. However, the area is 800
The junction leakage characteristics when a reverse voltage of 5.5 V is applied to the 0 μm 2 N + P junction are shown. As shown in the figure, the junction leak is large in the sample which is not subjected to the nitrogen plasma treatment. This is the process shown in FIG.
When the aluminum alloy is sputtered at ℃, the aluminum alloy film 16 or the Al—Ti compound layer 15 reacts with the titanium silicide film 6, aluminum penetrates into the silicon substrate 1, and a junction leak occurs. Conceivable. On the other hand, the junction leak of the sample subjected to the nitrogen plasma treatment according to the present embodiment is equal to the junction leak of the reference sample having the barrier metal and not performing the high temperature sputtering, although it does not have the barrier metal. I know there is. This is because when the aluminum alloy is sputtered at 500 ° C., the aluminum alloy film 16 or A
It is considered that the barrier compound layer 14 prevents the 1-Ti compound layer 15 from reacting with the titanium silicide film 6.

【0068】また、本実施形態におけるN+ 拡散領域に
対するコンタクト抵抗は、1.0μm角のコンタクト形
状を有し窒素プラズマ処理を行なった試料で15Ωであ
り、リファレンスの試料のコンタクト抵抗は5Ωであ
る。本実施形態に係る試料のコンタクト抵抗はやや高い
が、トランジスタの動作等には特に不具合は生ぜず、シ
リコン基板との電気的接続も十分とれていることがわか
る。
Further, the contact resistance to the N + diffusion region in this embodiment is 15Ω for the sample having a contact shape of 1.0 μm square and subjected to the nitrogen plasma treatment, and the contact resistance of the reference sample is 5Ω. . Although the contact resistance of the sample according to the present embodiment is slightly high, it is understood that no particular problem occurs in the operation of the transistor and the electrical connection with the silicon substrate is sufficient.

【0069】図11は、窒素プラズマ処理を行なった後
Al合金を堆積してアニール処理を行なった各種試料の
シート抵抗のアニール温度依存性を示す図である。処理
条件は、厚みが70nmのチタンシリサイド膜上に、図
1(c)に示す窒素プラズマ処理を行ない、さらにAl
−1%Si−0.5%Cu合金を200nmの厚み分だ
け堆積した後、30分間アニールしている。試料には、
窒素プラズマ処理を行なわなかったものと、20sec の
間窒素プラズマ処理を行なったものと、60sec の間窒
素プラズマ処理を行なったものと、300sec の間窒素
プラズマ処理を行なったものとがある。同図に示される
ように、窒素プラズマ処理を60sec 間行ったものと窒
素プラズマ処理を300sec 間行ったものでは、530
℃でアニールした時のシート抵抗の上昇が抑制されてい
ることがわかる。この図からも、チタンシリサイド膜表
面に形成した窒素−酸素−チタン−シリコン間化合物か
らなるバリア化合物層が、アルミニウム合金とチタンシ
リサイド膜との反応を抑制する効果があることがわか
る。
FIG. 11 is a diagram showing the annealing temperature dependence of the sheet resistance of various samples which were annealed by depositing an Al alloy after nitrogen plasma treatment. The processing conditions are as follows: a titanium silicide film having a thickness of 70 nm is subjected to the nitrogen plasma processing shown in FIG.
After depositing a -1% Si-0.5% Cu alloy to a thickness of 200 nm, it is annealed for 30 minutes. The sample contains
There are two types: one without nitrogen plasma treatment, one with nitrogen plasma treatment for 20 seconds, one with nitrogen plasma treatment for 60 seconds, and one with nitrogen plasma treatment for 300 seconds. As shown in the figure, when the nitrogen plasma treatment is performed for 60 seconds and the nitrogen plasma treatment is performed for 300 seconds, it is 530
It can be seen that the increase in sheet resistance when annealed at ℃ is suppressed. This figure also shows that the barrier compound layer formed of the nitrogen-oxygen-titanium-silicon compound formed on the surface of the titanium silicide film has an effect of suppressing the reaction between the aluminum alloy and the titanium silicide film.

【0070】以上のように、本実施形態によれば、金属
シリサイドの表面に窒素プラズマ処理を行なって、金属
シリサイド膜の表面に窒素−酸素−金属−シリコン間化
合物からなるバリア化合物層を形成するようにしたの
で、その後の工程の熱処理により金属シリサイド膜とア
ルミニウム合金との反応により生じた金属のシリコン基
板中への侵入を有効に阻止できる。つまり、従来の方法
のごとくアルミニウム合金膜等からなる埋込層と金属シ
リサイドとの間に窒化チタン・窒化膜等のバリアメタル
を介在させることなく、接合リークの発生を抑制でき
る。したがって、バリアメタルを設けた場合のような埋
込層の信頼性の悪化を回避できる。しかも、コンタクト
抵抗は実用的に十分低く抑制することができ、金属シリ
サイド膜自体のシート抵抗も十分低く保つことができ
る。
As described above, according to this embodiment, the surface of the metal silicide is subjected to the nitrogen plasma treatment to form the barrier compound layer of the nitrogen-oxygen-metal-silicon compound on the surface of the metal silicide film. Therefore, it is possible to effectively prevent the metal generated by the reaction between the metal silicide film and the aluminum alloy from entering the silicon substrate by the heat treatment in the subsequent process. That is, it is possible to suppress the occurrence of a junction leak without interposing a barrier metal such as a titanium nitride / nitride film between the buried layer made of an aluminum alloy film and the metal silicide as in the conventional method. Therefore, it is possible to prevent the reliability of the buried layer from being deteriorated as in the case where the barrier metal is provided. Moreover, the contact resistance can be suppressed to a sufficiently low level for practical use, and the sheet resistance of the metal silicide film itself can be kept to a sufficiently low level.

【0071】また、ゲート電極5上の金属シリサイド膜
の表面付近に領域にバリア化合物層を形成した場合に
も、ゲート電極中に金属が侵入するのを阻止できるの
で、ゲート酸化膜の特性の劣化等を有効に阻止すること
ができる。
Further, even when the barrier compound layer is formed in the region near the surface of the metal silicide film on the gate electrode 5, the metal can be prevented from entering the gate electrode, so that the characteristics of the gate oxide film are deteriorated. Etc. can be effectively prevented.

【0072】特に、本実施形態では、550℃以下の低
い温度で窒素プラズマ処理を行なっているので、多種類
の金属シリサイドについて金属シリサイド膜の凝集を生
じることがない、つまり、金属シリサイドを構成する金
属材料の選択の幅の拡大を図ることができる利点があ
る。
In particular, in this embodiment, since the nitrogen plasma treatment is performed at a low temperature of 550 ° C. or less, the metal silicide film is not aggregated with respect to many kinds of metal silicide, that is, the metal silicide is formed. There is an advantage that the range of selection of metal materials can be expanded.

【0073】(第2の実施形態)次に、第2の実施形態
について説明する。本実施形態では、製造工程の図示は
省略するが、上述の第1の実施形態における図1(a)
〜(c)と同じ処理を行なった後、選択的CVD法によ
り、接続孔8内に埋込層となるタングステン膜17を堆
積する。そして、タングステン膜17及び絶縁膜7の上
にアルミニウム合金膜16を堆積した後、これをパター
ニングして金属配線を形成する。
(Second Embodiment) Next, a second embodiment will be described. In this embodiment, although illustration of the manufacturing process is omitted, FIG. 1A in the first embodiment described above is used.
After performing the same process as (c) to (c), a tungsten film 17 to be a buried layer is deposited in the contact hole 8 by the selective CVD method. Then, after depositing the aluminum alloy film 16 on the tungsten film 17 and the insulating film 7, this is patterned to form a metal wiring.

【0074】図3は、本実施形態により形成された半導
体装置の構造を示す断面図である。上記第1の実施形態
では、Al−Ti化合物層15とアルミニウム合金膜1
6とによって埋込層及び金属配線が一体的に構成されて
いたが、本実施形態では、タングステン膜17により埋
込層が構成され、アルミニウム合金膜16により金属配
線が構成されている。そして、ソース・ドレイン領域4
上のチタンシリサイド膜6のうち接続孔8の底面の部分
のみに窒素−酸素−チタン−シリコン間化合物からなる
バリア化合物層14が形成されていて、タングステン膜
17とチタンシリサイド膜6とがこのバリア化合物層1
4を介して接触している。つまり、本実施形態の半導体
装置は、埋込層と金属配線とが異なる材料で構成されて
いる点のみが第1の実施形態の半導体装置と異なり、他
の部分は第1の実施形態の半導体装置と同じ構造を有す
る。したがって、上記第1の実施形態と基本的には同様
の効果を発揮することができる。
FIG. 3 is a sectional view showing the structure of a semiconductor device formed according to this embodiment. In the first embodiment, the Al—Ti compound layer 15 and the aluminum alloy film 1 are used.
Although the buried layer and the metal wiring are integrally formed by 6 and 6, in the present embodiment, the tungsten film 17 constitutes the buried layer and the aluminum alloy film 16 constitutes the metal wiring. And the source / drain region 4
A barrier compound layer 14 made of a nitrogen-oxygen-titanium-silicon compound is formed only on the bottom surface of the connection hole 8 of the upper titanium silicide film 6, and the tungsten film 17 and the titanium silicide film 6 form this barrier. Compound layer 1
4 are in contact with each other. That is, the semiconductor device of this embodiment is different from the semiconductor device of the first embodiment only in that the buried layer and the metal wiring are made of different materials, and the other parts are the semiconductor of the first embodiment. It has the same structure as the device. Therefore, basically the same effect as that of the first embodiment can be exhibited.

【0075】加えて、本実施形態の半導体装置において
は、埋込層がタングステン膜17で構成されているの
で、半導体装置の接合リークをもたらす反応の生じる温
度がアルミニウム合金膜等の場合よりも高くなる。本実
施形態では、バリア化合物層14により、その後の60
0℃以上の熱処理でチタンシリサイドとタングステンと
が反応してシリコン基板中に金属が侵入し、接合リーク
が発生するのを防止することができる。
In addition, in the semiconductor device of this embodiment, since the buried layer is made of the tungsten film 17, the temperature at which the reaction causing the junction leak of the semiconductor device occurs is higher than that in the case of the aluminum alloy film or the like. Become. In the present embodiment, the barrier compound layer 14 allows the subsequent 60
By heat treatment at 0 ° C. or higher, it is possible to prevent titanium silicide and tungsten from reacting with each other and causing a metal to enter the silicon substrate to cause a junction leak.

【0076】(第3の実施形態)次に、第3の実施形態
について説明する。図4(a)〜(d)は、本実施形態
の半導体装置の製造工程を示す断面図である。
(Third Embodiment) Next, a third embodiment will be described. 4A to 4D are cross-sectional views showing the manufacturing process of the semiconductor device of this embodiment.

【0077】まず、図4(a)に示すように、シリコン
基板1上のフィールド酸化膜2により取り囲まれる活性
領域の上に、シリコン酸化膜からなるゲート酸化膜3
と、ポリシリコン膜からなるゲート電極5と、シリコン
酸化膜からなるサイドウォール9と、シリコン基板1内
に不純物を導入してなるソース・ドレイン領域4とを備
えたMOSトランジスタを形成する。そして、スパッタ
法により、基板上に例えばチタン膜を堆積し、650℃
で熱処理した後、H2 SO4 −H2 O2 混合液で未反応
チタン膜を除去することにより、ソース・ドレイン領域
4とゲート電極5との上にのみ、厚みが70nm程度の
チタンシリサイド膜6を選択的に形成する。その後、8
50℃で熱処理を行いチタンシリサイド膜を低抵抗化す
る。
First, as shown in FIG. 4A, a gate oxide film 3 made of a silicon oxide film is formed on an active region surrounded by a field oxide film 2 on a silicon substrate 1.
Then, a MOS transistor including a gate electrode 5 made of a polysilicon film, a sidewall 9 made of a silicon oxide film, and a source / drain region 4 made by introducing impurities into the silicon substrate 1 is formed. Then, for example, a titanium film is deposited on the substrate by a sputtering method, and the temperature is 650 ° C.
After the heat treatment is performed in the above step, the unreacted titanium film is removed with a mixed solution of H2 SO4 and H2 O2 to selectively form the titanium silicide film 6 having a thickness of about 70 nm only on the source / drain region 4 and the gate electrode 5. To form. Then 8
Heat treatment is performed at 50 ° C. to reduce the resistance of the titanium silicide film.

【0078】次に、図4(b)に示すように、平行平板
電極を構成する陽極10及び陰極11と、直流電源18
とを有するプラズマ発生装置を用い、プラズマ発生装置
の反応室(図示せず)内に配置される陰極11上に半導
体装置を載置し、チタンシリサイド膜6の表面を窒素ガ
ス等の窒素含有ガスのプラズマにさらす。すると、上記
第1の実施形態と同様に、チタンシリサイド膜6の表面
に形成されている自然酸化膜中の酸素もチタンシリサイ
ド膜6内に取り込まれ、N2 ガスのプラズマによってチ
タンシリサイド膜6全体の表面付近に窒素−酸素−チタ
ン−シリコン間化合物からなるバリア化合物層14が形
成される。
Next, as shown in FIG. 4 (b), an anode 10 and a cathode 11 forming a parallel plate electrode, and a DC power source 18
Using a plasma generator having the above, a semiconductor device is placed on a cathode 11 arranged in a reaction chamber (not shown) of the plasma generator, and the surface of the titanium silicide film 6 is a nitrogen-containing gas such as nitrogen gas. Exposed to plasma. Then, as in the first embodiment, oxygen in the natural oxide film formed on the surface of the titanium silicide film 6 is also taken into the titanium silicide film 6, and the entire titanium silicide film 6 is exposed by the plasma of N2 gas. A barrier compound layer 14 made of a nitrogen-oxygen-titanium-silicon compound is formed near the surface.

【0079】次に,図4(c)に示すように、上記基板
の全面上に厚みが800nm程度の絶縁膜7を形成し、
絶縁膜7にソース・ドレイン領域4のチタンシリサイド
膜6に到達する接続孔8を開口する。
Next, as shown in FIG. 4C, an insulating film 7 having a thickness of about 800 nm is formed on the entire surface of the substrate,
A contact hole 8 reaching the titanium silicide film 6 in the source / drain region 4 is opened in the insulating film 7.

【0080】次に、図4(d)に示すように、スパッタ
装置にて、チタンを75nm程度の厚み分だけスパッタ
した後、シリコン1%と銅0.5%を含むアルミニウム
合金を500℃で900nm程度の厚み分だけスパッタ
することにより、アルミニウム合金とチタンとが化合し
てなるAl−Ti化合物層15と、その上のアルミニウ
ム合金膜16とを形成する。その際、Al−Ti間の反
応熱を利用することにより、接続孔8内をアルミニウム
合金で埋め込んで埋込層を形成する。そして、フォトリ
ソグラフィ法により、Al−Ti化合物層15、アルミ
ニウム合金膜16をパターニングして、金属配線を形成
する。
Next, as shown in FIG. 4 (d), titanium was sputtered by a sputtering apparatus to a thickness of about 75 nm, and then an aluminum alloy containing 1% silicon and 0.5% copper at 500 ° C. By sputtering a thickness of about 900 nm, an Al—Ti compound layer 15 formed by combining an aluminum alloy and titanium and an aluminum alloy film 16 thereon are formed. At this time, the reaction heat between Al and Ti is utilized to fill the inside of the connection hole 8 with an aluminum alloy to form a buried layer. Then, the Al—Ti compound layer 15 and the aluminum alloy film 16 are patterned by photolithography to form metal wiring.

【0081】図5は、上述の製造方法によって形成され
た半導体装置の断面構造を示すものである。すなわち、
シリコン基板1上に、ゲート酸化膜3と、ポリシリコン
膜からなるゲート電極5と、ソース・ドレイン領域4
と、ソース・ドレイン領域4とゲート電極5との上に形
成されたチタンシリサイド膜6と、サイドウォール9と
を備えたMOSトランジスタが形成されている。そし
て、チタンシリサイド膜6の全面上に窒素−酸素−チタ
ン−シリコン間化合物からなるバリア化合物層14が形
成されている。そして、基板上に形成された絶縁膜7に
はソース・ドレイン領域4上のチタンシリサイド膜6に
到達する接続孔8が形成されており、この接続孔8内及
び絶縁膜7の上に埋込層及び金属配線を構成するAl−
Ti化合物層15とアルミニウム合金膜16とが形成さ
れている。つまり、上記第1の実施形態の半導体装置に
おいては、ソース・ドレイン領域4上のチタンシリサイ
ド膜6のうち接続孔8の底面となる領域の表面のみに、
窒素−酸素−チタン−シリコン間化合物からなるバリア
化合物層14が形成されていたが、本実施形態の半導体
装置においては、ソース・ドレイン領域4及びゲート電
極5の上のチタンシリサイド膜6の全面上にバリア化合
物層14が形成されている点に特徴がある。
FIG. 5 shows a sectional structure of a semiconductor device formed by the above-described manufacturing method. That is,
A gate oxide film 3, a gate electrode 5 made of a polysilicon film, and a source / drain region 4 are formed on a silicon substrate 1.
Then, a MOS transistor having a titanium silicide film 6 formed on the source / drain regions 4 and the gate electrode 5 and a sidewall 9 is formed. Then, the barrier compound layer 14 made of a nitrogen-oxygen-titanium-silicon compound is formed on the entire surface of the titanium silicide film 6. A connection hole 8 reaching the titanium silicide film 6 on the source / drain region 4 is formed in the insulating film 7 formed on the substrate. The connection hole 8 is buried in the connection hole 8 and on the insulating film 7. Al-constituting layers and metal wiring
A Ti compound layer 15 and an aluminum alloy film 16 are formed. That is, in the semiconductor device of the first embodiment, only the surface of the region of the titanium silicide film 6 on the source / drain region 4 which will be the bottom of the connection hole 8 is
Although the barrier compound layer 14 made of the nitrogen-oxygen-titanium-silicon compound is formed, in the semiconductor device of this embodiment, the titanium silicide film 6 on the source / drain region 4 and the gate electrode 5 is entirely covered. It is characterized in that the barrier compound layer 14 is formed on.

【0082】本実施形態においても、チタンシリサイド
膜6の表面付近の領域に窒素−酸素−チタン−シリコン
間化合物からなるバリア化合物層14が形成されている
ので、上記第1の実施形態と同様の効果が得られる。特
に、本実施形態の方法では、ソース・ドレイン領域4だ
けでなくゲート電極5上のチタンシリサイド膜6の表面
付近の領域にもバリア化合物層14が形成されているの
で、図4(d)に示すAl−Ti化合物層15及びアル
ミニウム合金膜16とは別の配線層からゲート電極5に
コンタクト部を形成する際にも、再度窒素プラズマ処理
を行なわなくても、バリア化合物層14を介してコンタ
クトすることができる利点がある。
Also in this embodiment, since the barrier compound layer 14 made of the nitrogen-oxygen-titanium-silicon compound is formed in the region near the surface of the titanium silicide film 6, the same as in the first embodiment. The effect is obtained. In particular, according to the method of the present embodiment, the barrier compound layer 14 is formed not only in the source / drain regions 4 but also in the region near the surface of the titanium silicide film 6 on the gate electrode 5. Even when a contact portion is formed on the gate electrode 5 from a wiring layer different from the Al—Ti compound layer 15 and the aluminum alloy film 16 shown, the contact is made via the barrier compound layer 14 without performing the nitrogen plasma treatment again. There is an advantage that can be done.

【0083】また、図4(d)に示す工程の前つまり半
導体装置をスパッタ装置内に入れる前に、接続孔8内を
HF溶液でウエットエッチングし、金属シリサイドの表
面酸化層を除去する必要があるが、チタンシリサイド膜
6はHF溶液でエッチングされやすい。その点、本実施
形態では、窒素−酸素−チタン−シリコン間化合物から
なるバリア化合物層14はシリコンと窒素の結合を含ん
でいるためSiNに近い組成を有しているものと思わ
れ、HF溶液でエッチングされにくいと考えられる。そ
のため、本実施形態ではチタンシリサイド膜の対薬品性
が向上し、プロセスの余裕度が増すという利点もある。
Before the step shown in FIG. 4D, that is, before the semiconductor device is put in the sputtering apparatus, it is necessary to wet etch the inside of the connection hole 8 with an HF solution to remove the surface oxide layer of the metal silicide. However, the titanium silicide film 6 is easily etched by the HF solution. In this respect, in the present embodiment, the barrier compound layer 14 made of the nitrogen-oxygen-titanium-silicon compound is considered to have a composition close to SiN because it contains a bond between silicon and nitrogen, and therefore the HF solution is used. It is thought that it is difficult to etch with. Therefore, the present embodiment also has an advantage that the chemical resistance of the titanium silicide film is improved and the process margin is increased.

【0084】ただし、本実施形態の半導体装置において
は、チタンシリサイド膜6の表面全面にバリア化合物層
14が形成されるため、第1の実施形態の半導体装置よ
りは、チタンシリサイド膜6のシート抵抗上昇は大きく
なる。しかし、第1の実施形態で述べたようにその場合
でもシート抵抗の増加割合は10%程度であり、トラン
ジスタ動作等には特に問題のない十分低い値である。
However, in the semiconductor device of this embodiment, since the barrier compound layer 14 is formed on the entire surface of the titanium silicide film 6, the sheet resistance of the titanium silicide film 6 is larger than that of the semiconductor device of the first embodiment. The rise will be great. However, as described in the first embodiment, even in that case, the increase rate of the sheet resistance is about 10%, which is a sufficiently low value that causes no particular problem in the transistor operation and the like.

【0085】(第4の実施形態)次に、第4の実施形態
について説明する。本実施形態では、製造工程の図示は
省略するが、上述の第3の実施形態における図3(a)
〜(c)と同じ処理を行なった後、選択的CVD法によ
り、接続孔8内に埋込層となるタングステン膜17を堆
積する。そして、タングステン膜17及び絶縁膜7の上
にアルミニウム合金膜16を堆積した後、これをパター
ニングして金属配線を形成する。
(Fourth Embodiment) Next, a fourth embodiment will be described. In the present embodiment, although illustration of the manufacturing process is omitted, FIG. 3A in the above-described third embodiment is used.
After performing the same process as (c) to (c), a tungsten film 17 to be a buried layer is deposited in the contact hole 8 by the selective CVD method. Then, after depositing the aluminum alloy film 16 on the tungsten film 17 and the insulating film 7, this is patterned to form a metal wiring.

【0086】図6は、本実施形態により形成された半導
体装置の構造を示す断面図である。上記第3の実施形態
では、Al−Ti化合物層15とアルミニウム合金膜1
6とによって埋込層及び金属配線が一体的に構成されて
いたが、本実施形態では、タングステン膜17により埋
込層が構成され、アルミニウム合金膜16により金属配
線が構成されている。そして、ソース・ドレイン領域4
及びゲート電極5の上のチタンシリサイド膜6の全面上
に窒素−酸素−金属−シリコン間化合物からなるバリア
化合物層14が形成されていて、タングステン膜17と
チタンシリサイド膜6とがこのバリア化合物層14を介
して接触している。つまり、本実施形態の半導体装置
は、埋込層と金属配線とが異なる材料で構成されている
点のみが第3の実施形態の半導体装置と異なり、他の部
分は第3の実施形態の半導体装置と同じ構造を有する。
したがって、上記第3の実施形態と基本的には同様の効
果を発揮することができる。
FIG. 6 is a sectional view showing the structure of a semiconductor device formed according to this embodiment. In the third embodiment, the Al—Ti compound layer 15 and the aluminum alloy film 1 are used.
Although the buried layer and the metal wiring are integrally formed by 6 and 6, in the present embodiment, the tungsten film 17 constitutes the buried layer and the aluminum alloy film 16 constitutes the metal wiring. And the source / drain region 4
Also, a barrier compound layer 14 made of a nitrogen-oxygen-metal-silicon compound is formed on the entire surface of the titanium silicide film 6 on the gate electrode 5, and the tungsten film 17 and the titanium silicide film 6 form the barrier compound layer. 14 are in contact with each other. That is, the semiconductor device of this embodiment differs from the semiconductor device of the third embodiment only in that the buried layer and the metal wiring are made of different materials, and the other parts are the semiconductor device of the third embodiment. It has the same structure as the device.
Therefore, basically the same effect as the third embodiment can be exhibited.

【0087】加えて、本実施形態の半導体装置において
は、埋込層がタングステン膜17で構成されているの
で、バリア化合物層17により、タングステンとチタン
シリサイドとの反応を防止すればよい。したがって、そ
の後の600℃以上の熱処理でチタンシリサイドとタン
グステンとが反応してシリコン基板中に金属が侵入し、
接合リークが発生するのを防止することができる。
In addition, in the semiconductor device of this embodiment, since the buried layer is made of the tungsten film 17, the barrier compound layer 17 may prevent the reaction between tungsten and titanium silicide. Therefore, in the subsequent heat treatment at 600 ° C. or higher, titanium silicide and tungsten react with each other, and the metal enters the silicon substrate,
It is possible to prevent a junction leak from occurring.

【0088】(第5の実施形態)次に、第5の実施形態
について説明する。図7(a)〜(d)は、本実施形態
の半導体装置の製造工程を示す断面図である。
(Fifth Embodiment) Next, a fifth embodiment will be described. 7A to 7D are cross-sectional views showing the manufacturing process of the semiconductor device of this embodiment.

【0089】まず、図7(a)に示すように、シリコン
基板1上のフィールド酸化膜2により取り囲まれる活性
領域の上に、シリコン酸化膜からなるゲート酸化膜3
と、ポリシリコン膜からなるゲート電極5と、シリコン
酸化膜からなるサイドウォール9と、シリコン基板1内
に不純物を導入してなるソース・ドレイン領域4とを備
えたMOSトランジスタを形成する。そして、スパッタ
法により、基板上に例えばコバルト膜を堆積し、窒素雰
囲気中500℃で熱処理した後、H2 SO4 −H2 O2
混合液で未反応コバルト膜を除去することにより、ソー
ス・ドレイン領域4とゲート電極5との上にのみ、厚み
が50nm程度のコバルトシリサイド膜24を選択的に
形成する。その後、850℃で熱処理を行いコバルトシ
リサイド膜24を低抵抗化する。
First, as shown in FIG. 7A, a gate oxide film 3 made of a silicon oxide film is formed on an active region surrounded by a field oxide film 2 on a silicon substrate 1.
Then, a MOS transistor including a gate electrode 5 made of a polysilicon film, a sidewall 9 made of a silicon oxide film, and a source / drain region 4 made by introducing impurities into the silicon substrate 1 is formed. Then, for example, a cobalt film is deposited on the substrate by a sputtering method, heat-treated at 500 ° C. in a nitrogen atmosphere, and then H 2 SO 4 —H 2 O 2
By removing the unreacted cobalt film with the mixed solution, the cobalt silicide film 24 having a thickness of about 50 nm is selectively formed only on the source / drain regions 4 and the gate electrode 5. Then, heat treatment is performed at 850 ° C. to reduce the resistance of the cobalt silicide film 24.

【0090】次に、図7(b)に示すように、平行平板
電極を構成する上部電極29及び下部電極26と、ハイ
パスフィルター27と、ローパスフィルター28と、1
3.56MHzの高周波電源29と、400KHzの高
周波電源30とを有するプラズマ発生装置を用い、プラ
ズマ発生装置の反応室(図示せず)内に配置される下部
電極26の上に半導体装置を載置し、コバルトシリサイ
ド膜24の表面を窒素ガス等の窒素含有ガスのプラズマ
にさらす。例えば温度400℃,圧力2Torrの下で、
100%のN2 ガスを導入し、上部電極25に高周波電
源29により80Wの高周波電力を、下部電極26に高
周波電源30により100Wの高周波電力を900sec
の間印加する。このとき、反応室内に窒素プラズマPlz
が発生する。この窒素プラズマPlz中の窒素はN+ ,N
2+等の陽イオンになっており、下部電極26の方が周波
数が低いため、下部電極25の方向に窒素イオンが引か
れる。つまり、2周波数電力加式のプラズマ発生装置を
使用しても、低周波数側の電力が印加される電極の上に
半導体装置を設置することで、コバルトシリサイド膜2
4表面への窒素の導入が促進されることとなる。この
時、コバルトシリサイド膜24の表面に形成されている
自然酸化層中の酸素ないしチャンバに残存していた酸素
もコバルトシリサイド層24内に取り込まれ、窒素−酸
素−コバルト−シリコン間化合物からなるバリア化合物
層14がコバルトシリサイド膜24の表面付近に形成さ
れる。
Next, as shown in FIG. 7B, an upper electrode 29 and a lower electrode 26 which form a parallel plate electrode, a high pass filter 27, a low pass filter 28, and 1
Using a plasma generator having a high frequency power supply 29 of 3.56 MHz and a high frequency power supply 30 of 400 KHz, a semiconductor device is mounted on a lower electrode 26 arranged in a reaction chamber (not shown) of the plasma generator. Then, the surface of the cobalt silicide film 24 is exposed to plasma of nitrogen-containing gas such as nitrogen gas. For example, at a temperature of 400 ° C and a pressure of 2 Torr,
100% N2 gas was introduced, and 80 W of high frequency power was supplied to the upper electrode 25 by the high frequency power supply 29 and 100 W of high frequency power was supplied to the lower electrode 26 by the high frequency power supply 30 for 900 sec.
Apply for At this time, nitrogen plasma Plz is introduced into the reaction chamber.
Occurs. The nitrogen in this nitrogen plasma Plz is N +, N
Since it is a cation such as 2+ and the lower electrode 26 has a lower frequency, nitrogen ions are attracted toward the lower electrode 25. That is, even if the plasma generator of the dual frequency power addition type is used, the cobalt silicide film 2 can be formed by installing the semiconductor device on the electrode to which the power on the low frequency side is applied.
4 The introduction of nitrogen to the surface will be promoted. At this time, oxygen in the natural oxide layer formed on the surface of the cobalt silicide film 24 or oxygen remaining in the chamber is also taken into the cobalt silicide layer 24, and is a barrier composed of a nitrogen-oxygen-cobalt-silicon compound. The compound layer 14 is formed near the surface of the cobalt silicide film 24.

【0091】次に、図7(c)に示すように、DMAH
(ジメチルアルミニウムハイドライド)を用いた選択C
VD法により、バリア化合物層14の上のみに第1のア
ルミニウム膜22を形成する。DMAHを用いた選択C
VD法は導電層の上のみに選択的にアルミニウム膜を堆
積できる方法である。
Next, as shown in FIG. 7C, DMAH
Selection C using (dimethylaluminum hydride)
The first aluminum film 22 is formed only on the barrier compound layer 14 by the VD method. Selection C using DMAH
The VD method is a method in which an aluminum film can be selectively deposited only on the conductive layer.

【0092】次に,図7(d)に示すように、第1のア
ルミニウム膜22の上に厚みが800nm程度の絶縁膜
7を形成し、絶縁膜7にソース・ドレイン領域4上の第
1のアルミニウム膜22に到達する接続孔8を開口す
る。
Next, as shown in FIG. 7D, an insulating film 7 having a thickness of about 800 nm is formed on the first aluminum film 22, and the insulating film 7 is formed on the source / drain region 4 with the first insulating film 7. The connection hole 8 reaching the aluminum film 22 is opened.

【0093】次に、図7(e)に示すように、DMAH
を用いた選択CVD法により、接続孔8内に第2のアル
ミニウム膜23を形成する。さらに、スパッタ法によ
り、第2のアルミニウム膜23及び絶縁膜7の上にアル
ミニウム合金膜16を堆積し、フォトリソグラフィ法に
より、アルミニウム合金膜16をパターニングして、金
属配線を形成する。
Next, as shown in FIG. 7E, DMAH
The second aluminum film 23 is formed in the connection hole 8 by the selective CVD method using. Further, the aluminum alloy film 16 is deposited on the second aluminum film 23 and the insulating film 7 by the sputtering method, and the aluminum alloy film 16 is patterned by the photolithography method to form the metal wiring.

【0094】図8は、上述の製造方法によって形成され
た半導体装置の断面構造を示すものである。すなわち、
シリコン基板1上に、ゲート酸化膜3と、ポリシリコン
膜からなるゲート電極5と、ソース・ドレイン領域4
と、ソース・ドレイン領域4及びゲート電極5上に形成
されたコバルトシリサイド膜24と、サイドウォール9
とを備えたMOSトランジスタが形成されている。そし
て、コバルトシリサイド膜24の全面上に窒素−酸素−
コバルト−シリコン間化合物からなるバリア化合物層1
4が形成され、さらにコバルトシリサイド膜24のバリ
ア化合物層14の上に第1のアルミニウム膜22が形成
されている。そして、基板上に形成された絶縁膜7には
ソース・ドレイン領域4上の第1のアルミニウム膜22
に到達する接続孔8が形成されており、この接続孔8内
に埋込層としての第2のアルミニウム膜23が形成され
ている。また、第2のアルミニウム膜23及び絶縁膜7
の上に金属配線を構成するアルミニウム合金膜16が形
成されている。つまり、本実施形態の半導体装置におい
ては、ソース・ドレイン領域4及びゲート電極5の上の
コバルトシリサイド膜24の全面上にバリア化合物層1
4が形成されているとともに、コバルトシリサイド膜2
4の上に電気抵抗の低いアルミニウム膜(低抵抗層)が
形成されている点に特徴がある。
FIG. 8 shows a sectional structure of a semiconductor device formed by the above-described manufacturing method. That is,
A gate oxide film 3, a gate electrode 5 made of a polysilicon film, and a source / drain region 4 are formed on a silicon substrate 1.
A cobalt silicide film 24 formed on the source / drain region 4 and the gate electrode 5, and a sidewall 9
And a MOS transistor having a. Then, nitrogen-oxygen- is formed on the entire surface of the cobalt silicide film 24.
Barrier compound layer 1 made of cobalt-silicon compound
4 is formed, and the first aluminum film 22 is further formed on the barrier compound layer 14 of the cobalt silicide film 24. Then, the first aluminum film 22 on the source / drain region 4 is formed on the insulating film 7 formed on the substrate.
A connection hole 8 reaching the above is formed, and a second aluminum film 23 as a buried layer is formed in the connection hole 8. In addition, the second aluminum film 23 and the insulating film 7
An aluminum alloy film 16 forming a metal wiring is formed on the top surface. That is, in the semiconductor device of this embodiment, the barrier compound layer 1 is formed on the entire surface of the cobalt silicide film 24 on the source / drain regions 4 and the gate electrode 5.
4 is formed and the cobalt silicide film 2 is formed.
4 is characterized in that an aluminum film (low resistance layer) having a low electric resistance is formed on the surface of No. 4.

【0095】次に、本実施形態で得られる半導体装置の
バリア化合物層14の構造の詳細と、本実施形態の半導
体装置における第1のアルミニウム膜22の反応防止効
果の詳細とについて説明する。
Next, details of the structure of the barrier compound layer 14 of the semiconductor device obtained in the present embodiment and details of the reaction prevention effect of the first aluminum film 22 in the semiconductor device of the present embodiment will be described.

【0096】図12(a)〜(c)は、プラズマ処理さ
れていないコバルトシリサイド膜,N2 ガス中でプラズ
マ処理されたコバルトシリサイド膜及びNH3 ガス中で
プラズマ処理されたコバルトシリサイド膜について、そ
れぞれの表面付近の領域をXPS法によって分析した結
果得られた各元素の濃度プロファイルを示す図である。
ただし、図12(a)〜(c)において、横軸は表面か
らの深さを、縦軸は各元素の組成比を示している。プラ
ズマ処理されていないコバルトシリサイド膜でも、シリ
サイド形成時に窒素雰囲気中で750℃の熱処理が行わ
れるので、その表面付近に窒素が導入されているが、窒
素濃度のピークは表面位置にあり、その後窒素濃度が減
少して約2nmの深さ位置において窒素がなくなってい
る。また、酸素濃度も約2nmの深さ位置でほとんど無
視できるぐらいまで小さくなっている。それに対し、N
2 ガス中或いはNH3 ガス中でプラズマ処理されたコバ
ルトシリサイド膜においては、その表面から2nm程度
奥方に入った深さ位置に窒素濃度のピークがみられる。
また、酸素濃度の濃い領域も、その表面から約6nmの
深さ位置にまで及んでいる。すなわち、窒素雰囲気中で
プラズマ処理が行われたコバルトシリサイド膜において
は、その表面から約6nmの深さ位置に亘って窒素−酸
素−コバルト−シリコン間化合物からなるバリア化合物
層が形成されていることがわかる。
FIGS. 12A to 12C show a cobalt silicide film not plasma-processed, a cobalt silicide film plasma-processed in N 2 gas, and a cobalt silicide film plasma-processed in NH 3 gas, respectively. It is a figure which shows the concentration profile of each element obtained as a result of analyzing the area | region of the surface vicinity by XPS method.
However, in FIGS. 12A to 12C, the horizontal axis represents the depth from the surface, and the vertical axis represents the composition ratio of each element. Even in a cobalt silicide film that has not been plasma-treated, since heat treatment is performed at 750 ° C. in a nitrogen atmosphere during the formation of silicide, nitrogen is introduced near the surface, but the peak of the nitrogen concentration is at the surface position, and then the nitrogen is removed. The concentration is reduced and nitrogen is lost at a depth of about 2 nm. Also, the oxygen concentration is so small that it can be almost ignored at a depth of about 2 nm. On the other hand, N
In the cobalt silicide film plasma-processed in 2 gas or NH3 gas, a peak of nitrogen concentration is seen at a depth of about 2 nm from the surface.
In addition, the region where the oxygen concentration is high extends to a depth position of about 6 nm from the surface. That is, in the cobalt silicide film subjected to the plasma treatment in the nitrogen atmosphere, the barrier compound layer made of the nitrogen-oxygen-cobalt-silicon compound is formed from the surface to a depth position of about 6 nm. I understand.

【0097】本実施形態では、コバルトシリサイド膜2
4の表面付近にバリア化合物層14を形成した結果、コ
バルトシリサイド膜24の電気抵抗が3.5Ω/□から
3.6Ω/□に増大したが、その増加割合は10%以下
であり、トランジスタの動作等には特に問題のない十分
低い値である。
In this embodiment, the cobalt silicide film 2 is used.
As a result of forming the barrier compound layer 14 in the vicinity of the surface of No. 4, the electric resistance of the cobalt silicide film 24 increased from 3.5Ω / □ to 3.6Ω / □, but the increase rate was 10% or less. It is a sufficiently low value that does not cause any particular problem in the operation.

【0098】図13は、コバルトシリサイド膜の上に第
1のアルミニウム膜22としてAl−0.5%Cu膜を
堆積してアニール処理を行った結果得られた各種試料の
シート抵抗のアニール温度依存性を示す図であり、コバ
ルトシリサイド膜には、900sec の間N2 ガス中でプ
ラズマ処理されたものと、900sec の間NH3 ガス中
でプラズマ処理されたものと、プラズマ処理されなかっ
たものとがある。プラズマ処理は、厚みが50nmのコ
バルトシリサイド膜に、900sec の間、N2ガス又は
NH3 ガス中で窒素プラズマを照射することにより行わ
れた。そして、いずれの試料についても、コバルトシリ
サイド膜の上にAl−0.5%Cu合金膜が約200n
mの厚みで堆積されており、その後、約30分間アニー
ルされている。
FIG. 13 shows the dependence of the sheet resistance of various samples on the annealing temperature as a result of depositing an Al-0.5% Cu film as the first aluminum film 22 on the cobalt silicide film and performing the annealing process. FIG. 3 is a diagram showing the properties of the cobalt silicide film, which includes those that have been plasma-treated in N2 gas for 900 seconds, those that have been plasma-treated in NH3 gas for 900 seconds, and those that have not been plasma-treated. . The plasma treatment was performed by irradiating a cobalt silicide film having a thickness of 50 nm with nitrogen plasma in N2 gas or NH3 gas for 900 seconds. Then, in each of the samples, an Al-0.5% Cu alloy film was formed on the cobalt silicide film in an amount of about 200 n.
It is deposited to a thickness of m and then annealed for about 30 minutes.

【0099】同図を参照するとわかるように、プラズマ
処理されていない試料では、400℃でアニールされた
ときのシート抵抗値の増大はそれほどでないものの43
0℃でアニールされたときのシート抵抗値は著しく増大
している。それに対し、プラズマ処理された試料は、い
ずれも400℃,430℃でアニールされても抵抗値の
増大が抑制されている。すなわち、コバルトシリサイド
膜の表面に形成されたバリア化合物層により、アルミニ
ウム膜とコバルトシリサイド膜との反応が抑制されてい
ることがわかる。一般に、シンターは400〜450℃
程度で行われるので、このようなシート抵抗値の抑制効
果は、実用上重要な意義がある。
As can be seen from the figure, in the sample not subjected to the plasma treatment, the increase of the sheet resistance value when annealed at 400 ° C. is not so large, but 43.
The sheet resistance value when annealed at 0 ° C. significantly increases. On the other hand, in each of the samples subjected to the plasma treatment, the increase of the resistance value is suppressed even if they are annealed at 400 ° C. and 430 ° C. That is, it can be seen that the barrier compound layer formed on the surface of the cobalt silicide film suppresses the reaction between the aluminum film and the cobalt silicide film. Generally, sintering is 400-450 ° C.
Since it is performed in a certain degree, such an effect of suppressing the sheet resistance value has significant significance in practical use.

【0100】また、430℃でアニールされた試料をX
PS分析した結果、窒素プラズマ処理されていないもの
は、Co2 Al19又はCo4 Al3 合金が形成されてい
たのに対し、窒素プラズマ処理された試料では、Alと
CoSi2 のピークしか見られなかった。つまり、X線
分析からも窒素プラズマ処理によりAlとCoSi2と
の反応が430℃まで抑制されていることがわかった。
The sample annealed at 430.degree.
As a result of PS analysis, Co2 Al19 or Co4 Al3 alloy was formed in the sample not treated with nitrogen plasma, whereas only peaks of Al and CoSi2 were observed in the sample treated with nitrogen plasma. That is, it was found from the X-ray analysis that the reaction between Al and CoSi2 was suppressed up to 430 ° C. by the nitrogen plasma treatment.

【0101】以上のように、本実施形態によれば、金属
シリサイドの表面に窒素プラズマ処理を行って、金属シ
リサイド膜の表面に窒素−酸素−金属−シリコン間化合
物からなるバリア化合物層を形成するようにしたので、
その後の工程の熱処理により金属シリサイド膜とアルミ
ニウム合金との反応により生じた金属のシリコン基板中
への進入を有効に阻止できる。つまり、従来の方法のご
とく800℃以上の熱処理をシリサイド膜に加えてバリ
ア化合物層を形成する必要がないので、ソース・ドレイ
ン領域中のボロンが金属シリサイド膜中に吸い上げら
れ、Pチャネルトランジスタの飽和電流値が低下すると
いう問題がない。また、550℃以下の低い温度で窒素
プラズマ処理を行っているので、多種類の金属シリサイ
ドについても金属シリサイド膜の凝集を生じることがな
いという効果をることができる。つまり、金属シリサイ
ドを構成する金属材料の選択の幅の拡大を図ることがで
きるのである。
As described above, according to this embodiment, the surface of the metal silicide is subjected to the nitrogen plasma treatment to form the barrier compound layer of the nitrogen-oxygen-metal-silicon compound on the surface of the metal silicide film. I did so,
The subsequent heat treatment can effectively prevent the metal generated by the reaction between the metal silicide film and the aluminum alloy from entering the silicon substrate. In other words, unlike the conventional method, it is not necessary to apply a heat treatment at 800 ° C. or higher to the silicide film to form the barrier compound layer, so that boron in the source / drain regions is sucked up into the metal silicide film to saturate the P-channel transistor. There is no problem that the current value drops. Moreover, since the nitrogen plasma treatment is performed at a low temperature of 550 ° C. or less, it is possible to obtain an effect that the metal silicide film does not aggregate even for many kinds of metal silicide. That is, it is possible to increase the range of selection of the metal material forming the metal silicide.

【0102】(他の実施形態)上記第1又は第3の実施
形態において、アルミニウム合金膜16とAl−Ti化
合物層15から接続孔8上の金属配線を形成している
が、Al−Ti化合物層15は別の金属膜ないしはその
化合物でもよく、あるいは設けなくてもよい。さらに、
他の金属膜をアルミニウム合金膜16上に積層してもよ
い。また、アルミニウム合金膜16として、シリコンと
銅を含むアルミニウム合金を用いたが、シリコンのみや
スカンジウムなど他の金属を含む他のアルミニウム合金
や純アルミニウムを用いてもよい。また、アルミニウム
合金の代わりに銅または銅合金を用いてもよい。
(Other Embodiments) In the first or third embodiment, the metal wiring on the connection hole 8 is formed from the aluminum alloy film 16 and the Al—Ti compound layer 15, but the Al—Ti compound is used. Layer 15 may or may not be another metal film or compound thereof. further,
Another metal film may be laminated on the aluminum alloy film 16. Further, although the aluminum alloy containing silicon and copper is used as the aluminum alloy film 16, other aluminum alloy containing only silicon or other metal such as scandium or pure aluminum may be used. Further, copper or a copper alloy may be used instead of the aluminum alloy.

【0103】上記各実施形態では、窒素を含むガスとし
てN2 ガスを用いたが、まず、NH3 ガスやH2 ガスを
流して金属シリサイド膜の表面の自然酸化膜を除去し、
その後、N2 ガスに微量のO2 ガスを加えた雰囲気の中
でプラズマを発生させて、窒素−酸素−チタン−シリコ
ン間化合物からなるバリア化合物層を形成してもよい。
その場合、酸素量をコントロールできるので、バリア化
合物層内の各元素の分布をできるだけ最適状態に近付け
ることができ、自然酸化膜を利用するよりもさらにコン
タクト抵抗の低いかつ接合リーク防止効果の高いバリア
化合物層を有する半導体装置を形成することができる。
In each of the above embodiments, N2 gas was used as the gas containing nitrogen. First, NH3 gas or H2 gas was flowed to remove the natural oxide film on the surface of the metal silicide film.
After that, plasma may be generated in an atmosphere in which a slight amount of O2 gas is added to N2 gas to form a barrier compound layer made of a nitrogen-oxygen-titanium-silicon compound.
In that case, since the amount of oxygen can be controlled, the distribution of each element in the barrier compound layer can be made as close to the optimum state as possible, and the barrier having a lower contact resistance and a higher junction leak prevention effect than using a natural oxide film. A semiconductor device having a compound layer can be formed.

【0104】また、NH3 ガスを用いてプラズマ処理を
行なう場合でも、550℃以下でプラズマ処理を行なう
ことにより、上記従来の800℃程度の条件下でプラズ
マ処理を行なって窒化チタンを形成する場合のような不
具合は生じない。さらに、NH3 ガスを用いてプラズマ
処理を行なう場合でも、自然酸化膜を利用して窒素−酸
素−チタン等の金属−シリコン間化合物からなるバリア
化合物層を形成することができる条件下であれば、本発
明の効果を発揮することは可能である。
Even when the plasma treatment is performed using NH3 gas, by performing the plasma treatment at 550 ° C. or lower, the plasma treatment is performed under the conventional conditions of about 800 ° C. to form titanium nitride. Such a problem does not occur. Further, even when performing plasma treatment using NH3 gas, under the condition that a barrier compound layer made of a metal-silicon compound such as nitrogen-oxygen-titanium can be formed using a natural oxide film. It is possible to exert the effects of the present invention.

【0105】図14は、NH3 ガスを用いてコバルトシ
リサイド表面をプラズマ処理した場合にシリサイド表面
に形成されるバリア化合物層を示すTEM写真図であ
る。プラズマ発生条件は第5の実施形態で述べたN2 ガ
スのプラズマ発生条件と同じである。約4−6nm厚み
の窒素−酸素−コバルト−シリコン間化合物層(アモル
ファス層)が形成されていることがわかる。また、すで
に述べた図13のデータに示されるように、熱処理の際
のアルミニウムとコバルトシリサイドとの反応によるシ
ート抵抗の上昇が430℃まで抑制されており、N2 ガ
スを用いた場合と同じ程度の反応抑制効果があることが
わかる。その理由は、すでに説明した図12に示される
ように、NH3 ガスを用いると、窒素−酸素−コバルト
−シリコン間化合物層中の酸素の組成比が低減され、窒
素の組成比が高くなっており、両者の組成比が適度に調
整されることによるものと推定される。
FIG. 14 is a TEM photograph showing the barrier compound layer formed on the surface of the silicide when the surface of the cobalt silicide is plasma-treated with NH3 gas. The plasma generation conditions are the same as the N2 gas plasma generation conditions described in the fifth embodiment. It can be seen that a nitrogen-oxygen-cobalt-silicon compound layer (amorphous layer) having a thickness of about 4-6 nm is formed. Further, as shown in the data of FIG. 13 already described, the increase in the sheet resistance due to the reaction between aluminum and cobalt silicide during the heat treatment is suppressed up to 430 ° C., which is about the same as when using N 2 gas. It can be seen that there is a reaction suppressing effect. The reason is that, as shown in FIG. 12 already described, when NH3 gas is used, the composition ratio of oxygen in the nitrogen-oxygen-cobalt-silicon compound layer is reduced and the composition ratio of nitrogen is increased. , It is presumed that the composition ratio of both is adjusted appropriately.

【0106】なお、プラズマ形成の条件としては、上記
各実施形態における条件以外の他の条件を用いることが
できることはいうまでもない。
Needless to say, conditions other than the conditions in the above-mentioned embodiments can be used as the conditions for plasma formation.

【0107】上記各実施形態において、チタンシリサイ
ド膜又はコバルトシリサイド膜の表面を窒素プラズマ処
理して窒素−酸素−シリコン間化合物層を形成する工程
は、スパッタ装置ないしは選択CVD装置内で、接続孔
内に銅、アルミニウム、タングステンないしはその合金
を堆積させる直前に同一装置内でおこなってもよいし、
あるいは、バリア化合物層の上のみに銅,アルミニウ
ム,タングステンないしはその合金を選択CVD法で形
成する直前に同一装置内で行ってもよい。
In each of the above-described embodiments, the step of forming the nitrogen-oxygen-silicon compound layer by subjecting the surface of the titanium silicide film or the cobalt silicide film to the nitrogen plasma treatment is performed in the connection hole in the sputtering apparatus or the selective CVD apparatus. Immediately before depositing copper, aluminum, tungsten, or an alloy thereof, in the same apparatus,
Alternatively, it may be performed in the same apparatus immediately before forming copper, aluminum, tungsten or an alloy thereof on the barrier compound layer only by the selective CVD method.

【0108】また、上記各実施形態において、金属シリ
サイド膜としてチタンシリサイドを用いたが、コバルト
シリサイド,ニッケルシリサイド,タンタルシリサイ
ド,タングステンシリサイド,ニオブシリサイド,パラ
ジウムシリサイド,白金シリサイド及びモリブデンシリ
サイド等を用いてもよい。
In each of the above embodiments, titanium silicide is used as the metal silicide film, but cobalt silicide, nickel silicide, tantalum silicide, tungsten silicide, niobium silicide, palladium silicide, platinum silicide, molybdenum silicide, etc. may be used. Good.

【0109】また、上記各実施形態において、窒素−酸
素−金属−シリコン間化合物からなるバリア化合物層を
形成する工程において、金属シリサイド膜の表面を窒素
を含むガスのプラズマにさらす代わりに、金属シリサイ
ド膜の表面を窒素を含むガスにさらすと同時に紫外線や
電離放射線を照射することにより、紫外線等のエネルギ
ーを利用して、温度550℃以下の低温で、金属シリサ
イド膜の表面に窒素−酸素−金属−シリコン間化合物か
らなるバリア化合物層を形成してもよい。あるいは、プ
ラズマを使用する代わりに、金属シリサイド膜の表面を
窒素を含むイオンビームにさらすことにより、イオンの
エネルギーを利用して、温度550℃以下の低温で、金
属シリサイド膜の表面に窒素−酸素−金属−シリコン間
化合物からなるバリア化合物層を形成してもよい。
Further, in each of the above embodiments, in the step of forming the barrier compound layer composed of the nitrogen-oxygen-metal-silicon compound, instead of exposing the surface of the metal silicide film to the plasma of the gas containing nitrogen, the metal silicide film is formed. By exposing the surface of the film to a gas containing nitrogen and at the same time irradiating it with ultraviolet rays or ionizing radiation, the energy of ultraviolet rays or the like is used to make the nitrogen-oxygen-metal surface on the surface of the metal silicide film at a low temperature of 550 ° C. or lower. -A barrier compound layer made of an intersilicon compound may be formed. Alternatively, instead of using plasma, by exposing the surface of the metal silicide film to an ion beam containing nitrogen, the energy of the ions is used to apply nitrogen-oxygen to the surface of the metal silicide film at a low temperature of 550 ° C. or lower. A barrier compound layer composed of a metal-silicon compound may be formed.

【0110】なお、第1〜第4の実施形態において、窒
素−酸素−金属−シリコン間化合物からなるバリア化合
物層を形成する工程において、プラズマ処理、紫外線線
等の照射、イオンビームの照射などのいずれを選択する
場合にも、窒素イオンを金属シリサイド側に引き寄せる
ための電位は、3keV程度以下であることが好まし
い。その理由について説明する。一般的に、シリコン中
における窒素イオンの飛程から類推すると、電位が1k
eVの場合には、シリコン中の窒素濃度は深さ3.8n
mの部位でピークとなり、深さ9.8nmの部位で10
%まで減小する。そして、電位が3keVの場合には、
シリコン中の窒素濃度は深さ8.5nmの部位でピーク
となり、深さ20.3nmの部位で10%まで減小す
る。したがって、通常70nm程度の厚みのシリサイド
膜のうち30%に相当する20nm程度の深さまでにバ
リア化合物層の形成を抑えておくことで、シート抵抗や
コンタクト抵抗の増大を回避できる。
In the first to fourth embodiments, in the step of forming the barrier compound layer composed of the nitrogen-oxygen-metal-silicon compound, plasma treatment, irradiation with ultraviolet rays or the like, ion beam irradiation, etc. are performed. Whichever is selected, the potential for attracting nitrogen ions to the metal silicide side is preferably about 3 keV or less. The reason will be described. Generally, by analogy with the range of nitrogen ions in silicon, the potential is 1k.
In the case of eV, the nitrogen concentration in silicon has a depth of 3.8 n.
It peaks at the m position, and 10 at the 9.8 nm depth.
Reduce to%. When the potential is 3 keV,
The nitrogen concentration in silicon reaches a peak at a depth of 8.5 nm and decreases to 10% at a depth of 20.3 nm. Therefore, by suppressing the formation of the barrier compound layer to a depth of about 20 nm, which corresponds to 30% of the silicide film having a thickness of about 70 nm, it is possible to avoid an increase in sheet resistance and contact resistance.

【0111】また、本発明のバリア化合物層が形成され
る金属シリサイド膜は上記各実施形態に示すゲート電極
やソース・ドレイン領域上に限定されるものではない。
例えば、ポリシリコン膜を抵抗やコンデンサの構成要素
(特に電極)として利用する際にも、ポリシリコン膜上
のシリサイド膜が形成されることがあり、その場合に
も、上層配線とコンタクトする金属シリサイド膜の表面
に本発明の窒素−酸素−金属−シリコン間化合物からな
るバリア化合物層を形成することにより、接続孔内にバ
リアメタルを堆積しなくても、埋込層と金属シリサイド
層との反応で生じた金属等が電極中あるいは電極を介し
て他の部材中に侵入するのを有効に防止することができ
る利点がある。
The metal silicide film on which the barrier compound layer of the present invention is formed is not limited to the gate electrode and the source / drain regions shown in the above embodiments.
For example, when a polysilicon film is used as a component (especially an electrode) of a resistor or a capacitor, a silicide film on the polysilicon film may be formed, and even in that case, a metal silicide that contacts the upper wiring By forming the barrier compound layer of the nitrogen-oxygen-metal-silicon compound of the present invention on the surface of the film, the reaction between the buried layer and the metal silicide layer can be achieved without depositing the barrier metal in the connection hole. There is an advantage that it is possible to effectively prevent the metal or the like generated in step 2 from entering the electrode or other members through the electrode.

【0112】また、第5の実施形態では、ソース・ドレ
イン領域4及びゲート電極5の上のコバルトシリサイド
膜24の全面上に窒素−酸素−金属−シリコン間化合物
からなるバリア化合物層14が形成されていて、第1の
アルミニウム膜22とチタンシリサイド膜6とがこのバ
リア化合物層14を介して接触しているが、第1のアル
ミニウム膜22の代わりに、アルミニウムを含む金属,
銅を含む金属及びタングステンを含む金属からなる膜が
堆積された場合にも同じ効果が得られる。例えば第1の
アルミニウム膜22の代わりにタングステン膜が用いら
れた場合でも、バリア化合物層14の存在によって、そ
の後の600℃以上の熱処理でコバルトシリサイドとタ
ングステンとが反応してシリコン基板中に金属が進入
し、接合リークが生じるのを有効に防止することができ
る。
In the fifth embodiment, the barrier compound layer 14 made of nitrogen-oxygen-metal-silicon compound is formed on the entire surface of the cobalt silicide film 24 on the source / drain regions 4 and the gate electrode 5. The first aluminum film 22 and the titanium silicide film 6 are in contact with each other via the barrier compound layer 14, but instead of the first aluminum film 22, a metal containing aluminum,
The same effect is obtained when a film made of a metal containing copper and a metal containing tungsten is deposited. For example, even if a tungsten film is used instead of the first aluminum film 22, the presence of the barrier compound layer 14 causes the cobalt silicide and tungsten to react with each other in the subsequent heat treatment at 600 ° C. or higher, so that the metal is left in the silicon substrate. It is possible to effectively prevent the entry and the occurrence of a junction leak.

【0113】[0113]

【発明の効果】以上説明したように、本発明によれば、
金属シリサイド上の絶縁膜に形成される接続孔内の埋込
層を介して金属シリサイド膜と上層の配線とが電気的に
接続される半導体装置において、少なくとも接続孔の底
面となる金属シリサイド膜の表面付近の領域に窒素−酸
素−金属−シリコン間化合物からなるバリア化合物層を
形成するようにしたので、接続孔内にバリアメタルを堆
積することによる信頼性の低下を招くことなく、半導体
基板等への化合物の侵入を阻止することができ、よっ
て、金属シリサイド膜全体のシート抵抗値を低く保ち、
かつ接合リークを抑制し得ると共に接続孔内への埋込層
の信頼性の高い半導体装置およびその製造方法を提供す
ることができる。
As described above, according to the present invention,
In a semiconductor device in which a metal silicide film and an upper wiring are electrically connected via a buried layer in a connection hole formed in an insulating film on metal silicide, at least the metal silicide film serving as the bottom surface of the connection hole is formed. Since the barrier compound layer made of the nitrogen-oxygen-metal-silicon intermetallic compound is formed in the region near the surface, the reliability of the semiconductor substrate, etc. is not deteriorated by the barrier metal deposited in the connection hole. It is possible to prevent the invasion of the compound into the metal silicide film, thus keeping the sheet resistance value of the entire metal silicide film low,
In addition, it is possible to provide a semiconductor device that can suppress junction leakage and has a highly reliable buried layer in the connection hole, and a method for manufacturing the same.

【図面の簡単な説明】[Brief description of drawings]

 )

【図1】第1の実施形態における半導体装置の製造工程
を示す断面図である。
FIG. 1 is a sectional view illustrating a manufacturing process of a semiconductor device according to a first embodiment.

【図2】第1の実施形態における半導体装置の断面図で
ある。
FIG. 2 is a cross-sectional view of the semiconductor device according to the first embodiment.

【図3】第2の実施形態における半導体装置の断面図で
ある。
FIG. 3 is a cross-sectional view of a semiconductor device according to a second embodiment.

【図4】第3の実施形態における半導体装置の製造工程
を示す断面図である。
FIG. 4 is a sectional view illustrating a manufacturing process of a semiconductor device according to a third embodiment.

【図5】第3の実施形態における半導体装置の断面図で
ある。
FIG. 5 is a sectional view of a semiconductor device according to a third embodiment.

【図6】第4の実施形態における半導体装置の断面図で
ある。
FIG. 6 is a sectional view of a semiconductor device according to a fourth embodiment.

【図7】第5の実施形態における半導体装置の製造工程
を示す断面図である。
FIG. 7 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the fifth embodiment.

【図8】第5の実施形態における半導体装置の断面図で
ある。
FIG. 8 is a sectional view of a semiconductor device according to a fifth embodiment.

【図9】第1の実施形態における半導体装置のチタンシ
リサイド膜表面の深さ方向の元素分析結果を示す図であ
る。
FIG. 9 is a diagram showing a result of elemental analysis in the depth direction on the surface of the titanium silicide film of the semiconductor device in the first embodiment.

【図10】窒素プラズマ処理を行なわない試料、第1の
実施形態の処理を行なった試料、及びリファレンスの試
料についての接合リーク特性を比較する図である。
FIG. 10 is a diagram comparing the junction leakage characteristics of a sample not subjected to nitrogen plasma treatment, a sample subjected to the treatment of the first embodiment, and a reference sample.

【図11】窒素プラズマ処理を行なった後Al合金を堆
積してアニール処理を行なった各種試料のシート抵抗の
アニール温度依存性を示す図である。
FIG. 11 is a diagram showing the annealing temperature dependence of the sheet resistance of various samples that were annealed by depositing an Al alloy after performing a nitrogen plasma treatment.

【図12】プラズマ窒化処理を行わない場合、N2 ガス
雰囲気でプラズマ窒化処理を行った場合、NH3 ガス雰
囲気でプラズマ窒化処理を行った場合におけるCoSi
2膜の表面付近をXPS分析した結果得られた各元素の
組成比をそれぞれ示す図である。
FIG. 12 shows CoSi when plasma nitriding is not performed, plasma nitriding is performed in an N 2 gas atmosphere, and plasma nitriding is performed in an NH 3 gas atmosphere.
It is a figure which shows the composition ratio of each element respectively obtained as a result of XPS analysis of the surface vicinity of 2 films.

【図13】プラズマ窒化処理を行わない場合、N2 ガス
雰囲気でプラズマ窒化処理を行った場合、NH3 ガス雰
囲気でプラズマ窒化処理を行った場合におけるAlCu
/CoSi2 構造のシート抵抗の温度依存性を示す図で
ある。
FIG. 13 shows AlCu when plasma nitriding is not performed, plasma nitriding is performed in an N 2 gas atmosphere, and plasma nitriding is performed in an NH 3 gas atmosphere.
It is a figure which shows the temperature dependence of the sheet resistance of / CoSi2 structure.

【図14】NH3 ガス雰囲気でプラズマ窒化処理を行っ
た場合におけるAlCu/CoSi2 構造の境界付近に
おけるTEM写真図である。
FIG. 14 is a TEM photograph near the boundary of an AlCu / CoSi2 structure when plasma nitriding is performed in an NH3 gas atmosphere.

【図15】従来の半導体装置の製造工程を示す断面図で
ある。
FIG. 15 is a cross-sectional view showing the manufacturing process of the conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 フィールド酸化膜 3 ゲート酸化膜 4 ソース・ドレイン領域 5 ゲート電極 6 チタンシリサイド膜 7 絶縁膜 8 接続孔 9 サイドウォール 10 陽極 11 陰極 12 ブロッキングコンデンサー 13 高周波電源 14 バリア化合物層 15 Al−Ti化合物層 16 アルミニウム合金膜 17 タングステン膜 18 直流電源 Plz 窒素プラズマ 22 第1のアルミニウム膜 23 第2のアルミニウム膜 24 コバルトシリサイド膜 25 上部電極 26 下部電極 27 ハイパスフィルター 28 ローパスフィルター 29 高周波電源 30 高周波電源 1 Silicon Substrate 2 Field Oxide Film 3 Gate Oxide Film 4 Source / Drain Region 5 Gate Electrode 6 Titanium Silicide Film 7 Insulating Film 8 Connection Hole 9 Sidewall 10 Anode 11 Cathode 12 Blocking Capacitor 13 High Frequency Power Supply 14 Barrier Compound Layer 15 Al-Ti Compound layer 16 Aluminum alloy film 17 Tungsten film 18 DC power supply Plz Nitrogen plasma 22 First aluminum film 23 Second aluminum film 24 Cobalt silicide film 25 Upper electrode 26 Lower electrode 27 High pass filter 28 Low pass filter 29 High frequency power supply 30 High frequency power supply

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/336 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical display location H01L 21/336

Claims (23)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板と、 上記半導体基板の一部に形成され第1の金属がシリサイ
ド化されてなる金属シリサイド膜と、 上記金属シリサイド膜の上に形成された第2の金属から
なる金属膜と、 上記金属シリサイド膜の表面付近の領域に形成され、窒
素−酸素−第1の金属−シリコン間化合物からなるバリ
ア化合物層とを備えていることを特徴とする半導体装
置。
1. A semiconductor substrate, a metal silicide film formed on a part of the semiconductor substrate by siliciding a first metal, and a metal composed of a second metal formed on the metal silicide film. A semiconductor device comprising: a film; and a barrier compound layer formed in a region near the surface of the metal silicide film and formed of a nitrogen-oxygen-first metal-silicon compound.
【請求項2】 請求項1記載の半導体装置において、 上記金属シリサイド膜全体の表面付近の領域に上記バリ
ア化合物層が形成されていることを特徴とする半導体装
置。
2. The semiconductor device according to claim 1, wherein the barrier compound layer is formed in a region near the surface of the entire metal silicide film.
【請求項3】 請求項1又は2記載の半導体装置におい
て、 上記バリア化合物層の厚みは、上記第2の金属の上記バ
リア化合物層への拡散を阻止するのに十分な厚み以上で
上記金属シリサイド膜の厚みの30%以下であることを
特徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein the barrier compound layer has a thickness of at least a thickness sufficient to prevent diffusion of the second metal into the barrier compound layer. A semiconductor device having a film thickness of 30% or less.
【請求項4】 請求項1又は2記載の半導体装置におい
て、 上記バリア化合物層の厚みは、2〜20nmの範囲であ
ることを特徴とする半導体装置。
4. The semiconductor device according to claim 1, wherein the barrier compound layer has a thickness in the range of 2 to 20 nm.
【請求項5】 請求項1,2又は3記載の半導体装置に
おいて、 上記バリア化合物層内における上記窒素の濃度が最大と
なる位置は、上記酸素の濃度が最大となる位置よりも奥
方であることを特徴とする半導体装置。
5. The semiconductor device according to claim 1, wherein the position where the concentration of nitrogen is maximum in the barrier compound layer is deeper than the position where the concentration of oxygen is maximum. A semiconductor device characterized by:
【請求項6】 請求項1記載の半導体装置において、 上記金属シリサイド膜の上に形成された絶縁膜と、 上記絶縁膜の一部に形成され上記金属シリサイド膜に到
達する接続孔とをさらに備え、 上記金属膜は、上記接続孔内に堆積された第2の金属か
らなる埋込層であることを特徴とする半導体装置。
6. The semiconductor device according to claim 1, further comprising an insulating film formed on the metal silicide film, and a connection hole formed in a part of the insulating film and reaching the metal silicide film. The semiconductor device, wherein the metal film is a buried layer made of the second metal deposited in the connection hole.
【請求項7】 請求項1記載の半導体装置において、 上記金属シリサイド膜の上に形成された絶縁膜と、 上記絶縁膜の一部に形成され上記金属シリサイド膜に到
達する接続孔と、 上記接続孔内に堆積された第3の金属からなる埋込層と
をさらに備えていることを特徴とする半導体装置。
7. The semiconductor device according to claim 1, wherein an insulating film formed on the metal silicide film, a connection hole formed in a part of the insulating film and reaching the metal silicide film, and the connection. A semiconductor device further comprising a buried layer made of a third metal deposited in the hole.
【請求項8】 請求項1,2,3,4,5,6又は7記
載の半導体装置において、 上記第1の金属は、チタン,コバルト,ニッケル,タン
タル,タングステン,ニオブ,パラジウム,白金及びモ
リブデンのうちいずれか1つであることを特徴とする半
導体装置。
8. The semiconductor device according to claim 1, 2, 3, 4, 5, 6 or 7, wherein the first metal is titanium, cobalt, nickel, tantalum, tungsten, niobium, palladium, platinum and molybdenum. A semiconductor device characterized by being any one of the above.
【請求項9】 請求項1,2,3,4,5,6又は7記
載の半導体装置において、 上記第2の金属は、アルミニウムを含む金属,銅を含む
金属及びタングステンを含む金属のうちいずれか1つで
あることを特徴とする半導体装置。
9. The semiconductor device according to claim 1, 2, 3, 4, 5, 6 or 7, wherein the second metal is any of a metal containing aluminum, a metal containing copper and a metal containing tungsten. A semiconductor device characterized by being one.
【請求項10】 半導体基板上に、第1の金属とシリコ
ンとの化合物からなる金属シリサイド膜を形成する第1
の工程と、 中性ないし酸化雰囲気下で、上記金属シリサイド膜の表
面に窒素を含むイオンを照射して、上記金属シリサイド
膜の表面付近の領域に窒素−酸素−第1の金属−シリコ
ン間化合物からなるバリア化合物層を形成する第2の工
程と、 上記金属シリサイド膜の上記バリア化合物層の上に第2
の金属を堆積して金属膜を形成する第3の工程とを備え
ていることを特徴とする半導体装置の製造方法。
10. A first metal silicide film made of a compound of a first metal and silicon is formed on a semiconductor substrate.
And in a neutral or oxidizing atmosphere, the surface of the metal silicide film is irradiated with ions containing nitrogen, and a region near the surface of the metal silicide film is exposed to the nitrogen-oxygen-first metal-silicon compound. A second step of forming a barrier compound layer made of, and a second step on the barrier compound layer of the metal silicide film.
And a third step of depositing the metal to form a metal film.
【請求項11】 請求項10記載の半導体装置の製造方
法において、 上記第1の工程の後かつ上記第2の工程の前に、上記金
属シリサイド膜の上に絶縁膜を形成する工程と、上記絶
縁膜の一部を選択的に除去して上記金属シリサイド膜に
到達する接続孔を形成する工程とをさらに備え、 上記第2の工程では、上記金属シリサイド膜の表面付近
の領域のうち上記接続孔の底部に露出した領域に上記バ
リア化合物層を形成し、 上記第3の工程では、上記接続孔内を上記第2の金属で
埋め込むことを特徴とする半導体装置の製造方法。
11. The method of manufacturing a semiconductor device according to claim 10, wherein an insulating film is formed on the metal silicide film after the first step and before the second step, And a step of selectively removing a part of the insulating film to form a connection hole reaching the metal silicide film. In the second step, the connection in the region near the surface of the metal silicide film is formed. A method of manufacturing a semiconductor device, comprising forming the barrier compound layer in a region exposed at the bottom of a hole, and filling the inside of the connection hole with the second metal in the third step.
【請求項12】 請求項10記載の半導体装置の製造方
法において、 上記第2の工程の後に、上記金属シリサイド膜の上記バ
リア化合物層の上に絶縁膜を形成する工程と、上記絶縁
膜の一部を選択的に除去して上記バリア化合物層に到達
する接続孔を形成する工程とをさらに備え、 上記第3の工程では、上記接続孔内に上記第2の金属を
堆積することを特徴とする半導体装置の製造方法。
12. The method of manufacturing a semiconductor device according to claim 10, wherein after the second step, a step of forming an insulating film on the barrier compound layer of the metal silicide film; A step of selectively removing a portion to form a connection hole reaching the barrier compound layer, and in the third step, the second metal is deposited in the connection hole. Of manufacturing a semiconductor device.
【請求項13】 請求項12記載の半導体装置の製造方
法において、 上記第3の工程の後に、 上記金属シリサイド膜の上記バリア化合物層の上に絶縁
膜を形成する工程と、 上記絶縁膜の一部を選択的に除去して上記バリア化合物
層に到達する接続孔を形成する工程と、 上記接続孔内に第3の金属を堆積して埋込層を形成する
工程とをさらに備えていることを特徴とする半導体装置
の製造方法。
13. The method of manufacturing a semiconductor device according to claim 12, wherein after the third step, a step of forming an insulating film on the barrier compound layer of the metal silicide film; And a step of selectively removing a portion to form a connection hole reaching the barrier compound layer, and a step of depositing a third metal in the connection hole to form a buried layer. A method for manufacturing a semiconductor device, comprising:
【請求項14】 請求項10,11,12又は13記載
の半導体装置の製造方法において、 上記第2の工程では、チャンバ内に陰極である下部電極
と陽極である上部電極とを配置したプラズマ発生装置を
用い、上記チャンバ内において、上記半導体基板を上記
下部電極上に載置した状態で上記金属シリサイド膜を窒
素を含むガスのプラズマにさらすことにより上記バリア
化合物層を形成することを特徴とする半導体装置の製造
方法。
14. The method of manufacturing a semiconductor device according to claim 10, 11, 12 or 13, wherein in the second step, plasma is generated by arranging a lower electrode as a cathode and an upper electrode as an anode in a chamber. The barrier compound layer is formed by exposing the metal silicide film to plasma of a gas containing nitrogen in a state where the semiconductor substrate is placed on the lower electrode in the chamber using an apparatus. Manufacturing method of semiconductor device.
【請求項15】 請求項10,11,12又は13記載
の半導体装置の製造方法において、 上記第2の工程では、上記金属シリサイド膜の表面を窒
素を含むガスにさらしながら紫外線及び電離放射線のう
ちいずれか一方を照射することにより、上記バリア化合
物層を形成することを特徴とする半導体装置の製造方
法。
15. The method of manufacturing a semiconductor device according to claim 10, 11, 12 or 13, wherein in the second step, the surface of the metal silicide film is exposed to a gas containing nitrogen to remove ultraviolet rays and ionizing radiation. A method for manufacturing a semiconductor device, characterized in that the barrier compound layer is formed by irradiating either one of them.
【請求項16】 請求項10,11,12又は13記載
の半導体装置の製造方法において、 上記第2の工程では、上記金属シリサイド膜の表面を窒
素を含むイオンビームにさらすことにより、上記バリア
化合物層を形成することを特徴とする半導体装置の製造
方法。
16. The method of manufacturing a semiconductor device according to claim 10, 11, 12 or 13, wherein in the second step, the surface of the metal silicide film is exposed to an ion beam containing nitrogen to thereby form the barrier compound. A method of manufacturing a semiconductor device, which comprises forming a layer.
【請求項17】 請求項10,11,12,13,1
4,15又は16記載の半導体装置の製造方法におい
て、 上記第2の工程を、550℃以下で行なうことを特徴と
する半導体装置の製造方法。
17. The method of claim 10, 11, 12, 13, 1.
4. The method for manufacturing a semiconductor device according to 4, 15, or 16, wherein the second step is performed at 550 ° C. or lower.
【請求項18】 請求項10,11,12,13,1
4,15又は16記載の半導体装置の製造方法におい
て、 上記第2の工程では、上記窒素を含むガスとしてN2 ガ
スを用いることを特徴とする半導体装置の製造方法。
18. The method according to claim 10, 11, 12, 13, 1.
4. The method for manufacturing a semiconductor device according to 4, 15, or 16, wherein in the second step, N2 gas is used as the gas containing nitrogen.
【請求項19】 請求項10,11,12,13,1
4,15,16,17又は18記載の半導体装置の製造
方法において、 上記第2の工程の前に、水素を含むガスを流すことによ
り、上記金属シリサイド膜上の自然酸化膜を除去する工
程をさらに備え、 上記第2の工程では、酸素を含むガスを添加することを
特徴とする半導体装置の製造方法。
19. The method according to claim 10, 11, 12, 13, 1.
4, 15, 16, 17 or 18, a step of removing a natural oxide film on the metal silicide film by flowing a gas containing hydrogen before the second step. The semiconductor device manufacturing method further comprises the step of adding a gas containing oxygen in the second step.
【請求項20】 請求項10,11,12,13,1
4,15又は16記載の半導体装置の製造方法におい
て、 上記第2の工程では、窒素を含むイオンを3keV以下
のイオンエネルギーで上記金属シリサイド膜内に導入す
ることを特徴とする半導体装置の製造方法。
20. Claims 10, 11, 12, 13, 1
4. The method for manufacturing a semiconductor device according to 4, 15, or 16, wherein in the second step, ions containing nitrogen are introduced into the metal silicide film with an ion energy of 3 keV or less. .
【請求項21】 請求項10,11,12,13,1
4,15,16,17,18,19又は20記載の半導
体装置の製造方法において、 上記第1の工程では、金属シリサイド膜として、チタ
ン,コバルト,ニッケル,タンタル,タングステン,パ
ラジウム,白金及びモリブデンのうちいずれか1つのシ
リサイド膜を形成することを特徴とする半導体装置の製
造方法。
21. Claims 11, 11, 12, 13, 1
4, 15, 16, 17, 18, 19 or 20, wherein in the first step, titanium, cobalt, nickel, tantalum, tungsten, palladium, platinum and molybdenum are used as the metal silicide film. A method of manufacturing a semiconductor device, comprising forming one of the silicide films.
【請求項22】 請求項10,11,12,13,1
4,15,16,17,18,19又は20記載の半導
体装置の製造方法において、 上記第3の工程では、CVD法を用いてアルミニウムを
含む金属,銅を含む金属及びタングステンを含む金属の
うちいずれか1つを堆積することを特徴とする半導体装
置の製造方法。
22. Claims 10, 11, 12, 13, 1
4, 15, 16, 17, 18, 19 or 20, wherein in the third step, a metal containing aluminum, a metal containing copper and a metal containing tungsten are used by a CVD method. A method for manufacturing a semiconductor device, characterized in that any one of them is deposited.
【請求項23】 請求項10,11,12,13,1
4,15,16,17,18,19又は20記載の半導
体装置の製造方法において、 上記第3の工程では、チタン及びアルミニウム合金を連
続的にスパッタすることにより、上記金属膜をAl−T
i化合物層及びアルミニウム合金膜により構成すること
を特徴とする半導体装置の製造方法。
23. Claims 10, 11, 12, 13, 1
4, 15, 16, 17, 18, 19 or 20, wherein in the third step, the metal film is formed of Al-T by continuously sputtering titanium and an aluminum alloy.
A method for manufacturing a semiconductor device, which comprises an i compound layer and an aluminum alloy film.
JP4705397A 1996-02-22 1997-02-14 Semiconductor device and its manufacture Pending JPH09289178A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4705397A JPH09289178A (en) 1996-02-22 1997-02-14 Semiconductor device and its manufacture

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-34512 1996-02-22
JP3451296 1996-02-22
JP4705397A JPH09289178A (en) 1996-02-22 1997-02-14 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH09289178A true JPH09289178A (en) 1997-11-04

Family

ID=26373330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4705397A Pending JPH09289178A (en) 1996-02-22 1997-02-14 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH09289178A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518176B2 (en) * 1998-06-05 2003-02-11 Ted Guo Method of selective formation of a barrier layer for a contact level via
JP2008078434A (en) * 2006-09-22 2008-04-03 Toyota Motor Corp Semiconductor device and manufacturing method thereof
US8227308B2 (en) 2008-12-26 2012-07-24 Samsung Electronics Co., Ltd. Method of fabricating semiconductor integrated circuit device
JP2013077828A (en) * 2012-12-05 2013-04-25 Renesas Electronics Corp Method for manufacturing semiconductor device
US10833199B2 (en) 2016-11-18 2020-11-10 Acorn Semi, Llc Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height
US10872964B2 (en) 2016-06-17 2020-12-22 Acorn Semi, Llc MIS contact structure with metal oxide conductor
US10879366B2 (en) 2011-11-23 2020-12-29 Acorn Semi, Llc Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US10937880B2 (en) 2002-08-12 2021-03-02 Acorn Semi, Llc Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US11043571B2 (en) 2002-08-12 2021-06-22 Acorn Semi, Llc Insulated gate field effect transistor having passivated schottky barriers to the channel

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518176B2 (en) * 1998-06-05 2003-02-11 Ted Guo Method of selective formation of a barrier layer for a contact level via
US11355613B2 (en) 2002-08-12 2022-06-07 Acorn Semi, Llc Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US10937880B2 (en) 2002-08-12 2021-03-02 Acorn Semi, Llc Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US11056569B2 (en) 2002-08-12 2021-07-06 Acorn Semi, Llc Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US11043571B2 (en) 2002-08-12 2021-06-22 Acorn Semi, Llc Insulated gate field effect transistor having passivated schottky barriers to the channel
US11018237B2 (en) 2002-08-12 2021-05-25 Acorn Semi, Llc Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US10950707B2 (en) 2002-08-12 2021-03-16 Acorn Semi, Llc Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
JP2008078434A (en) * 2006-09-22 2008-04-03 Toyota Motor Corp Semiconductor device and manufacturing method thereof
US8227308B2 (en) 2008-12-26 2012-07-24 Samsung Electronics Co., Ltd. Method of fabricating semiconductor integrated circuit device
US10879366B2 (en) 2011-11-23 2020-12-29 Acorn Semi, Llc Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US11610974B2 (en) 2011-11-23 2023-03-21 Acorn Semi, Llc Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US11804533B2 (en) 2011-11-23 2023-10-31 Acorn Semi, Llc Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
JP2013077828A (en) * 2012-12-05 2013-04-25 Renesas Electronics Corp Method for manufacturing semiconductor device
US10872964B2 (en) 2016-06-17 2020-12-22 Acorn Semi, Llc MIS contact structure with metal oxide conductor
US11843040B2 (en) 2016-06-17 2023-12-12 Acorn Semi, Llc MIS contact structure with metal oxide conductor
US10833199B2 (en) 2016-11-18 2020-11-10 Acorn Semi, Llc Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height
US11462643B2 (en) 2016-11-18 2022-10-04 Acorn Semi, Llc Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height

Similar Documents

Publication Publication Date Title
US6008124A (en) Semiconductor device having improved lamination-structure reliability for buried layers, silicide films and metal films, and a method for forming the same
US9214543B2 (en) Integration of bottom-up metal film deposition
US7452810B2 (en) Method of forming a barrier layer of a semiconductor device
US7042033B2 (en) ULSI MOS with high dielectric constant gate insulator
JP3528665B2 (en) Method for manufacturing semiconductor device
KR100530401B1 (en) Semiconductor device having a low-resistance gate electrode
US20010046742A1 (en) Barrier in gate stack for improved gate dielectric integrity
US5780908A (en) Semiconductor apparatus with tungstein nitride
JP4112026B2 (en) Method for forming titanium nitride and titanium silicide on a semiconductor wafer
JPH09148268A (en) Method for manufacturing semiconductor device
JP4146859B2 (en) Manufacturing method of semiconductor device
JPH11204523A (en) Manufacture of semiconductor device
JP2975934B2 (en) Semiconductor device manufacturing method and semiconductor device
JP3277855B2 (en) Method for forming wiring of semiconductor device
JPH09289178A (en) Semiconductor device and its manufacture
JPH10313054A (en) Interconnect structure for integrated circuit
JP5510657B2 (en) Contact plug formation method
JPH0661177A (en) Semiconductor integrated circuit device and manufacture thereof
US6797619B2 (en) Method of forming metal wire of semiconductor device
US20220181203A1 (en) Electron migration control in interconnect structures
US20090200672A1 (en) Method for manufacturing semiconductor device
JPH11251294A (en) Manufacturing semiconductor device
US6486555B2 (en) Semiconductor device having a contact structure using aluminum
JP3420743B2 (en) Semiconductor device and manufacturing method thereof
US6855630B1 (en) Method for making contact with a doping region of a semiconductor component

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030107