JPH09139404A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH09139404A
JPH09139404A JP7298362A JP29836295A JPH09139404A JP H09139404 A JPH09139404 A JP H09139404A JP 7298362 A JP7298362 A JP 7298362A JP 29836295 A JP29836295 A JP 29836295A JP H09139404 A JPH09139404 A JP H09139404A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
semiconductor chip
connection pad
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7298362A
Other languages
English (en)
Inventor
Toshitsune Iijima
利恒 飯島
Hideo Aoki
秀夫 青木
Hiroshi Shimoe
宏 下江
Mitsuru Oida
充 大井田
Taneko Iiyama
種子 飯山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7298362A priority Critical patent/JPH09139404A/ja
Publication of JPH09139404A publication Critical patent/JPH09139404A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】本発明は、配線基板上に半導体チップをフリッ
プチップ接続してなるチップサイズパッケージにおい
て、接続不良や半導体チップへのダメージを防止でき、
接続の信頼性を格段に向上できるようにすることを最も
主要な特徴とする。 【解決手段】たとえば、半導体チップ１２を配線基板１
１上にフリップチップ接続する際に、配線基板１１上の
端子パッド１１ａに、半導体チップ１２上の接続パッド
１２ａを、端子パッド１１ａとの接合面が接続パッド１
２ａとの接合面よりも小さく形成されてなるバンプ電極
１３を介して接続する。こうして、バンプ電極１３の塑
性変形により、配線基板１１の反りを充分に吸収できる
ようにすることで、反りによる応力を緩和し、半導体チ
ップへのダメージを防止するとともに、より良好なフリ
ップチップ接続を可能とする構成となっている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、たとえば基板と
半導体チップとをフリップチップ接続してなるフェイス
ダウン型の半導体装置およびその製造方法に関するもの
で、特に、半導体チップとほぼ同等のサイズを有するチ
ップサイズパッケージ（チップスケールパッケージとも
いう）などに用いられるものである。
【０００２】
【従来の技術】従来、フリップチップ接続を用いてなる
フェイスダウン型の半導体装置として、薄形化・コンパ
クト化に適した半導体パッケージが提案されている（た
とえば、特願平６−５０７５７号）。
【０００３】図５は、薄形化・コンパクト化に適した半
導体パッケージの概略構成を示すものである。なお、同
図（ａ）はパッケージの断面図であり、同図（ｂ）は図
（ａ）の要部を拡大して示す図である。
【０００４】このパッケージは、セラミック系または樹
脂系基板１の一主面に設けられた配線パッド１ａに、半
導体チップ２の外部接続用パッド部２ａがバンプ電極３
を介して接続され、さらに、基板１と半導体チップ２と
の間に樹脂層４が充填されてなる構成とされている。
【０００５】基板１は、その一主面上に上記配線パッド
１ａを含む配線パターンが設けられるとともに、他主面
側にスルーホール５を介して平面型の外部接続用端子６
が引き出された構成となっている。
【０００６】半導体チップ２は、その素子形成面上に、
上記外部接続用パッド部２ａが配設されている。バンプ
電極３は、たとえば、上記半導体チップ２の外部接続用
パッド部２ａ上に、ボールボンディング法あるいは電気
メッキ法によって金を用いて形成されている。
【０００７】樹脂層４は、基板１と半導体チップ２との
間における樹脂の毛細管現象を利用して、基板１と半導
体チップ２との隙間に樹脂を流し込み、それを熱硬化さ
せることによって形成される。
【０００８】さて、このような構造のパッケージは、た
とえば、上記基板１の一主面に設けられた配線パッド１
ａと上記半導体チップ２の外部接続用パッド部２ａ上に
形成されたバンプ電極３とを位置合わせし、上記半導体
チップ２を加熱しつつ加圧して、上記配線パッド１ａと
バンプ電極３との間を固相拡散により電気的に接続する
ようにしている。
【０００９】そして、基板１と半導体チップ２との隙間
に樹脂を流し込み、それを熱硬化させることによって、
基板１と半導体チップ２との間に樹脂層４を形成する。
この種のパッケージによれば、基板１の大きさを半導体
チップ２とほぼ同等のサイズとし、かつ、プリント回路
基板（図示していない）上への実装を外部接続用端子６
を用いた表面実装型とすることで、極めてコンパクトに
形成できる。
【００１０】また、基板１と半導体チップ２との隙間は
たかだか１００μｍ程度であるため、基板１を薄くする
ことで、容易に薄形化が可能となっている。しかしなが
ら、上記したパッケージにおいては、半導体チップ２を
加熱しつつ加圧して、基板１上の配線パッド１ａと半導
体チップ２の外部接続用パッド部２ａ上のバンプ電極３
とを接続するようになっており、基板１に反りがある場
合、それをバンプ電極３のみによって吸収しなければな
らない。このため、基板１の反りが大きい場合には、接
続不良を招くという問題があった。
【００１１】また、半導体チップ２を加圧する際に、基
板１の反りによって各バンプ電極３に加わる荷重が異な
るため、一部のバンプ電極３に過大な荷重がかかるよう
な場合には、半導体チップ２にダメージをおよぼす危険
性がある。
【００１２】特に、電気メッキ法により形成されるバン
プ電極３の場合、一般に、ポジ型レジストを使用して、
断面形状が略逆台形となるように、つまり、バンプ電極
３の下側（外部接続用パッド部２ａとの接合面側）が小
さく、上側（配線パッド１ａとの接合面側）が大きくな
るように形成される（同図（ｂ）参照）。このため、ボ
ンディング時のバンプ電極３の塑性変形が配線パッド１
ａとの接合面で小さく、外部接続用パッド部２ａとの接
合面で大きくなり、これが、接続不良や半導体チップの
ダメージを引き起こす一因となっている。
【００１３】この対策として、バンプ電極３の高さを大
きくするなどの方法が施されているが、バンプ電極３を
高くすると、その分、高さのばらつきも大きくなるた
め、さほどの効果は期待できない。
【００１４】
【発明が解決しようとする課題】上記したように、従来
においては、半導体チップを加熱しつつ加圧して、基板
上の配線パッドと半導体チップの外部接続用パッド部上
のバンプ電極とを接続する際、基板の反りをバンプ電極
のみによって吸収しなければならないため、基板の反り
が大きい場合には接続不良を招くという問題があった。
【００１５】また、基板の反りによって、半導体チップ
を加圧する際の各バンプ電極に加わる荷重が異なるた
め、一部のバンプ電極に過大な荷重がかかるような場合
には、半導体チップにダメージをおよぼす危険性があっ
た。
【００１６】そこで、この発明は、接続不良や半導体チ
ップへのダメージを防止でき、接続の信頼性を格段に向
上することが可能な半導体装置およびその製造方法を提
供することを目的としている。
【００１７】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、端子パッドを
有する基板と、接続パッドが設けられた半導体チップ
と、この半導体チップの接続パッド上に設けられ、前記
基板上の端子パッドとの接合面が前記接続パッドとの接
合面よりも小さく形成されてなる突起電極とを具備し、
前記突起電極を介して、前記基板上の端子パッドおよび
前記半導体チップ上の接続パッドの相互を接続してなる
構成とされている。
【００１８】また、この発明の半導体装置の製造方法に
あっては、基板上に形成された端子パッドとの接合面
が、半導体チップ上に形成された接続パッドとの接合面
よりも小さくなるような接合面を有する突起電極を形成
し、前記基板上の端子パッドおよび前記半導体チップ上
の接続パッドを、前記突起電極により接続するようにな
っている。
【００１９】この発明の半導体装置およびその製造方法
によれば、突起電極の、基板上の端子パッドとの接合面
での塑性変形が、半導体チップの接続パッドとの接合面
でのそれよりも充分に大きくなるようにしている。これ
により、電気メッキ法により形成される突起電極の場合
においても、より良好なフリップチップ接続を実現する
ことが可能となるものである。
【００２０】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、本発明の実施の
第１の形態にかかる、フリップチップ接続を用いてなる
フェイスダウン型の半導体パッケージ（チップサイズパ
ッケージ）の概略構成を示すものである。なお、同図
（ａ）はパッケージの斜視図、同図（ｂ）は同じく断面
図である。
【００２１】このパッケージは、たとえば、配線基板１
１の一主面に設けられた端子パッド１１ａに、半導体チ
ップ１２の外部接続用パッド部（接続パッド）１２ａ
が、上記端子パッド１１ａとの接合面が上記接続パッド
１２ａとの接合面よりも小さく形成されてなるバンプ電
極（突起電極）１３を介して接続されてなるとともに、
上記配線基板１１と上記半導体チップ１２との間に樹脂
層１４が形成されてなる構成とされている。
【００２２】上記配線基板１１は、アルミナや窒化アル
ミなどにより、上記半導体チップ１２のサイズとほぼ同
じ大きさを有して形成されている。この配線基板１１の
一主面上には、上記端子パッド１１ａを含む配線パター
ン（図示していない）が設けられている。また、上記配
線基板１１の他の主面側には、スルーホール配線１５を
介して導出される平面型の外部接続用端子１６が露出さ
れている。この外部接続用端子１６は、上記配線基板１
１の他の主面に対して、たとえば、格子状に配列されて
いる。
【００２３】上記半導体チップ１２は、その素子形成面
にのみ、上記接続パッド１２ａが設けられている。そし
て、接続パッド１２ａ上にそれぞれ上記バンプ電極１３
が形成されている。
【００２４】上記バンプ電極１３は、たとえば、寸法の
大きな第１のメッキ電極１３ａと、この第１のメッキ電
極１３ａ上に積層された、上記第１のメッキ電極１３ａ
よりも寸法の小さな第２のメッキ電極１３ｂとから構成
されている。
【００２５】たとえば、１５０×１５０μｍの接続パッ
ド１２ａに対して、上記第１のメッキ電極１３ａは、最
大径が１５０μｍ、高さが４５μｍ程度とされ、上記第
２のメッキ電極１３ｂは、最大径が１００μｍ、高さが
３５μｍ程度とされている。
【００２６】上記第１のメッキ電極１３ａおよび上記第
２のメッキ電極１３ｂは、たとえば、Ａｕ、Ｐｔ、また
は、Ａｇなどの、同種の金属材料を用いてそれぞれ形成
されている。
【００２７】なお、上記第１のメッキ電極１３ａおよび
上記第２のメッキ電極１３ｂからなる、上記バンプ電極
１３の形成方法については後述する。上記樹脂層１４
は、上記配線基板１１と上記半導体チップ１２との間の
隙間（この場合、上記バンプ電極１３の高さとほぼ一致
する）に、毛細管現象を利用して流し込まれてほぼ均一
に充填された樹脂を、熱などにより硬化させることで形
成される。
【００２８】樹脂としては、たとえば、樹脂層１４を形
成した状態で、上記配線基板１１および上記半導体チッ
プ１２の材質の違い（ヤング率や熱膨脹率など）から生
じる内部応力により、上記配線基板１１上の端子パッド
１１ａと上記バンプ電極１３との接合部が劣化されるの
を緩和できる性質をもち、かつ、上記配線基板１１と上
記半導体チップ１２との間への充填時に、その隙間内へ
入り込める径のフィラ（シリカ）を含む、熱硬化性エポ
キシ樹脂を用いるのが望ましい。
【００２９】次に、上記したバンプ電極１３の形成方法
について説明する。図２は、上記構成における、バンプ
電極１３の形成プロセスを概略的に示すものである。
【００３０】まず、同図（ａ）に示すように、上記半導
体チップ１２の素子形成面上に、一層目のポジ型レジス
ト膜２１を形成する。そして、同図（ｂ）に示すよう
に、そのレジスト膜２１の、上記接続パッド１２ａに対
応する位置に、フォトリソグラフィー工程により、上部
よりも下部（上記接続パッド１２ａとの接合面側）の方
が狭い逆テーパー形状の開口部２１ａを形成する。
【００３１】この場合、上記開口部２１ａは、上記第１
のメッキ電極１３ａの最大径が１５０μｍ、高さが４５
μｍ程度となるように形成される。続いて、同図（ｃ）
に示すように、電気メッキ法により、上記開口部２１ａ
内を金属材料によってすべて埋め込んで第１のメッキ電
極１３ａを形成する。
【００３２】この後、同図（ｄ）に示すように、上記第
１のメッキ電極１３ａ上を含む、上記レジスト膜２１上
に、さらに、二層目のポジ型レジスト膜２２を形成す
る。そして、そのレジスト膜２２の、上記第１のメッキ
電極１３ａに対応する位置に、フォトリソグラフィー工
程により、逆テーパー形状の開口部２２ａを形成する。
【００３３】続いて、同図（ｅ）に示すように、電気メ
ッキ法により、上記開口部２２ａ内に金属材料を堆積さ
せて、上記第１のメッキ電極１３ａ上に第２のメッキ電
極１３ｂを形成する。
【００３４】この場合、上記開口部２２ａは、たとえ
ば、上記開口部２１ａとほぼ同じサイズ、つまり、第２
のメッキ電極１３ａが、最大径が１５０μｍ、高さが４
５μｍ程度となるように形成される。しかし、その開口
部２２ａ内の途中まで金属材料を積み上げることによ
り、上記第２のメッキ電極１３ｂは、最大径が１００μ
ｍ、高さが３５μｍ程度となるように形成される。
【００３５】しかる後、同図（ｆ）に示すように、上記
半導体チップ１２の素子形成面上にそれぞれ形成され
た、一層目および二層目のポジ型レジスト膜２１，２２
を剥離することで、上記した、上記端子パッド１１ａと
の接合面（第２のメッキ電極１３ｂの上部）が上記接続
パッド１２ａとの接合面（第１のメッキ電極１３ａの下
部）よりも小さく形成されてなるバンプ電極１３が形成
される。
【００３６】次に、上記した構成における、半導体パッ
ケージの製造プロセスについて説明する。まず、一主面
上に端子パッド１１ａを含む配線パターンが設けられ、
かつ、他の主面側にスルーホール配線１５を介して平面
型の外部接続用端子１６が格子状に配列されている配線
基板１１を用意する。
【００３７】また、素子形成面の接続パッド１２ａ上
に、電気メッキ法により、上記端子パッド１１ａとの接
合面が上記接続パッド１２ａとの接合面よりも小さく形
成されてなるバンプ電極１３が形成された半導体チップ
１２を用意する。
【００３８】そして、フリップチップ用のボンディング
装置のツールを用いて上記半導体チップ１２を真空吸着
させ、また、ボンディング装置のステージ上に配線基板
１１をセットする。
【００３９】その状態で、上記バンプ電極１３が配線基
板１１上の端子パッド１１ａに対応するように位置合わ
せした後、半導体チップ１２に圧力と熱とを加えること
により、端子パッド１１ａおよびバンプ電極１３の相互
を接続する。
【００４０】この場合、バンプ電極１３は、上記端子パ
ッド１１ａとの接合面での塑性変形が充分に大きいた
め、配線基板１１に大きな反りがあったとしても、半導
体チップ１２にダメージを与えることなく、端子パッド
１１ａと確実に接続される。
【００４１】この後、配線基板１１上に半導体チップ１
２がフェイスダウンによりフリップチップ接続された状
態において、配線基板１１と半導体チップ１２との間に
ディスペンス法などにより樹脂を流し込む。そして、６
０〜８０℃程度に加熱して樹脂の粘度を低下させ、毛細
管現象により配線基板１１と半導体チップ１２との隙間
に樹脂を充填させる。
【００４２】また、充填された樹脂をステップキュアす
る、たとえば、１００℃で４時間ほど加熱した後、さら
に、１５０℃で２時間ほど加熱することによって、ボイ
ドが生じないように硬化させて樹脂層１４を形成する。
【００４３】これにより、図１に示した、半導体チップ
１２とほぼ同等のサイズを有するチップサイズパッケー
ジが完成される。上記したように、ボンディング時のバ
ンプ電極の、配線基板上の端子パッドとの接合面での塑
性変形が、半導体チップ上の接続パッドとの接合面での
それよりも充分に大きくなるようにしている。
【００４４】すなわち、配線基板上の端子パッドと半導
体チップ上の接続パッドとを、端子パッドとの接合面が
接続パッドとの接合面よりも小さく形成されてなるバン
プ電極を介して接続するようにしている。これにより、
ボンディング時にバンプ電極に充分な塑性変形を与える
ことが可能となるため、配線基板の反りが大きい場合に
も、その反りを充分に吸収できるようになる。したがっ
て、接続不良を生じることなしに相互をより確実に接続
することが可能となるとともに、部分的に過大な荷重が
かかったとしても、半導体チップにかかる応力を軽減で
き、半導体チップへのダメージを減少できるようになる
ものである。
【００４５】特に、電気メッキ法により形成されるバン
プ電極の場合においても、より良好なフリップチップ接
続を実現でき、信頼性の向上が図れるものである。しか
も、バンプ電極を、第１のメッキ電極と第２のメッキ電
極とからなる積層構造としている。このため、バンプ電
極の高さを大きくする場合においても、一層構造により
実現するよりは、バンプ電極の高さのばらつきを小さく
抑えることができる。
【００４６】なお、上記した本発明の実施の第１の形態
（本例）においては、第１および第２のメッキ電極にそ
れぞれ同種の金属材料を用いてバンプ電極を形成するよ
うにした場合について説明したが、これに限らず、たと
えば、第２のメッキ電極をＡｕによって形成する場合に
は、Ｐｔ、Ｎｉ、または、Ｃｕなどを加えたＡｕ合金を
用いて第１のメッキ電極を形成し、たとえば、第２のメ
ッキ電極をＰｔによって形成する場合には、Ｃｕ、Ａ
ｕ、Ｎｉ、または、Ｐｄなどを加えたＰｔ合金を用いて
第１のメッキ電極を形成し、たとえば、第２のメッキ電
極をＡｇによって形成する場合には、Ｃｕ、Ａｕ、また
は、Ｐｄなどを加えたＡｇ合金を用いて第１のメッキ電
極を形成するようにしてもよい。
【００４７】いずれの場合においても、第１のメッキ電
極よりも第２のメッキ電極の硬度を低くすることができ
る。同様に、第１のメッキ電極をＣｕ、Ｎｉ、または、
Ａｌなどを用いて形成し、この第１のメッキ電極とは異
なる金属材料、たとえば、Ａｕ、Ｐｔ、または、Ａｇな
どを用いて第２のメッキ電極を形成することによって
も、第１のメッキ電極よりも第２のメッキ電極の硬度を
低くすることができる。
【００４８】このように、第１のメッキ電極よりも第２
のメッキ電極の硬度が低くなるようにバンプ電極を形成
するようにした場合には、第２のメッキ電極の塑性変形
をより大きくでき、同種の金属材料を用いて形成した本
例の場合よりも、さらに良好なフリップチップ接続が期
待できる。
【００４９】また、第２のメッキ電極を形成するための
開口部を、第１のメッキ電極を形成するための開口部と
ほぼ同じ大きさで形成するようにしたが、たとえば、第
１のメッキ電極を形成するための開口部よりも小さく形
成するようにすることも可能である。
【００５０】さらに、バンプ電極としては第１のメッキ
電極と第２のメッキ電極とからなる積層構造に限らず、
たとえば、上部が下部よりも細く、順テーパー（略正台
形）状の断面形状を有して形成するようにしてもよい。
【００５１】図３は、本発明の実施の第２の形態にかか
る、フリップチップ接続を用いてなるフェイスダウン型
の半導体パッケージ（チップサイズパッケージ）の概略
構成を示すものである。
【００５２】このパッケージは、たとえば、配線基板１
１の一主面に設けられた端子パッド１１ａに、半導体チ
ップ１２の外部接続用パッド部（接続パッド）１２ａ
が、上記端子パッド１１ａとの接合面（上部）が上記接
続パッド１２ａとの接合面（下部）よりも小さく、順テ
ーパー状の断面形状を有して形成されてなるバンプ電極
（突起電極）３３を介して接続されてなるとともに、上
記配線基板１１と上記半導体チップ１２との間に樹脂層
１４が形成されてなる構成とされている。
【００５３】本例の場合、上記バンプ電極３３は、上記
半導体チップ１２の素子形成面の、上記接続パッド１２
ａ上に、たとえば、１５０×１５０μｍの接続パッド１
２ａに対して、下部側の直径が１００μｍ、上部側の直
径が８０μｍ、高さが８０μｍ程度のサイズでそれぞれ
設けられている。
【００５４】そして、ボンディング時の配線基板１１と
半導体チップ１２との間の距離に応じて、適宜、縦方向
に塑性変形されて、配線基板１１上の端子パッド１１ａ
と接続されるようになっている。
【００５５】このバンプ電極３３は、たとえば、電気メ
ッキ法により、ネガ型レジストを用いて形成される。図
４は、上記構成における、バンプ電極３３の形成プロセ
スを概略的に示すものである。
【００５６】まず、同図（ａ）に示すように、上記半導
体チップ１２の素子形成面上に、ネガ型レジスト膜４１
を形成する。そして、同図（ｂ）に示すように、そのレ
ジスト膜４１の、上記接続パッド１２ａに対応する位置
に、フォトリソグラフィー工程により、下部よりも上部
（上記端子パッド１１ａとの接合面側）の方が狭い、略
正台形断面形状の開口部４１ａを形成する。
【００５７】この場合、上記開口部４１ａは、バンプ電
極３３の上記寸法サイズに応じて形成される。続いて、
同図（ｃ）に示すように、電気メッキ法により、上記開
口部４１ａ内に金属材料を埋め込む。
【００５８】しかる後、同図（ｄ）に示すように、上記
半導体チップ１２の素子形成面上に形成されたネガ型レ
ジスト膜４１を剥離することで、上記した、上記端子パ
ッド１１ａとの接合面（上部）が上記接続パッド１２ａ
との接合面（下部）よりも小さく、順テーパー形状に形
成されてなるバンプ電極３３が形成される。
【００５９】このような構成によっても、ボンディング
時のバンプ電極３３の塑性変形を、接続パッド１２ａと
の接合面よりも端子パッド１１ａとの接合面で大きくで
きるため、上述の本発明の実施の第１の形態とほぼ同様
に、より良好なフリップチップ接続が可能となる。
【００６０】なお、上記したいずれの形態においても、
チップサイズパッケージを例に説明したが、これに限ら
ず、たとえばフリップチップ接続されてなるフェイスダ
ウン型の各種の半導体装置に適用可能である。その他、
この発明の要旨を変えない範囲において、種々変形実施
可能なことは勿論である。
【００６１】
【発明の効果】以上、詳述したようにこの発明によれ
ば、接続不良や半導体チップへのダメージを防止でき、
接続の信頼性を格段に向上することが可能な半導体装置
およびその製造方法を提供できる。
【図面の簡単な説明】
【図１】この発明の実施の第１の形態にかかる、チップ
サイズパッケージを概略的に示す構成図。
【図２】同じく、バンプ電極の形成プロセスを説明する
ために示す概略断面図。
【図３】この発明の実施の第２の形態にかかる、チップ
サイズパッケージを概略的に示す断面図。
【図４】同じく、バンプ電極の形成プロセスを説明する
ために示す概略断面図。
【図５】従来技術とその問題点を説明するために示す、
チップサイズパッケージの概略断面図。
【符号の説明】
１１…配線基板、１１ａ…端子パッド、１２…半導体チ
ップ、１２ａ…接続パッド、１３，３３…バンプ電極、
１３ａ…第１のメッキ電極、１３ｂ…第２のメッキ電
極、１４…樹脂層、１５…スルーホール配線、１６…外
部接続用端子、２１，２２…ポジ型レジスト膜、４１…
ネガ型レジスト膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大井田 充 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内 (72)発明者 飯山 種子 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 端子パッドを有する基板と、 接続パッドが設けられた半導体チップと、 この半導体チップの接続パッド上に設けられ、前記基板
    上の端子パッドとの接合面が前記接続パッドとの接合面
    よりも小さく形成されてなる突起電極とを具備し、 前記突起電極を介して、前記基板上の端子パッドおよび
    前記半導体チップ上の接続パッドの相互を接続してなる
    ことを特徴とする半導体装置。
  2. 【請求項２】 前記突起電極は、第１の電極と、この第
    １の電極よりも寸法の小さな第２の電極とを積層してな
    り、前記第１の電極が前記接続パッドに接合され、前記
    第２の電極が前記端子パッドに接合されてなることを特
    徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記第１の電極および前記第２の電極
    は、同種の金属材料を用いてなることを特徴とする請求
    項２に記載の半導体装置。
  4. 【請求項４】 前記同種の金属材料を用いて形成される
    前記第１の電極および前記第２の電極は、Ａｕ、Ｐｔ、
    または、Ａｇのいずれかを用いてなることを特徴とする
    請求項３に記載の半導体装置。
  5. 【請求項５】 前記第１の電極および前記第２の電極
    は、異種の金属材料を用いてなることを特徴とする請求
    項２に記載の半導体装置。
  6. 【請求項６】 前記異種の金属材料を用いて形成される
    前記第１の電極および前記第２の電極は、前記第１の電
    極よりも前記第２の電極の方が低硬度を有してなること
    を特徴とする請求項５に記載の半導体装置。
  7. 【請求項７】 前記異種の金属材料を用いて形成される
    前記第１の電極および前記第２の電極は、前記第２の電
    極をＡｕによって形成する場合には、Ｐｔ、Ｎｉ、また
    は、Ｃｕなどを加えたＡｕ合金を用いて前記第１の電極
    を形成し、前記第２の電極をＰｔによって形成する場合
    には、Ｃｕ、Ａｕ、Ｎｉ、または、Ｐｄなどを加えたＰ
    ｔ合金を用いて前記第１の電極を形成し、前記第２の電
    極をＡｇによって形成する場合には、Ｃｕ、Ａｕ、また
    は、Ｐｄなどを加えたＡｇ合金を用いて前記第１の電極
    を形成し、前記第１の電極をＣｕ、Ｎｉ、または、Ａｌ
    などを用いて形成する場合には、Ａｕ、Ｐｔ、または、
    Ａｇなどを用いて前記第２の電極を形成することを特徴
    とする請求項５に記載の半導体装置。
  8. 【請求項８】 前記突起電極は、上部が下部よりも細
    く、順テーパー状の断面形状を有してなることを特徴と
    する請求項１に記載の半導体装置。
  9. 【請求項９】 基板上に形成された端子パッドとの接合
    面が、半導体チップ上に形成された接続パッドとの接合
    面よりも小さくなるような接合面を有する突起電極を形
    成し、 前記基板上の端子パッドおよび前記半導体チップ上の接
    続パッドを、前記突起電極により接続するようにしてな
    ることを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 前記突起電極は、第１の電極上に、こ
    の第１の電極よりも寸法の小さな第２の電極を積層して
    なり、前記第１の電極が前記接続パッドに接合され、前
    記第２の電極が前記端子パッドに接合されることを特徴
    とする請求項９に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記第１の電極および前記第２の電極
    は、同種の金属材料を用いて形成されることを特徴とす
    る請求項１０に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記同種の金属材料を用いて形成され
    る前記第１の電極および前記第２の電極は、Ａｕ、Ｐ
    ｔ、または、Ａｇのいずれかを用いてなることを特徴と
    する請求項１１に記載の半導体装置の製造方法。
  13. 【請求項１３】 前記第１の電極および前記第２の電極
    は、異種の金属材料を用いて形成されることを特徴とす
    る請求項１０に記載の半導体装置の製造方法。
  14. 【請求項１４】 前記異種の金属材料を用いて形成され
    る前記第１の電極および前記第２の電極は、前記第１の
    電極よりも前記第２の電極の方が低硬度を有して形成さ
    れることを特徴とする請求項１３に記載の半導体装置の
    製造方法。
  15. 【請求項１５】 前記異種の金属材料を用いて形成され
    る前記第１の電極および前記第２の電極は、前記第２の
    電極をＡｕによって形成する場合には、Ｐｔ、Ｎｉ、ま
    たは、Ｃｕなどを加えたＡｕ合金を用いて前記第１の電
    極を形成し、前記第２の電極をＰｔによって形成する場
    合には、Ｃｕ、Ａｕ、Ｎｉ、または、Ｐｄなどを加えた
    Ｐｔ合金を用いて前記第１の電極を形成し、前記第２の
    電極をＡｇによって形成する場合には、Ｃｕ、Ａｕ、ま
    たは、Ｐｄなどを加えたＡｇ合金を用いて前記第１の電
    極を形成し、前記第１の電極をＣｕ、Ｎｉ、または、Ａ
    ｌなどを用いて形成する場合には、Ａｕ、Ｐｔ、また
    は、Ａｇなどを用いて前記第２の電極を形成することを
    特徴とする請求項１３に記載の半導体装置の製造方法。
  16. 【請求項１６】 前記突起電極は、前記半導体チップの
    素子形成面上に第１のポジ型レジスト膜を形成し、その
    レジスト膜の前記接続パッド上に開口を形成した後、該
    開口内にメッキ法により前記第１の電極を形成するとと
    もに、前記第１のポジ型レジスト膜を剥離することな
    く、さらに、この第１のポジ型レジスト膜上に第２のポ
    ジ型レジスト膜を形成し、そのレジスト膜の前記第１の
    電極上に開口を形成した後、該開口内にメッキ法により
    前記第２の電極を形成することによって形成されること
    を特徴とする請求項１０に記載の半導体装置の製造方
    法。
  17. 【請求項１７】 前記突起電極は、上部が下部よりも細
    く、順テーパー状の断面形状を有して形成されることを
    特徴とする請求項９に記載の半導体装置の製造方法。
  18. 【請求項１８】 前記突起電極は、前記半導体チップの
    素子形成面上にネガ型レジスト膜を形成し、そのレジス
    ト膜の前記接続パッド上に順テーパー状の断面形状を有
    する開口を形成した後、該開口内にメッキ電極を形成す
    ることによって形成されることを特徴とする請求項１７
    に記載の半導体装置の製造方法。
JP7298362A 1995-11-16 1995-11-16 半導体装置およびその製造方法 Pending JPH09139404A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7298362A JPH09139404A (ja) 1995-11-16 1995-11-16 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7298362A JPH09139404A (ja) 1995-11-16 1995-11-16 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09139404A true JPH09139404A (ja) 1997-05-27

Family

ID=17858713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7298362A Pending JPH09139404A (ja) 1995-11-16 1995-11-16 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH09139404A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249043B1 (en) 1998-06-02 2001-06-19 Oki Electric Industry Co., Ltd. Resin-sealed type semiconductor device, and method of manufacturing the same
JP2012507163A (ja) * 2008-10-31 2012-03-22 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 金属ピラーのための低減された応力構造を含む半導体デバイス
CN111316433A (zh) * 2017-10-05 2020-06-19 德州仪器公司 半导体装置中的成形互连凸块

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249043B1 (en) 1998-06-02 2001-06-19 Oki Electric Industry Co., Ltd. Resin-sealed type semiconductor device, and method of manufacturing the same
JP2012507163A (ja) * 2008-10-31 2012-03-22 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 金属ピラーのための低減された応力構造を含む半導体デバイス
CN111316433A (zh) * 2017-10-05 2020-06-19 德州仪器公司 半导体装置中的成形互连凸块
CN111357098A (zh) * 2017-10-05 2020-06-30 德州仪器公司 半导体装置中的预模制引线框

Similar Documents

Publication Publication Date Title
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
JP3142723B2 (ja) 半導体装置及びその製造方法
JP3546131B2 (ja) 半導体チップパッケージ
US6291264B1 (en) Flip-chip package structure and method of fabricating the same
JP2825083B2 (ja) 半導体素子の実装構造
JP3233535B2 (ja) 半導体装置及びその製造方法
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
US7598121B2 (en) Method of manufacturing a semiconductor device
JP4076841B2 (ja) 半導体装置の製造方法
JPH08236584A (ja) 半導体装置
JPH07302858A (ja) 半導体パッケージ
JP2001320013A (ja) 半導体装置およびその製造方法
US6635962B2 (en) Chip on chip semiconductor device
JP3622435B2 (ja) 半導体装置とその製造方法
JPH07263587A (ja) 半導体パッケージ
JP2001244362A (ja) 半導体装置
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
US6396155B1 (en) Semiconductor device and method of producing the same
JP2701589B2 (ja) 半導体装置及びその製造方法
JPH08153830A (ja) 半導体装置およびその製造方法
JP4175138B2 (ja) 半導体装置
US20040198050A1 (en) Method for fabricating a circuit device
US6639321B1 (en) Balanced coefficient of thermal expansion for flip chip ball grid array
JP4626445B2 (ja) 半導体パッケージの製造方法
JP3277083B2 (ja) 半導体チップおよびそれを用いた半導体装置