JP2001244362A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001244362A
JP2001244362A JP2000051223A JP2000051223A JP2001244362A JP 2001244362 A JP2001244362 A JP 2001244362A JP 2000051223 A JP2000051223 A JP 2000051223A JP 2000051223 A JP2000051223 A JP 2000051223A JP 2001244362 A JP2001244362 A JP 2001244362A
Authority
JP
Japan
Prior art keywords
semiconductor chip
height
substrate
reinforcing plate
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000051223A
Other languages
English (en)
Other versions
JP3459804B2 (ja
Inventor
Mikio Baba
幹夫 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000051223A priority Critical patent/JP3459804B2/ja
Priority to TW090104440A priority patent/TW479333B/zh
Priority to US09/791,801 priority patent/US20010017408A1/en
Publication of JP2001244362A publication Critical patent/JP2001244362A/ja
Application granted granted Critical
Publication of JP3459804B2 publication Critical patent/JP3459804B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 フリップチップＢＧＡパッケージにおいて、
補強板の高さが半導体チップ裏面の高さより高くなった
場合、放熱板を取り付けると、放熱板たわんで半導体チ
ップ裏面に均一に伸ばした樹脂が半導体チップ中心部に
引き込まれてＡｇペースト樹脂が厚くなる。また、補強
板の高さが半導体チップ高さより低すぎる場合、放熱板
と補強板との隙間が広がり、補強板上部の放熱板を変形
する。 【解決手段】 補強板が貼付られた絶縁性基板上に半導
体チップが実装され、半導体チップの裏面には放熱板が
取り付けられるパッケージにおいて、基板から半導体チ
ップ裏面までの高さは基板から補強板までの高さよりも
７５±５０ｕｍ以内で高いことを特徴とする半導体装
置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に補強板が貼付られた絶縁性基板上に半導体チップが
実装され、半導体チップの裏面には放熱板が取り付けら
れるパッケージにおいて、基板から半導体チップ裏面ま
での高さは基板から補強板までの高さよりも高い半導体
装置に関する。
【０００２】
【従来の技術】従来、この種の半導体装置は従来のフリ
ップチップ型ＢＧＡは図３に示されるように、銅材から
なる補強板５が張り付けられた絶縁性基板１上に、ハン
ダバンプ３を持ったフリップチップ型の半導体チップ２
がフェイスダウンで絶縁性基板１上に実装して、半導体
チップ２のハンダバンプ３と基板の予備ハンダ（図示せ
ず）とが溶融接続されて半導体チップ２と基板１が電気
的に接続されている。フリップチップ型の半導体チップ
２と基板１とのギャップは１４０ｕｍでバンプ間ピッチ
は２４０ｕｍ、バンプ数は３０００個、チップサイズ１
５ｍｍ□で、チップ厚７２５ｕｍである。基板１から半
導体チップ２の裏面までの高さは、半導体チップ反りを
含めて８９０ｕｍである。一方、基板１から補強板５の
表面までの高さは、基板１と補強板５との間の接着剤４
を含めて９１０ｕｍで、補強板５の高さの方が半導体チ
ップ２の高さよりも高い。このフリップチップ型の半導
体チップ２と絶縁性基板１との間隔のハンダ接続部にア
ンダーフィル樹脂６として、エポキシ系樹脂６の適量を
充満する。その後、アンダーフィル樹脂６を適正な温度
（この例では１５０℃前後）で硬化させる。
【０００３】次に、半導体チップ裏面に接着樹脂とし
て、導電性の特性を有するＡｇペースト７を塗布する。
尚、絶縁性基板１の補強板２の上部には接着樹脂８も塗
布しておく。その後、半導体チップ裏面及び補強板上部
に銅材からなる放熱板９を配置して、樹脂を硬化させ放
熱板９を取り付ける。その後、半導体チップが搭載され
ていない絶縁性基板の裏面にハンダボール１０を搭載し
て、フリップチップ型のＢＧＡパッケージを得る。
【０００４】
【発明が解決しようとする課題】上述した従来の方法で
フリップチップＢＧＡパッケージを製作した場合、基板
から半導体チップ裏面までの高さと基板から補強板まで
の高さの差は２０ｕｍで、補強板の高さの方が半導体チ
ップ高さより高くなり、さらに、補強板を基板に取り付
ける際の製造ばらつき（±２５ｕｍ）によっては補強板
の高さが半導体チップ高さより４０ｕｍ以上高くなる場
合がある。この状態で放熱板を取り付けると、放熱板を
半導体チップ裏面に貼付する際のスクラブ作業実施後、
図４に示すように、スクラブの反動により放熱板９が凹
から凸にたわんで半導体チップ裏面に均一に伸ばした樹
脂が半導体チップ中心部に引き込まれてＡｇペースト樹
脂厚（約４０〜８０ｕｍ）が厚くなり所望の熱抵抗を得
ることがむずかしい。
【０００５】また、補強板高さが７６０ｕｍと半導体チ
ップ高さより低すぎる場合、放熱板と補強板との隙間が
広がりすぎて、パッケージの取り扱いによっては補強板
上部の放熱板を変形させてしまう不具合が発生しやす
い。
【０００６】尚、半導体チップまでの高さ８９０ｕｍ、
補強板までの高さ８７０〜８９０ｕｍの場合、前述した
ように補強板の貼付製造ばらつきとその他製造ばらつき
を考慮すると、補強板高さが半導体チップ高さより高く
なるときがあるため、好ましくない。したがって、本発
明の目的は、半導体チップ裏面が補強板より出ること
で、放熱板を取付する際のスクラブ作業を行いやすくす
る。これによって、半導体チップ裏面のＡｇペースト接
着剤の均一な濡れ性を確保し、樹脂厚みを５０ｕｍ以下
にすることができ、低熱抵抗のフリップチップパッケー
ジを得ることができる。また、放熱板と補強板との隙間
も適度な寸法となるため、半導体チップ裏面に貼り付け
た放熱板の変形も防止することができるという効果があ
る。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
補強板が貼付られた絶縁性基板上に半導体チップが実装
され、半導体チップの裏面には放熱板が取り付けられる
パッケージにおいて、基板から半導体チップ裏面までの
高さは基板から補強板までの高さよりも７５±５０ｕｍ
以内で高いことを特徴とする。
【０００８】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
【０００９】図１は本発明の第１の実施形態の構成を示
す断面図である。図１に示されるように、本実施形態
は、銅材からなる補強板５が張り付けられた絶縁性基板
１の上に、ハンダバンプ３を持ったフリップチップ型の
半導体チップ２がフェイスダウンで絶縁性基板１の上に
実装されて、半導体チップのハンダバンプ３と基板１の
予備ハンダ（図示せず）とが溶融接続されて半導体チッ
プと基板１が電気的に接続されている。フリップチップ
型の半導体チップ２と基板１とのギャップは１４０ｕｍ
でバンプ間ピッチは２４０ｕｍ、バンプ数は３０００
個、半導体チップサイズ１５ｍｍ□で、チップ厚７２５
ｕｍである。基板１から半導体チップ裏面までの高さ
は、半導体チップ反りを含めて８９０ｕｍである。一
方、基板１から補強板５の表面までの高さは、基板１と
補強板５との間の接着剤４を含めて８２０ｕｍとなって
いる。このフリップチップ型の半導体チップ２と絶縁性
基板１との間隔のハンダ接続部にアンダーフィル樹脂６
として、エポキシ系樹脂の適量を充満する。その後、こ
のアンダーフィル樹脂６を適正な温度（この例では１５
０℃前後）で硬化させる。
【００１０】次に、半導体チップ裏面に接着樹脂とし
て、導電性の特性を有するＡｇペースト７を塗布する。
尚、絶縁性基板１の補強板５の上部には接着樹脂８も塗
布しておく。その後、半導体チップ２裏面及び補強板５
の上部に銅材からなる放熱板９を配置して、樹脂を硬化
させ放熱板９を取り付ける。その後、半導体チップが搭
載されていない絶縁性基板の裏面にハンダボール１０を
搭載して、フリップチップ型のＢＧＡパッケージを得
る。
【００１１】本発明の半導体装置は、半導体チップ裏面
と放熱板との間の接着剤厚みを５０ｕｍ以下を得られる
ようにコントロールするため、基板から半導体チップ裏
面までの高さと基板から補強板表面までの高さとの差
は、７５ｕｍ±５０ｕｍで半導体チップの方の高さが高
いことを備えて構成されることが必要である。
【００１２】図２は本発明の第２の実施形態の構成を示
す断面図である。図２に示されるように、本実施形態
は、テープ型ＢＧＡパッケージを説明する、なお、図２
の中でｈで示されるｈとａの関係は，ｈ−ａ＝７５ｕｍ
±５０ｕｍである。銅材からなる補強板５が貼り付けら
れたＴＡＢの絶縁性テープ１１のインナーリード１２と
半導体チップ１３のパッド１４がボンディングにより接
続されて、インナーリード１２を介して半導体チップ１
３と基板１が電気的に接続されている。テープ厚１２５
ｕｍ、チップサイズ１０ｍｍ□、チップ厚３５０ｕｍで
ある。テープ表面から半導体チップ裏面までの高さは、
半導体チップ反りを含めて５２０ｕｍである。一方、テ
ープ１１の表面から補強板５の表面までの高さは、テー
プ１１と補強板５との間の接着剤４を含めて４４０ｕｍ
となっている。このインナーリード１２の接続部に樹脂
として、エポキシ系樹脂１４の適量をポッテイングす
る。その後、樹脂を適正な温度（この例では１５０℃前
後）で硬化させる。
【００１３】次に、半導体チップ１３裏面に接着樹脂と
して、導電性の特性を有するＡｇペースト７を塗布す
る。尚、テープ上の補強板５の上部にも接着樹脂８を塗
布しておく。その後、半導体チップ裏面及び補強板５の
上部に銅材からなる放熱板９を配置して、樹脂を硬化さ
せ放熱板９を取り付ける。その後、テープ裏面にハンダ
ボール１０を搭載することによって、実施例１と同様に
低熱抵抗のテープ型のＢＧＡパッケージを得ることがで
きる。
【００１４】
【発明の効果】以上説明したように本発明は、基板から
半導体チップ裏面までの高さを基板から補強板までの高
さよりも７５±５０ｕｍ高く設定することによって、半
導体チップ裏面が補強板より出ることで、放熱板を取付
する際のスクラブ作業を行いやすくする。これによっ
て、半導体チップ裏面のＡｇペースト接着剤の均一な濡
れ性を確保し、樹脂厚みを５０ｕｍ以下にすることがで
き、低熱抵抗のフリップチップパッケージを得ることが
できる。また、放熱板と補強板との隙間も適度な寸法と
なるため、半導体チップ裏面に貼り付けた放熱板の変形
も防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の断面図である。
【図２】本発明の第２の実施形態の断面図である。
【図３】従来の半導体装置の断面図である。
【図４】従来例において半導体チップの高さが高すぎる
場合の断面図である。
【符号の説明】
１ 絶縁性基板 ２，１３ 半導体チップ ３ ハンダバンプ ４ 接着剤 ５ 補強板 ６ アンダーフィル樹脂 ７ Ａｇペースト ８ 接着樹脂 ９ 放熱板 １０ ハンダボール １１ 絶縁性テープ １２ インナーリード １４ エポキシ系樹脂

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 補強板が貼付られた絶縁性基板上に半導
    体チップが実装され、前記半導体チップの裏面には放熱
    板が取り付けられるパッケージにおいて、前記基板から
    前記半導体チップ裏面までの高さは前記基板から前記補
    強板までの高さよりも高いことを特徴とする半導体装
    置。
  2. 【請求項２】 前記基板から前記半導体チップ裏面まで
    の高さは前記基板から前記補強板までの高さよりも７５
    ±５０ｕｍ以内で高いことを特徴とする請求項１記載の
    半導体装置。
  3. 【請求項３】 前記基板から前記半導体チップ裏面まで
    の高さは前記基板から前記補強板までの高さよりも７５
    ±５０ｕｍ以内で高く、前記放熱板と前記基板との接着
    にエポキシ系樹脂を用いて硬化させる事を特徴とする請
    求項１乃至２記載の半導体装置。
  4. 【請求項４】 前記エポキシ系樹脂の硬化を１５０℃前
    後で行う事を特徴とする請求項１乃至３の半導体装置。
  5. 【請求項５】 銅材からなる補強板が貼り付けられた半
    導体チップの搭載されたＴＡＢの絶縁性テープのインナ
    ーリードと半導体チップのパッドが接続され、インナー
    リードを介して半導体チップと基板が電気的に接続さ
    れ、テープの表面から補強板の表面までの高さは、テー
    プと補強板との間の接着剤を含め７５±５０ｕｍ以内
    で、このインナーリードの接続部に樹脂として、エポキ
    シ系樹脂の適量をポッテイングし、樹脂を適正な温度で
    硬化させ、半導体チップ裏面にＡｇペーストを塗布し、
    テープ上の補強板の上部にも接着樹脂を塗布し、半導体
    チップ裏面及び補強板の上部に銅材からなる放熱板を配
    置して、樹脂を硬化して取り付け、テープ裏面にハンダ
    ボールを搭載することを特徴とする半導体装置。
  6. 【請求項６】 前記エポキシ系樹脂の硬化を１５０℃前
    後で行う事を特徴とする請求項５の半導体装置。
JP2000051223A 2000-02-28 2000-02-28 半導体装置 Expired - Fee Related JP3459804B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000051223A JP3459804B2 (ja) 2000-02-28 2000-02-28 半導体装置
TW090104440A TW479333B (en) 2000-02-28 2001-02-26 Semiconductor package
US09/791,801 US20010017408A1 (en) 2000-02-28 2001-02-26 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000051223A JP3459804B2 (ja) 2000-02-28 2000-02-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2001244362A true JP2001244362A (ja) 2001-09-07
JP3459804B2 JP3459804B2 (ja) 2003-10-27

Family

ID=18572893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000051223A Expired - Fee Related JP3459804B2 (ja) 2000-02-28 2000-02-28 半導体装置

Country Status (3)

Country Link
US (1) US20010017408A1 (ja)
JP (1) JP3459804B2 (ja)
TW (1) TW479333B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030046795A (ko) * 2001-12-06 2003-06-18 삼성전자주식회사 안내 벽이 형성된 방열판을 갖는 고전력 패키지
KR100442695B1 (ko) * 2001-09-10 2004-08-02 삼성전자주식회사 열 방출판이 부착된 플립칩 패키지 제조 방법
US7071576B2 (en) 2003-06-30 2006-07-04 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2007519224A (ja) * 2003-10-10 2007-07-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子装置及びキャリア基板
WO2008096450A1 (ja) * 2007-02-09 2008-08-14 Panasonic Corporation 回路基板、積層回路基板および電子機器
KR100893028B1 (ko) * 2002-10-24 2009-04-15 엘지이노텍 주식회사 반도체 소자 패키지 및 그 제조방법
US7728440B2 (en) 2003-02-03 2010-06-01 Nec Electronics Corporation Warp-suppressed semiconductor device
JP2022100191A (ja) * 2020-12-23 2022-07-05 ▲き▼邦科技股▲分▼有限公司 半導体パッケージ構造

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI245395B (en) * 2001-11-20 2005-12-11 Advanced Semiconductor Eng Multi-chip module package device
CN100420004C (zh) * 2004-01-09 2008-09-17 日月光半导体制造股份有限公司 倒装芯片封装体
CN1312763C (zh) * 2004-05-14 2007-04-25 相互股份有限公司 芯片埋入式半导体元件封装结构
CN100424860C (zh) * 2005-08-19 2008-10-08 南茂科技股份有限公司 散热型覆晶封装结构
US20080284047A1 (en) * 2007-05-15 2008-11-20 Eric Tosaya Chip Package with Stiffener Ring
US8030761B2 (en) * 2007-05-23 2011-10-04 United Test And Assembly Center Ltd. Mold design and semiconductor package
US8008133B2 (en) 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
US8313984B2 (en) 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
US7923850B2 (en) 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
US8216887B2 (en) * 2009-05-04 2012-07-10 Advanced Micro Devices, Inc. Semiconductor chip package with stiffener frame and configured lid
US20110100692A1 (en) * 2009-11-02 2011-05-05 Roden Topacio Circuit Board with Variable Topography Solder Interconnects
FR2957192B1 (fr) * 2010-03-03 2013-10-25 Hispano Suiza Sa Module electronique de puissance pour un actionneur pour aeronef
US8232138B2 (en) 2010-04-14 2012-07-31 Advanced Micro Devices, Inc. Circuit board with notched stiffener frame
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
EP3671831A1 (en) * 2018-12-18 2020-06-24 MediaTek Inc Semiconductor package structure

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442695B1 (ko) * 2001-09-10 2004-08-02 삼성전자주식회사 열 방출판이 부착된 플립칩 패키지 제조 방법
KR20030046795A (ko) * 2001-12-06 2003-06-18 삼성전자주식회사 안내 벽이 형성된 방열판을 갖는 고전력 패키지
KR100893028B1 (ko) * 2002-10-24 2009-04-15 엘지이노텍 주식회사 반도체 소자 패키지 및 그 제조방법
US7728440B2 (en) 2003-02-03 2010-06-01 Nec Electronics Corporation Warp-suppressed semiconductor device
US8324718B2 (en) 2003-02-03 2012-12-04 Renesas Electronics Corporation Warp-suppressed semiconductor device
US7071576B2 (en) 2003-06-30 2006-07-04 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2007519224A (ja) * 2003-10-10 2007-07-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子装置及びキャリア基板
KR101098709B1 (ko) 2003-10-10 2011-12-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전자 장치 및 캐리어 기판
WO2008096450A1 (ja) * 2007-02-09 2008-08-14 Panasonic Corporation 回路基板、積層回路基板および電子機器
JP2022100191A (ja) * 2020-12-23 2022-07-05 ▲き▼邦科技股▲分▼有限公司 半導体パッケージ構造
JP7152543B2 (ja) 2020-12-23 2022-10-12 ▲き▼邦科技股▲分▼有限公司 半導体パッケージ構造

Also Published As

Publication number Publication date
JP3459804B2 (ja) 2003-10-27
US20010017408A1 (en) 2001-08-30
TW479333B (en) 2002-03-11

Similar Documents

Publication Publication Date Title
JP3459804B2 (ja) 半導体装置
JP3233535B2 (ja) 半導体装置及びその製造方法
KR100549313B1 (ko) 휘어짐 방지 반도체 장치
TWI529878B (zh) 集成電路封裝件及其裝配方法
US8502400B2 (en) Methods and apparatuses to stiffen integrated circuit package
JP4078033B2 (ja) 半導体モジュールの実装方法
US7211889B2 (en) Semiconductor package and method for manufacturing the same
TWI576969B (zh) 翹曲控制結構、翹曲控制圖案及半導體封裝
JP2001177010A (ja) 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
JP2001094003A (ja) 半導体装置及びその製造方法
KR101010556B1 (ko) 반도체 장치 및 그 제조 방법
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
JP2000323624A (ja) 半導体装置およびその製造方法
JP6123836B2 (ja) 半導体装置の製造方法
JP2002313985A (ja) チップサイズパッケージの製造方法
JP2000232186A (ja) 半導体装置およびその製造方法
JPH1050770A (ja) 半導体装置及びその製造方法
JPH10112515A (ja) ボールグリッドアレイ半導体装置及びその製造方法
JP3539528B2 (ja) 半導体装置およびその製造方法
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP4626063B2 (ja) 半導体装置の製造方法
JP2001176908A (ja) 半導体装置の製造方法
JP2001102409A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees